CN110222000B - 一种AXI stream数据帧总线合路装置 - Google Patents

Abstract

本发明提供了一种AXI stream数据帧总线合路装置，涉及数字通信的技术领域，包括：多级寄存器，数据指示器，准备信号生成器，多路选择器，数据传输指示器；多路选择器用于获取任意一个主设备发送的第一指示信号和待传输数据，并将获取到的指示信号和待传输数据写入多级寄存器；多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据，并将第一指示信号和待传输数据发送给从设备；数据指示器用于生成第二指示信号；数据传输指示器用于生成第三指示信号；准备信号生成器用于生成各个主设备的准备信号，以及获取从设备发送的准备信号。解决了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题。

Description

一种AXI stream数据帧总线合路装置

技术领域

本发明涉及数字通信技术领域，尤其是涉及一种AXI stream数据帧总线合路装置。

背景技术

现有的AXI stream数据帧总线合路装置在有一帧数据需要从主设备传输到slave设备时，根据AXIsteam总线要求，valid、last、data信号是由masker设备输出到slave设备的，准备信号由slave设备输出到主设备的。valid和ready是一对握手信号，当valid和ready在同一时钟内为高电平时，表示一次有效传输，当last信号为高时，表示帧的结尾。该总线上正是有了准备信号与valid信号的握手关系，才保证了反压的顺利传递。比如主设备想将数据帧发往slave，但slave可能没有足够的空间接收该数据帧，此时slave只要拉低准备信号，则总线上的数据传输就会停止。等准备信号再次变高时，传输就可以继续进行。

然而，当出现两个或多个主设备需要到一个slave传输数据时，情况就会变得复杂，首先，slave接收到的数据帧必须是完整的，一旦开始接收了主设备0的数据帧，则在该帧结束之前，是不能接收主设备1等其他的数据帧的，如何实现各端口传输之间的公平性是一个需要解决的问题。其次，slave的准备信号需要同时控制两个或多个主设备的传输，在控制的时候如何保证传输带宽，也是一个值得考虑的问题。

针对上述问题，还未提出有效的解决方案。

发明内容

有鉴于此，本发明的目的在于提供一种AXI stream数据帧总线合路装置，以缓解了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题。

第一方面，本发明实施例提供了一种AXI stream数据帧总线合路装置,包括：多级寄存器，数据指示器，准备信号生成器，多路选择器，数据传输指示器，其中，所述多级寄存器和所述数据指示器的数量均为N，所述多路选择器的数量为N-1，且N为大于或等于2的整数；所述多路选择器分别与各个主设备和对应的多级寄存器相连接，用于获取任意一个主设备发送的第一指示信号和待传输数据，并将获取到的指示信号和待传输数据写入所述多级寄存器；各个所述多级寄存器依次通过一个多路选择器相连接，且每个所述多级寄存器分别与各个主设备相连接，且多个多级寄存器中的首个多级寄存器与从设备相连接，所述多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据，并将所述第一指示信号和待传输数据发送给从设备，其中，所述主设备的数量与所述多级寄存器的数量相同，所述第一指示信号包括：valid信号、last信号、data信号；各个所述数据指示器依次连接，且多个数据指示器中的首个数据指示器分别与多个多路选择器中的首个多路选择器和所述数据传输指示器相连接，所述数据指示器用于生成第二指示信号，其中，所述第二指示信号用于表征所述多级寄存器中存储的待传输数据对应的主设备的序号；所述数据传输指示器用于生成第三指示信号，其中，所述第三指示信号用于表征首个多级寄存器中存储的待传输数据和第一指示信号是否完整发送给所述从设备；所述准备信号生成器分别与各个主设备，所述从设备和多个数据指示器中的最后一个数据指示器相连接，用于生成各个主设备的准备信号，以及获取所述从设备发送的准备信号。

进一步地，所述从设备发送的第一指示信号与所述首个多级寄存器中存储的第一指示信号一一对应。

进一步地，在所述首个多级寄存器中存储的valid信号为高电平信号，且所述准备信号生成器获取到所述从设备发送的准备信号为高电平信号的情况下，所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据和第一指示信号。

进一步地，在所述首个多级寄存器中存储的待传输数据发送至所述从设备的情况下，多级寄存器Pn将存储在多级寄存器Pn中的存储的第一指示信号和待传输数据发送给多级寄存器Pn-1，其中，n为大于或等于2，且小于或等于N的整数。

进一步地，在所述首个多级寄存器中存储的valid信号为低电平信号，或，所述从设备发送的准备信号与所述从设备发送的valid信号均为高电平信号的情况下，则所述准备信号生成器生成所述首个数据指示器对应的主设备的高电平准备信号。

进一步地，所述从设备发送的准备信号用于表征所述从设备在当前周期是否能够接收所述首个多级寄存器发送的待传输数据。

进一步地，所述valid信号为高电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为有效传输；所述valid信号为低电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为无效传输。

进一步地，所述last信号为高电平信号时用于表征所述首个多级寄存器完成向所述从设备传输所述首个多级寄存器中存储的待传输数据；所述last信号为高电平信号时用于表征所述首个多级寄存器未完成向所述从设备传输所述首个多级寄存器中存储的待传输数据。

进一步地，所述data信号用于表征所述首个多级寄存器中存储的待传输数据的有效载荷。

在本发明实施例中，通过在AXI stream数据帧总线合路装置中设置多个用于存储主设备发送的待传输数据的多级寄存器，以及与数据传输指示器和多个数据指示器之间的逻辑关系能够使待传输数据在不同主设备间切换时无缝进行，提高了AXI stream数据帧总线的利用率，进而解决现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题，从而实现了提高了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率的技术效果。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种AXI stream数据帧总线合路装置的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

图1是根据本发明实施例的一种AXI stream数据帧总线合路装置的示意图，如图1所示，该装置包括：多级寄存器，数据指示器，准备信号生成器，多路选择器，数据传输指示器，其中，所述多级寄存器和所述数据指示器的数量均为N，所述多路选择器的数量为N-1，且N为大于或等于2的整数；

所述多路选择器分别与各个主设备和对应的多级寄存器相连接，用于获取任意一个主设备发送的第一指示信号和待传输数据，并将获取到的指示信号和待传输数据写入所述多级寄存器；

各个所述多级寄存器依次通过一个多路选择器相连接，且每个所述多级寄存器分别与各个主设备相连接，且多个多级寄存器中的首个多级寄存器与从设备相连接，所述多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据，并将所述第一指示信号和待传输数据发送给从设备，其中，所述主设备的数量与所述多级寄存器的数量相同，所述第一指示信号包括：valid信号、last信号、data信号；

各个所述数据指示器依次连接，且多个数据指示器中的首个数据指示器分别与多个多路选择器中的首个多路选择器和所述数据传输指示器相连接，所述数据指示器用于生成第二指示信号，其中，所述第二指示信号用于表征所述多级寄存器中存储的待传输数据对应的主设备的序号；

所述数据传输指示器用于生成第三指示信号，其中，所述第三指示信号用于表征首个多级寄存器中存储的待传输数据和第一指示信号是否完整发送给所述从设备；

所述准备信号生成器分别与各个主设备，所述从设备和多个数据指示器中的最后一个数据指示器相连接，用于生成各个主设备的准备信号，以及获取所述从设备发送的准备信号。

在本发明实施例中，通过在AXI stream数据帧总线合路装置中设置多个用于存储主设备发送的待传输数据的多级寄存器，以及与数据传输指示器和多个数据指示器之间的逻辑关系能够使待传输数据在不同主设备间切换时无缝进行，提高了AXI stream数据帧总线的利用率，进而解决现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题，从而实现了提高了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的传输效率的技术效果。

另外，还需要说明的是，valid信号为高电平信号时用于表征多级寄存器P1向从设备传输多级寄存器P1中存储的待传输数据的过程为有效传输。

valid信号为低电平信号时用于表征多级寄存器P1向从设备传输多级寄存器P1中存储的待传输数据的过程为无效传输。

last信号为高电平信号时用于表征多级寄存器P1完成向从设备传输多级寄存器P1中存储的待传输数据；

last信号为高电平信号时用于表征多级寄存器P1未完成向从设备传输多级寄存器P1中存储的待传输数据。

data信号用于表征多级寄存器P1中存储的待传输数据的有效载荷。

从设备发送的准备信号用于表征从设备在当前周期能够接收多级寄存器P1发送的待传输数据。

多级寄存器标记为P1-PN，每个多级寄存器里可用于锁存任何一个主设备的valid、last、data等信号。

需要说明的是，主设备标记为M1-MN，从设备标记为S，数据指示器标记为K1-Kn，多路选择器标记为F1至FN-1,数据传输指示器标记为Q，信号生成器标记为D，准备信号标记为ready。

设定S.valid＝P1.valid；S.last＝P1.last；S.data＝P1.data。

各个数据指示器的信号用于指示对应的多级寄存器中存储的数据是从哪个主设备来的。

第三指示信号表示P1中在数据传输的过程中帧与帧的间隔，如果P1.valid为0，且第三指示信号为1，则表明从P1中发出去的帧已经完整发完了，否则，说明P1发出的最后一帧还未发完。

系统刚上电时，所有的多级寄存器的valid信号均为0，表示每一级P中都没有保存有效数据。当K1对应的那个主设备有数据需要发送时，则控制多路选择器，将该数据写入到P1中。

当某一个或多个非K1对应的主设备的数据需要发送时，则将他们依次写入到P2-PN中，写入时需要保证P2-PN是紧挨着依次写入的。

例如，如果M5有数据需要发送，则依次观察P2-Pn中有哪个valid信号是0，如果P2.valid为0，则M5的数据写入到P2中，同时K2中标记为5。再之后，如果M4有数据需要发送，则依次观察P2-PN有那个是0，得到P3.valid为0，因此M4发出的数据需要写入到P3中，同时K3标记为4，依次类推。

当P1完成了一个完整帧的传输，第三指示信号为高，如果P2.valid为1，则将P2中的数据移入P1中，同时将K2中的第二指示信号移入K1中。与此同时，P3-Pn中的数据也依次前移。否则，P1中的数据只接收从K1指定的那个主设备输出的数据。

数据传输指示器Q用于产生各个主设备的准备信号，产生的规则是，K1对应的那个主设备的准备信号M1.valid，如果P1.valid为0，或者S.ready与S.valid同时为1，并且P2中的数据不会前移到P1中时，该主设备的准备信号为1，否则为0。

对于非K1选中的主设备的准备信号，如果有一级P.valid为1且能与该主设备对应的数据指示器相对应，则该ready为0，否则为1。

在本发明中合理的设计了各接口间的反压逻辑，使得数据帧在不同的主设备之间切换时没有空闲周期，且能实现多个AXI stream设备间的公平轮询调度。为了叙述方便，我们以最常用的AXI stream总线二合一为例，说明该设计的详细实现电路的逻辑关系：

设定S.valid＝P1.valid；S.data＝P1.data；S.last＝P1.last。

当系统复位时，Q的值为0，当S.valid＝1且S.ready＝1且S.last＝1时，P1.idle值为1，当P1.valid为1时，P1.idle值为0。其他情况下P1.idle的值保持不变。

为了叙述方便，设定P2.allow的值＝(S.valid&S.ready)|(P1.idle&！P1.valid)。

系统复位时，P1.valid值为0，当M1.valid和M1.ready同时为1，且K1为1时，P1.valid的值为1；当M2.valid和M2.ready同时为1，且K1为2时，P1.valid的值为1；当P2.valid的值为1且P2.allow为1时，P1.valid的值为1；当以上条件都不满足，且S.valid与S.ready都为1时，P1.valid的值为0。其他情况下P1.valid的值保持不变。

当系统复位时，K1的值为0；当S.valid、S.last、P2.valid均为1时，或者P2.valid和P2.allow均为1时，K1的值等于K2的值。

当S.valid和S.ready同时为1，或者P1.valid为0时，如果M1.valid和M1.ready和K1同时为1，则P1.data＝M1.data,P1.last＝M1.last；如果M2.valid和M2.ready同时为1，且K1为2，则P1.data＝M2.data,P1.last＝M2.last；当P2.valid为1，且P2.allow为1时，P1.data＝P2.data,P1.last＝P2.last。

当系统复位时，P2.valid为0，当M1.valid与M1.ready同时为1，且K1不为1，则P2.valid＝1，P2.data＝M1.data，P2.last＝M1.last；当M2.valid与M2.ready同时为1，且K1不为2时，则P2.valid＝1,P2.data＝M2.data,P2.last＝M2.last；当S.ready和S.valid同时为1，或者P1.valid为0时，若P2.allow也为1，则P2.valid＝0。

当K1为1时，若P2.valid为0或者P2.allow为0时，若此时P1.valid为0或者S.valid与S.ready同时为1，则M1.ready＝1；否则M1.ready＝0；当K1不为1时，如果P2.valid为0，则M1.ready＝1；否则M1.ready＝0。

当K1为2时，若P2.valid为0或者P2.allow为0时，若此时P1.valid为0或者S.valid与S.ready同时为1，则M2.ready＝1，否则为0；若K1不为2时，如果P2.valid为0，则M2.ready＝1；否则，M2.ready＝0。

在本发明实施例中，通过在AXI stream数据帧总线合路装置中设置多个用于存储主设备发送的待传输数据的多级寄存器，以及与数据传输指示器和多个数据指示器之间的逻辑关系能够使待传输数据在不同主设备间切换时无缝进行，提高了AXI stream数据帧总线的利用率，进而解决现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的效率较低技术问题，从而实现了提高了现有的AXI stream数据帧总线合路装置在多个主设备向从设备传输数据时的传输效率的技术效果。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种AXI stream数据帧总线合路装置，其特征在于，包括：多级寄存器，数据指示器，准备信号生成器，多路选择器，数据传输指示器，其中，所述多级寄存器和所述数据指示器的数量均为N，所述多路选择器的数量为N-1，且N为大于或等于2的整数；

所述多路选择器分别与各个主设备和对应的多级寄存器相连接，用于获取任意一个主设备发送的第一指示信号和待传输数据，并将获取到的指示信号和待传输数据写入所述多级寄存器；

各个所述多级寄存器依次通过一个多路选择器相连接，且每个所述多路选择器分别与各个主设备相连接，且多个多级寄存器中的首个多级寄存器与从设备相连接，所述多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据，并将所述第一指示信号和待传输数据发送给从设备，其中，所述主设备的数量与所述多级寄存器的数量相同，所述第一指示信号包括：valid信号、last信号、data信号；

各个所述数据指示器依次连接，且多个数据指示器中的首个数据指示器分别与多个多路选择器中的首个多路选择器和所述数据传输指示器相连接，所述数据指示器用于生成第二指示信号，其中，所述第二指示信号用于表征所述多级寄存器中存储的待传输数据对应的主设备的序号；

所述数据传输指示器用于生成第三指示信号，其中，所述第三指示信号用于表征首个多级寄存器中存储的待传输数据和第一指示信号是否完整发送给所述从设备；

所述准备信号生成器分别与各个主设备、所述从设备和多个数据指示器中的最后一个数据指示器相连接，用于生成各个主设备的准备信号，以及获取所述从设备发送的准备信号。

2.根据权利要求1所述的装置，其特征在于，所述从设备发送的第一指示信号与所述首个多级寄存器中存储的第一指示信号一一对应。

3.根据权利要求1所述的装置，其特征在于，在所述首个多级寄存器中存储的valid信号为高电平信号，且所述准备信号生成器获取到所述从设备发送的准备信号为高电平信号的情况下，所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据和第一指示信号。

4.根据权利要求1所述的装置，其特征在于，在所述首个多级寄存器中存储的待传输数据发送至所述从设备的情况下，多级寄存器Pn将存储在多级寄存器Pn中的存储的第一指示信号和待传输数据发送给多级寄存器Pn-1，其中，n为大于或等于2，且小于或等于N的整数。

5.根据权利要求1的所述装置，其特征在于，在所述首个多级寄存器中存储的valid信号为低电平信号，或，所述从设备发送的准备信号与所述从设备发送的valid信号均为高电平信号的情况下，则所述准备信号生成器生成所述首个数据指示器对应的主设备的高电平准备信号。

6.根据权利要求5所述的装置，其特征在于，所述从设备发送的准备信号用于表征所述从设备在当前周期是否能够接收所述首个多级寄存器发送的待传输数据。

7.根据权利要求1所述的装置，其特征在于，

所述valid信号为高电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为有效传输；

所述valid信号为低电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为无效传输。

8.根据权利要求2所述的装置，其特征在于，

所述last信号为高电平信号时用于表征所述首个多级寄存器完成向所述从设备传输所述首个多级寄存器中存储的待传输数据；

所述last信号为低电平信号时用于表征所述首个多级寄存器未完成向所述从设备传输所述首个多级寄存器中存储的待传输数据。

9.根据权利要求2所述的装置，其特征在于，

所述data信号用于表征所述首个多级寄存器中存储的待传输数据的有效载荷。

Images