[go: up one dir, main page]

CN110209621A - 一种数据传输控制电路 - Google Patents

一种数据传输控制电路 Download PDF

Info

Publication number
CN110209621A
CN110209621A CN201910496800.XA CN201910496800A CN110209621A CN 110209621 A CN110209621 A CN 110209621A CN 201910496800 A CN201910496800 A CN 201910496800A CN 110209621 A CN110209621 A CN 110209621A
Authority
CN
China
Prior art keywords
data
bus
circuit
input
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910496800.XA
Other languages
English (en)
Inventor
康存社
杨小华
李翊民
赵兴发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aviation (shenzhen) Aviation Technology Development Co Ltd
Original Assignee
China Aviation (shenzhen) Aviation Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aviation (shenzhen) Aviation Technology Development Co Ltd filed Critical China Aviation (shenzhen) Aviation Technology Development Co Ltd
Priority to CN201910496800.XA priority Critical patent/CN110209621A/zh
Publication of CN110209621A publication Critical patent/CN110209621A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种数据传输控制电路，包括：总线、数据输入电路、数据输出电路以及总线状态控制电路。所述数据输入电路的输出端与所述总线的输入端连接，所述总线的输出端与所述数据输出电路的输入端连接，所述总线状态控制电路的输出端与所述总线的输入端连接。本发明通过数据输入电路将多个信号源的数据分时输入到所述总线，使得总线被多个数据源共享，数据输出电路将数据同时发送至多个数据接收装置，可在同一时刻使总线数据同时输出到多个数据接收装置，实现总线的分时复用，可使数据一对一或一对多的传输，且电路结构简单，具有良好的经济价值。本发明可广泛应用于数据处理技术领域。

Description

一种数据传输控制电路
技术领域
本发明涉及数据处理技术领域，尤其是涉及一种数据传输控制电路。
背景技术
电子系统中，往往需要控制信号的流向；例如一个或一组信号可控的流向单个或多个数据接收端；多个或多组信号流向单个数据接收端；单个或单组信号流向单个或单组数据接收端；并且在控制器的控制数据信号流向可配置、可关断。
现有的技术实现方案，硬件电路多会采用编码器电路、译码电路或者多路选择器电路配合开关电路以及缓冲电路来实现信号流向可配置、可关断；通过编码电路来实现多路数据的轮询输入，译码电路或多路选择器将信号有选择的输出到对应的通道上；开关电路来实现通道的开关，缓冲电路来增强信号的驱动。
但随着电路集成化程度越来越高，所有这些编码电路、译码电路、多路选择以及缓冲在实现的逻辑上随着系统规模的增大而变的非常繁杂。
发明内容
本发明旨在至少在一定程度上解决相关记述中的技术问题之一。为此，本发明的一个目的是提供一种简单的数据传输控制电路，能够实现总线的分时复用，可使数据一对一或一对多的传输。
本发明所采用的技术方案是：
本发明提供一种数据传输控制电路，包括：总线、数据输入电路、数据输出电路以及总线状态控制电路，
所述数据输入电路的输出端与所述总线的输入端连接，所述数据输入电路将多个信号源的数据分时输入到所述总线；
所述总线的输出端与所述数据输出电路的输入端连接，所述数据输出电路将数据同时发送至多个数据接收装置；
所述总线状态控制电路的输出端与所述总线的输入端连接，所述总线状态控制电路用于控制所述总线的闲时状态。
进一步地，所述数据输入电路包括若干缓冲器，所述缓冲器的输出端与所述总线输入端连接，所述缓冲器的输入端与所述信号源的输出端连接。
进一步地，所述缓冲器的型号为VHC244。
进一步地，所述数据输出电路包括若干D触发器，所述总线的输出端与所述D触发器的输入端连接，所述D触发器的输出端与所述数据接收装置连接。
进一步地，所述D触发器的型号为AHC273。
进一步地，所述总线状态控制电路包括第九缓冲器、第十缓冲器、上拉电路以及下拉电路，所述第九缓冲器的输入端与所述上拉电路的输出端连接，所述第九缓冲器的输出端与所述总线的输入端连接，所述第十缓冲器的输入端与所述下拉电路的输出端连接，所述第十缓冲器的输出端与所述总线的输入端连接。
进一步地，所述上拉电路包括上拉电阻和电源正极，所述上拉电阻的一端与所述电源正端连接，其另一端与所述第九缓冲器的输入端连接。
进一步地，所述下拉电路包括下拉电阻和电源地，所述下拉电阻的一端与所述电源地连接，其另一端与所述第十缓冲器的输入端连接。
本发明的有益效果是：
本发明通过数据输入电路将多个信号源的数据分时输入到所述总线，使得总线被多个数据源共享，数据输出电路将数据同时发送至多个数据接收装置，可在同一时刻使总线数据同时输出到多个数据接收装置，实现总线的分时复用，可使数据一对一或一对多的传输，且电路结构简单，具有良好的经济价值。
附图说明
图1是本发明一具体实施例的结构框图；
图2是本发明一具体实施例的电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，其示出了一种数据传输控制电路，包括：总线、数据输入电路、数据输出电路以及总线状态控制电路，数据输入电路的输出端与总线的输入端连接，数据输入电路将多个信号源的数据分时输入到总线；总线的输出端与数据输出电路的输入端连接，数据输出电路将数据同时发送至多个数据接收装置；总线状态控制电路的输出端与总线的输入端连接，总线状态控制电路用于控制总线的闲时状态。
本发明通过数据输入电路将多个信号源的数据分时输入到总线，使得总线被多个数据源共享，数据输出电路将数据同时发送至多个数据接收装置，可在同一时刻使总线数据同时输出到多个数据接收装置，实现总线的分时复用，可使数据一对一或一对多的传输，且电路结构简单，具有良好的经济价值
进一步作为优选的实施方式，数据输入电路包括若干缓冲器，缓冲器的输出端与总线输入端连接，缓冲器的输入端与信号源的输出端连接。
进一步作为优选的实施方式，数据输出电路包括若干D触发器，总线的输出端与D触发器的输入端连接，D触发器的输出端与数据接收装置连接。
如图2所示，其示出了一种数据传输控制电路的电路原理图，其中总线包括D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线，
总线状态控制电路包括第九缓冲器U9、第十缓冲器U10、上拉电路以及下拉电路；其中第九缓冲器U9、第十缓冲器U10为8位缓冲器；第九缓冲器U9的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；第十缓冲器U10的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；上拉电路包括上拉电阻R 1、上拉电阻R 3、上拉电阻R 5上拉电阻R 7、上拉电阻R 11、上拉电阻R 13、上拉电阻R 15、上拉电阻R 17和电源正极+5V，所述下拉电路包括下拉电阻R2、下拉电阻R4、下拉电阻R6、下拉电阻R8、下拉电阻R12、下拉电阻R14、下拉电阻R16、下拉电阻R18和电源地。第九缓冲器U9的8位数据输入端分别通过上拉电阻R 1、上拉电阻R 3、上拉电阻R 5上拉电阻R7、上拉电阻R 11、上拉电阻R 13、上拉电阻R 15、上拉电阻R 17上拉到电源正极+5V，第十缓冲器U10的8位数据输入端分别通过下拉电阻R2、下拉电阻R4、下拉电阻R6、下拉电阻R8、下拉电阻R12、下拉电阻R14、下拉电阻R16、下拉电阻R18下拉到电源地GND。
总线数据输入电路包括带数据输入使能控制端的8位总线缓冲器构成，根据需要可以拓展到多个；在本实施例中包括缓冲器U1、缓冲器U3、缓冲器U5、缓冲器U7,不同数据源的8位数据分别给到缓冲器U1、缓冲器U3、缓冲器U5、缓冲器U7的输入端；缓冲器U1的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；缓冲器U3的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；缓冲器U5的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；缓冲器U7的输出YA1～YA4YB1～YB4脚对应连接都总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；缓冲器U1的pin1脚(/OEA)连接到控制信号ENA；缓冲器U3的pin1脚(/OEA)连接到控制信号ENB；缓冲器U5的pin1脚(/OEA)连接到控制信号ENC；缓冲器U7的pin1脚(/OEA)连接到控制信号ENN；所有缓冲器的VCC脚连接电源正极+5V，所有GND脚连接电源地GND。
总线数据输出电路包括带复位控制的8位D触发器构成，根据需要可以拓展到多个。在本实施例中包括D触发器U2、D触发器U4、D触发器U6、D触发器U8；D触发器U2的输入脚D0～D7对应连接总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；D触发器U4的输入脚D0～D7对应连接总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；D触发器U6的输入脚D0～D7对应连接总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；D触发器U8的输入脚D0～D7对应连接总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线；D触发器U2的pin11脚(CP)连接到控制信号CP1,pin1脚(/MR)连接到控制信号CLEAR1；D触发器U4的pin11脚(CP)连接到控制信号CP2,pin1脚(/MR)连接到控制信号CLEAR2；D触发器U6的pin11脚(CP)连接到控制信号CP3,pin1脚(/MR)连接到控制信号CLEAR3；D触发器U8的pin11脚(CP)连接到控制信号CP4,pin1脚(/MR)连接到控制信号CLEAR4；所有D触发器的VCC脚连接+5V电源，所有GND脚连接GND；
当第九缓冲器U9的使能控制信号“EN_UP”为逻辑低电平且第十缓冲器U10的使能控制信号“EN_DOWN”为逻辑高电平时，总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线通过上拉电路上拉到高电平逻辑5V；此时，当总线数据输入电路没有有效输入时候，总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线均被上拉到逻辑高电平(5V)。
当第九缓冲器U9的使能控制信号“EN_UP”为逻辑高电平且第十缓冲器U10的使能控制信号“EN_DOWN”为逻辑低电平时，总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线通过下拉电路下拉到低电平逻辑GND；此时，当总线数据输入电路没有有效输入时，总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线均被上拉到逻辑低电平(0V)。
同一时间，只允许多个输入数据输入缓冲器中的一个使能输入有效，即使能控制信号“ENA/ENB/ENC...ENN”在同一时刻最多只能一个为逻辑低电平；当其中一个使能控制信号为逻辑低电平时，对应缓冲器输入端数据经过缓冲器输出呈现到总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线上；
在一段时间内，可以分时使能总线输入缓冲器；使总线的D0数据线、D1数据线、D2数据线、D3数据线、D4数据线、D5数据线D6数据线以及D7数据线被多路8位数据缓冲器的数据源共享。
D触发器在CP信号的上升沿将总线数据锁存到输出端；多个D触发器可以同时通过有效CP信号触发将总线数据D0～D7锁存到各自的输出端；可在同一时刻有效多个D触发器的CP信号来触发总线数据D0～D7同时锁存到多个触发器的输出端。D触发器可以通过有效复位信号“CLEAR”(低电平有效)将触发器的输出复位到逻辑低电平(0V)，不论此时该触发器的CP信号是否有效；
将数据源通道的数据传输给总线和将总线上数据传输给数据接收装置通道是两个相互独立的过程，这两个过程是在不同的控制信号下完成。所以，该数据控制传输控制电路可以在不同的控制信号条件下，完成数据源通道到后端通道的一对一传输，一对多传输。另外，数据总线可以分时复用的方式被多个数据源所共享；可实现多路数据源信号分时复用总线的方式合并信号；呈现在总线上的合并信号，可选择的通过一个或多个D触发器输出到后端通道。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种数据传输控制电路，其特征在于，包括：总线、数据输入电路、数据输出电路以及总线状态控制电路，
所述数据输入电路的输出端与所述总线的输入端连接，所述数据输入电路将多个信号源的数据分时输入到所述总线；
所述总线的输出端与所述数据输出电路的输入端连接，所述数据输出电路将数据同时发送至多个所述数据接收装置；
所述总线状态控制电路的输出端与所述总线的输入端连接，所述总线状态控制电路用于控制所述总线的闲时状态。
2.根据权利要求1所述的数据传输控制电路，其特征在于，所述数据输入电路包括若干缓冲器，所述缓冲器的输出端与所述总线输入端连接，所述缓冲器的输入端与所述信号源的输出端连接。
3.根据权利要求2所述的数据传输控制电路，其特征在于，所述缓冲器的型号为VHC244。
4.根据权利要求1所述的数据传输控制电路，其特征在于，所述数据输出电路包括若干D触发器，所述总线的输出端与所述D触发器的输入端连接，所述D触发器的输出端与所述数据接收装置连接。
5.根据权利要求4所述的数据传输控制电路，其特征在于，所述D触发器的型号为AHC273。
6.根据权利要求1所述的数据传输控制电路，其特征在于，所述总线状态控制电路包括第九缓冲器、第十缓冲器、上拉电路以及下拉电路，所述第九缓冲器的输入端与所述上拉电路的输出端连接，所述第九缓冲器的输出端与所述总线的输入端连接，所述第十缓冲器的输入端与所述下拉电路的输出端连接，所述第十缓冲器的输出端与所述总线的输入端连接。
7.根据权利要求6所述的数据传输控制电路，其特征在于，所述上拉电路包括上拉电阻和电源正极，所述上拉电阻的一端与所述电源正端连接，其另一端与所述第九缓冲器的输入端连接。
8.根据权利要求6所述的数据传输控制电路，其特征在于，所述下拉电路包括下拉电阻和电源地，所述下拉电阻的一端与所述电源地连接，其另一端与所述第十缓冲器的输入端连接。
CN201910496800.XA 2019-06-10 2019-06-10 一种数据传输控制电路 Pending CN110209621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910496800.XA CN110209621A (zh) 2019-06-10 2019-06-10 一种数据传输控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910496800.XA CN110209621A (zh) 2019-06-10 2019-06-10 一种数据传输控制电路

Publications (1)

Publication Number Publication Date
CN110209621A true CN110209621A (zh) 2019-09-06

Family

ID=67791710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910496800.XA Pending CN110209621A (zh) 2019-06-10 2019-06-10 一种数据传输控制电路

Country Status (1)

Country Link
CN (1) CN110209621A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110758151A (zh) * 2019-09-23 2020-02-07 华为技术有限公司 一种电子设备及硬件地址配置方法
CN111769412A (zh) * 2020-07-17 2020-10-13 邢台职业技术学院 一种计算机网络数据迁移用传输线对接结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265311A (ja) * 1990-03-15 1991-11-26 Matsushita Electric Ind Co Ltd ３状態ｉ／ｏバッファ制御回路
CN1450464A (zh) * 2002-04-10 2003-10-22 富士通株式会社 半导体器件
CN1900920A (zh) * 2006-07-20 2007-01-24 北京北大方正电子有限公司 带有两个独立缓冲存储器的高速打印控制装置及控制方法
CN103412835A (zh) * 2013-05-06 2013-11-27 北京江南天安科技有限公司 一种群同步串行总线方法及系统
CN203399276U (zh) * 2013-08-27 2014-01-15 重庆金鑫智慧科技有限公司 一种音频功率放大装置
CN107425846A (zh) * 2017-07-24 2017-12-01 上海交通大学 一种亚阈值抗噪声的全加器电路
CN207473599U (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i2c总线控制接口电路
CN108134599A (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路
CN109445367A (zh) * 2018-12-28 2019-03-08 洛阳市杨森工业控制技术有限公司 一种伺服电机控制器的通用输入输出电路
CN210006037U (zh) * 2019-06-10 2020-01-31 中航(深圳)航电科技发展有限公司 一种数据传输控制电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265311A (ja) * 1990-03-15 1991-11-26 Matsushita Electric Ind Co Ltd ３状態ｉ／ｏバッファ制御回路
CN1450464A (zh) * 2002-04-10 2003-10-22 富士通株式会社 半导体器件
CN1900920A (zh) * 2006-07-20 2007-01-24 北京北大方正电子有限公司 带有两个独立缓冲存储器的高速打印控制装置及控制方法
CN103412835A (zh) * 2013-05-06 2013-11-27 北京江南天安科技有限公司 一种群同步串行总线方法及系统
CN203399276U (zh) * 2013-08-27 2014-01-15 重庆金鑫智慧科技有限公司 一种音频功率放大装置
CN107425846A (zh) * 2017-07-24 2017-12-01 上海交通大学 一种亚阈值抗噪声的全加器电路
CN207473599U (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i2c总线控制接口电路
CN108134599A (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路
CN109445367A (zh) * 2018-12-28 2019-03-08 洛阳市杨森工业控制技术有限公司 一种伺服电机控制器的通用输入输出电路
CN210006037U (zh) * 2019-06-10 2020-01-31 中航(深圳)航电科技发展有限公司 一种数据传输控制电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110758151A (zh) * 2019-09-23 2020-02-07 华为技术有限公司 一种电子设备及硬件地址配置方法
CN110758151B (zh) * 2019-09-23 2021-04-20 华为技术有限公司 一种电子设备及硬件地址配置方法
CN111769412A (zh) * 2020-07-17 2020-10-13 邢台职业技术学院 一种计算机网络数据迁移用传输线对接结构
CN111769412B (zh) * 2020-07-17 2021-10-26 邢台职业技术学院 一种计算机网络数据迁移用传输线对接结构

Similar Documents

Publication Publication Date Title
EP1139227A2 (en) Bus emulation apparatus
CN110209621A (zh) 一种数据传输控制电路
EP2778941B1 (en) Address translation in i2c data communications system
CN109525475B (zh) 一种单总线通讯信号隔离电路
CN114113989B (zh) 一种dft测试装置、测试系统以及测试方法
CN102801744A (zh) 一种通信总线协议及包括该协议的系统
CN104066239B (zh) 一种双向串联显示驱动系统及显示设备
US8575961B2 (en) Multi-valued driver circuit
US20090125663A1 (en) Interface arrangement, especially for a system on a chip, and use thereof
CN210006037U (zh) 一种数据传输控制电路
WO2016078357A1 (zh) 主机、主机管理从机的方法及系统
TW201541439A (zh) 閘極驅動電路及其驅動方法
CN108134601B (zh) 接口电路
TWI511454B (zh) 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置
CN105281782B (zh) 通用串行器架构
CN207097425U (zh) 一种led驱动器及led显示装置
CN107317737A (zh) 一种基于SMBus/I2C总线的通信系统
CN107918593B (zh) 近端一对多串行总线的拓展接口电路以及通信方法
CN101325415A (zh) 一种可编程逻辑器件的在线编程装置
JP6645069B2 (ja) 通信システム及び通信方法
CN106055306B (zh) 存储器件及操作方法
Leal-del Río et al. Implementation of the communication protocols SPI and I2C using a FPGA by the HDL-Verilog language
CN201589804U (zh) 一种具有数模转换功能的数字示波器
RU171656U1 (ru) Устройство мониторинга линии интерфейса последовательной асимметричной шины
CN103607196B (zh) 一种万能逻辑块输出逻辑宏单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190906

WD01 Invention patent application deemed withdrawn after publication