[go: up one dir, main page]

CN110196550B - 电路 - Google Patents

电路 Download PDF

Info

Publication number
CN110196550B
CN110196550B CN201910130833.2A CN201910130833A CN110196550B CN 110196550 B CN110196550 B CN 110196550B CN 201910130833 A CN201910130833 A CN 201910130833A CN 110196550 B CN110196550 B CN 110196550B
Authority
CN
China
Prior art keywords
data processing
state
control circuit
circuit
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910130833.2A
Other languages
English (en)
Other versions
CN110196550A (zh
Inventor
朱利安·约瑟·希尔伯格·庞蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN110196550A publication Critical patent/CN110196550A/zh
Application granted granted Critical
Publication of CN110196550B publication Critical patent/CN110196550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)

Abstract

本公开涉及电路。电路包括控制电路，用于控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态；控制电路被配置为响应于发布相应的状态改变信号，控制相应的受控数据处理设备的操作状态作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；控制电路包括检测器，该检测器响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。

Description

电路
技术领域
本公开涉及电路。
背景技术
具有可控功率和时钟属性的处理电路的功率和时钟域之间的通信有时使用诸如所谓的P/Q信道之类的专用控制信号来完成。P/Q信道负责确保以安全的方式执行功率操作模式(例如，功率关闭(PSO)、动态电压控制、时钟频率调整或简单的块级时钟门控)的改变。
在所谓的功能安全(FuSa)架构的情况下，通常需要一定的冗余水平以确保至少可以检测(作为数据处理装置的冗余实例之间的差异)或校正故障。
在冗余时钟和功率控制的情况下，如果例如数据处理装置的冗余实例的P/Q信道在它们的控制操作中不一致，则可能导致问题。
发明内容
在示例性布置中，提供了电路，其包括：
控制电路，其用于控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态；
控制电路被配置为：响应于发布相应的状态改变信号，控制相应的受控数据处理设备的操作状态作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
控制电路包括检测器，该检测器响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
在另一示例性布置中，提供了一种方法，其包括：
响应于发布相应的状态改变信号，控制被配置为：执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态，作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
本技术的另外相应的方面和特征由所附权利要求限定。
附图说明
将参考如附图中所示的实施例仅通过示例的方式进一步描述本技术，其中：
图1示意性地示出了数据处理装置；
图2示意性地示出了具有多个功率和时钟域的电路；
图3示意性地示出了控制器和受控设备之间的通信；
图4是示意性状态图；
图5示意性地示出了冗余装置中的控制器和受控设备之间的通信；
图6是示意性状态图；
图7示意性地示出了控制器的操作；
图8示意性地示出了具有多于两个的复制受控设备实例的数据处理装置，每个复制受控设备实例在时钟/功率控制器的控制之下；
图9和图10示意性地示出了控制器和受控设备的另外的组合；
图11示意性地示出了控制器；
图12a和图12b示意性地示出了相应状态的表示；
图13至图15示意性地示出了选择性冗余电路的操作；以及
图16是示出方法的示意性流程图。
具体实施方式
在参考附图讨论实施例之前，提供了对实施例的以下描述。
示例性实施例提供了电路，其包括：
控制电路，其用于控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态；
控制电路被配置为：响应于发布相应的状态改变信号，控制相应的受控数据处理设备的操作状态作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
控制电路包括检测器，该检测器响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
在示例性布置中，为了允许在冗余系统中处理状态转换，当状态改变信号的第一数量一致时(其中，例如第一数量可以是一)，则在移动到目标操作状态之前，控制电路可以开始检测状态改变信号的第二较大数量是否一致。例如，控制电路可以经由临时状态转换到目标操作状态，因此控制电路被配置为：响应于检测器检测到关于数据处理设备的第二阈值数量发布状态信号，将相应的数据处理设备的操作状态改变为目标操作状态。
注意，本技术特别适用于所谓的功能安全(FuSa)应用，但通常适用于提供冗余电路的实例。本技术特别适合与(例如)所谓的P/Q信道控制器一起使用，例如用于控制受控电路的功率和/或时钟功能，但再次，它们通常适用于控制冗余数据处理设备，例如(但非排他性地)，使用状态机。
可以结合以下示例性总结考虑示例性实施例：
·如果存在从A到B的弧，则在任何状态A和B之间添加中间状态AB
·如果达到阈值_1，则可以达到中间状态
·如果不再达到限定阈值_1的保护条件，则中间状态AB和A之间的弧是可能的
·在达到阈值_2的保护条件的情况下添加从AB到B的弧
注意，该序列可以应用于FuSa系统，并且可以或可以不与P和Q信道中的一项或两项相关。
在检测到错误情况之前可以在临时状态中允许阈值(最大)时间(这将对应于同步冗余电路的问题)，使得在示例性布置中，控制电路可以被配置为：检测在阈值时间段内是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量，并且响应于检测器检测到在该阈值时间段内关于数据处理设备的第二阈值数量发布状态信号而将相应的数据处理设备的操作状态改变为目标操作状态。控制电路可以被配置为响应于检测器检测到在阈值时间段内关于少于数据处理设备的第二阈值数量发布状态信号而指示故障状况。
状态改变信号可以包括下列项中的一项或两项：
由控制电路向相应的受控数据处理设备发布的信号；以及
由相应的受控数据处理设备向控制电路发布的信号。
在一些示例中，状态改变信号可以指示从包括下列项的列表中选择的一项或多项：
由控制电路对受控数据处理设备的改变操作状态的请求；
由受控数据处理设备对所请求的操作状态改变的接受；
由受控数据处理设备对所请求的操作状态改变的拒绝；以及
受控数据处理设备当前是否活跃。
在一些示例中，该组两个或更多个冗余数据处理设备包括两个或更多个数据处理装置实例，以用于在冗余操作模式中执行基本上相同的处理操作，每个实例具有相应的控制电路。例如，每个控制电路可以被配置为接收关于所有数据处理装置实例发布的状态改变信号。例如，数据处理装置实例可以包括两个数据处理装置实例：第一阈值数量可以是1；以及第二阈值数量可以是2。
在冗余系统中，可能存在不需要冗余的情况，例如，在非FuSa操作中。在这样的情况下，为了避免电路在临时状态下停止，信号路由电路可以被配置为：在另一数据处理装置实例当前处于非活跃状态的情况下，提供由一个数据处理装置实例生成的输出信号作为到该数据处理装置实例的控制电路的输入信号。
在一些示例中，可以存在控制电路的层级，其中，层级较高的控制电路控制层级较低的控制电路的至少一些操作。
在示例性布置中，操作状态表示下列项中的一项或两项：受控数据处理设备的功率控制状态；以及时钟控制状态。然而，可以使用受控设备的操作的其他方面。
在示例性布置中，控制电路被配置为用作状态机，状态机的当前状态对应于受控数据处理设备的操作状态。例如，控制电路可以被配置为响应于关于数据处理设备的第一阈值数量发布状态改变信号而进入临时状态。
作为处于临时状态的可能结果，例如，控制电路可以被配置为：响应于检测器检测到例如在阈值时间段内关于数据处理设备的第二阈值数量发布状态信号，从临时状态进行转换以便将相应的数据处理设备的操作状态改变为目标操作状态。尽管系统可以保持在临时状态直到满足该条件为止，但另一可能的结果是：响应于所发布的状态改变信号的数量低于第一阈值数量，而从临时状态转换到与受控设备的当前操作状态相对应的状态。
为了辅助检测错误状态或状态转换，控制电路可以被配置为将每个操作状态的表示存储为具有被设置为预定值的单个位的数据向量，并且将每个临时状态的表示存储为具有被设置为预定值的两个位的数据向量，其中，对于给定临时状态，这两个位对应于：控制电路从其转换进入给定临时状态的当前操作状态的单个位，以及控制电路从给定临时状态转换到其的目标操作状态的单个位。这还可以允许使用奇偶校验检查(例如，偶数奇偶校验用于中间或临时状态，奇数奇偶校验用于目标状态)以检测是否已进入错误状态。
在一些示例中，阈值时间可以对应于控制电路的可配置参数。在其他示例中，控制电路可以被配置为至少从初始操作时间段导出阈值时间，其中，阈值时间受制于可配置最大阈值时间。
另一示例性实施例提供了一种方法，包括：
响应于发布相应的状态改变信号，控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态，作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
现在参考附图，图1示意性地示出了包括一个或多个处理元件100的数据处理装置，该一个或多个处理元件100经由所谓的互连电路110连接到诸如存储器120和外围设备130之类的其他设备。注意，本技术可以与互连电路一起使用，但这不是必需的，并且这些技术比这更广泛地适用。
在图1的装置中使用所谓的功率和时钟门控，使得电源和时钟控制器140、150、160用于控制各个设备100...130的哪些部分在任何时间上电和工作，以及它们正在哪个时钟信号下工作。为实现此目的，可以将设备100...130视为多个功率域和多个时钟域，使得特定功率域内的电路的部分由相应的功率和时钟控制器共同处理，并且类似地，单个时钟域内的电路的部分由相应的功率和时钟控制器共同处理。注意，功率域不必与时钟域一致，并且电源的变化不仅可以涉及接通和切断对特定功率域的电源，还可以涉及将电源电压改变为对该功率域的更低或更高的电源电压。类似地，对于时钟域，选项仅是接通或切断对该时钟域的时钟(通常被称为门控时钟信号的过程)，但其他选项包括改变该时钟域所工作的时钟频率。
图2更详细地示意性地示出了这些技术，并且示出了具有各个功率域(功率域0...功率域2)和各个时钟域(A...C)的电路200。功率控制由功率控制器210、212、214进行，功率控制器210、212、214生成控制信号，例如，指示功率控制操作的信号216。注意，这些信号可以例如由分配电路220分配到多个目的地，并且可以由组合器电路222组合。
类似地，时钟控制器230、232生成时钟控制信号234以控制各个时钟域的操作。对于不同时钟域之间的通信，可以使用异步通信接口240。与功率控制一样，可以使用组合器和/或分配电路。
对于受制于功率或时钟控制的特定设备，如果设备将被关闭，例如，通过移除电源和/或时钟信号，则需要将其置于关闭设备的适当状态。这可以涉及施加屏障以禁止向该关闭设备提供数据或其他信号，并且还可以涉及将设备置于适当状态，以便当通过恢复功率和时钟信号使其恢复操作时，它将能够与其他上电设备同步。
为了试图确保功率和时钟受控的设备始终处于有效状态，一个选项是时钟或功率控制器300(图3)通过所谓的P和Q信道与受控设备310进行通信。Q信道数据用于直接切换操作，并且P信道用于更详细的控制。将参考图3讨论Q信道。Q信道信号320可以包括由控制电路发布到相应的受控数据处理设备的信号和由相应的受控数据处理设备发布到控制电路的信号中的一个或两个，并且在该示例中包括以下项：
·QREQn：这是从控制器发送到受控设备以执行功率转换的信号，例如，请求受控设备进入或保持运行或工作状态(或者，通过QREQn的其他状态来断电)，作为由控制电路对受控数据处理设备的改变操作状态的请求的示例
·QACCEPTn：这是从受控设备到控制器的接受控制器的功率转换请求的信号，作为受控数据处理设备对所请求的操作状态改变的接受的示例
·QDENY：这是从受控设备到控制器的拒绝控制器的功率转换请求的信号，作为受控数据处理设备对所请求的操作状态改变的拒绝的示例；以及
·QACTIVE：这是由受控设备生成的指示受控设备处于活跃或运行状态的信号，作为受控数据处理设备当前是否活跃的示例。
操作状态例如可以表示下列项中的一项或两项：受控数据处理设备的功率控制状态；以及时钟控制状态。
将参考表示作为所谓的状态机的时钟或功率控制的操作的状态图来描述使用这些信号的方式，如图4所示。在该示例中，控制电路被配置为用作状态机，该状态机的当前状态对应于受控数据处理设备的操作状态。
在图4中，每个圆圈表示状态机以及受控设备的有效状态。状态之间的转换受制于上面讨论的被断言或具有特定值的Q信道信号中的特定多个信号。
从作为停止状态的状态400开始，时钟或功率控制器300可以将QREQn信号设置为高，以便通过转换402移动到退出状态420。这表示时钟或功率控制器请求设备开始运行，但状态机可能仅通过受控设备将QACCEPTn信号设置为高422而移动到运行状态430。
一旦处于运行状态430，时钟或功率控制器300可以通过将QREQn设置为低432来请求设备离开运行状态以进入请求状态440。从请求状态，控制设备可以接受请求或拒绝请求。在接受请求方面，信号QACCEPTn被设置为低442并且系统返回到停止状态400。在拒绝请求方面，QDENY信号被设置为高444以便进入拒绝状态450。从那里，时钟或功率控制器将QREQn信号设置为高452以确认拒绝请求并进入继续状态460。受控设备然后将QDENY设置为低462以返回到运行状态。
目前所讨论的布置涉及由对应的功率和/或时钟控制实例控制的单个电路实例。
在一些应用中，例如在所谓的“功能安全应用”(FuSa)中电路被复制，例如，用于汽车或航空电子应用的处理设备或数据处理电路。这里，至少部分电路被复制两次或更多次，使得(在双重的示例性情况下)两组电路需要一致否者指示错误，或者(在三个或更多个实例的情况下)至少大多数电路需要在其所处理的结果中一致。
注意，图4的图示可以应用于使用Q信道进行控制的系统；不同的状态图(并且实际上不同的状态机)可以应用于使用P信道的情况。
在示例中，不仅图1的处理元件被多次复制，而且互连电路以及电源和时钟控制器也被复制。图5是示出复制系统的示意图，其中，受控设备500被复制为执行相同操作的等同电路502(例如，同时或者具有几个时钟周期的时间偏移)，并且类似地，控制设备500的时钟或功率控制器510由时钟或功率控制器512复制以控制设备502。
在该类型的冗余系统(其在一些示例中可以称为锁定步骤系统，通过该锁定步骤系统，多个电路实例执行相同的操作)中，提供对应的时钟和/或功率控制操作以控制复制设备500、502也是重要的。
在图5的布置中，每个设备500、502由来自相应的控制器510、512的Q信道信号520、522控制，但至少一些Q信道数据(例如，通过旁路路径560、562、564、566)被提供给“其他”时钟/功率控制器和“其他”设备。
因此，图5提供了电路的示例，包括：
控制电路510、512，其用于控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备500、502中的数据处理设备的操作状态；控制电路被配置为响应于发布相应的状态改变信号，控制相应的受控数据处理设备的操作状态作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；控制电路包括检测器(下面将参考图7和图11进行讨论)，该检测器响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。例如，控制电路可以被配置为：响应于检测器检测到关于数据处理设备的第二阈值数量发布状态信号，将相应的数据处理设备的操作状态改变为目标操作状态。
在图6的示例中，第一阈值数量可以是1，并且第二阈值数量可以是2。然而，特别是在具有较大冗余的系统中(例如，具有多于两个的冗余数据处理装置实例)，阈值可以使得第二阈值数量大于第一阈值数量，并且第二阈值数量可以小于或等于冗余的水平(冗余数据处理装置实例的数量)。
图6表示适应图5的布置的图4的状态图的修改。在图6中，控制电路被配置为响应于关于数据处理设备的第一阈值数量(在该示例中为1)发布状态改变信号而进入临时状态，并且可以被配置为响应于检测器检测到例如在阈值时间段内关于数据处理设备的第二阈值数量(例如，2)发布状态信号，从临时状态进行转换以便将相应的数据处理设备的操作状态改变为目标操作状态。
再一次，从停止状态600(类似于图4的状态400)开始，系统或状态机不直接前进到退出状态610(类似于图4的状态420)。替代地，进入临时状态605，使得由请求线QREQn中的至少一个被设置为高602发起从停止状态600到临时状态605的转换。从临时状态605，当另一QREQ线设置为高607时，状态前进到退出状态。
可选地，可以提供从临时状态605到停止状态600的返回，因为如果系统检测到少于一个的QREQn线当前为高604，则状态从临时状态605返回到停止状态600。
比较图4和图6，提供类似的临时状态620、630、640、650、660、670作为对应于图4的每个状态转换的中间阶段。通过(在该示例中)两个相关信号之一被设置为状态改变条件来达到临时状态，并且通过设置两个信号来实现从临时状态到下一状态的退出。可选地，如上所述，如果被设置的一个信号变为未设置，则可以提供到先前状态的返回。这提供了一示例，其中控制电路被配置为：响应于所发布的状态改变信号的数量低于第一阈值数量，而从临时状态转换到与受控设备的当前操作状态相对应的状态。
图7是图6的一部分的示意图，仅示出了从停止状态到退出状态以及从退出状态610到运行状态615的两个过渡，在每种情况下经过相应的临时状态605、620。
每个时钟/功率控制器具有相关联的定时电路700(在图5中被示为电路550、552)。该定时器在图7中被称为“看门狗定时器”，因为其对来自临时状态605、620的及时进展进行检查。
进入临时状态605、620(以及图6中的其他对应的临时状态)通过设置控制看门狗定时器700的启动信号710来发起定时操作的开始。从临时状态退出，即进入最终状态600、610、615生成复位信号720，其停止看门狗定时器700的操作。
处理器1130(下面将参考图11进行讨论)可以用作检测器，该检测器响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
在设置启动信号710和设置复位信号720之间，看门狗定时器700使用计数器702执行计数操作(例如，向上计数)。将当前计数与阈值704进行比较并且如果当前计数超过阈值(在向上计数的示例情况下)，则生成故障信号730。如果在计数器达到阈值之前设置复位信号720，则计数值被复位并且不生成故障信号。
换句话说，看门狗定时器700检测系统是否在临时状态605或620(或实际上图6中所示的任何其他临时状态)中花费超过阈值时间量的时间。
假设两个设备500、502旨在同步地执行相同的操作(尽管可选地，在两组操作之间具有预定数量的循环的短延迟)，则在临时状态605、620中花费过长时间指示可能已经发生同步问题或处理问题，使得设备500、502(或实际上控制器510、512)彼此不同地表现。这可以由故障信号730指示，并且可以由数据处理装置采取诸如校正动作、重启、停止操作等之类的适当动作。
阈值704可以被设置为装置的可配置参数。
在其他示例中，看门狗定时器700可以被配置为在初始操作时间段内检测在任何一个临时状态下花费的最大时间段，并且将阈值设置为该所检测的时间段的表示(在计数域中)，可选地，加上诸如一个周期之类的裕量。在这种情况下，最大允许阈值时间段可以是可配置的，使得如果在初始操作时间段期间检测到比最大允许阈值更长的时间段，则根据最大允许阈值而不是实际检测时间来设置阈值时间。
看门狗定时器700的使用提供了这样的示例，其中，控制电路被配置为在阈值时间段内检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量，并且响应于检测器检测到在阈值时间段内关于数据处理设备的第二阈值数量发布状态信号，将相应的数据处理设备的操作状态改变为目标操作状态。例如，控制电路可以被配置为响应于检测器检测到在阈值时问段内关于少于数据处理设备的第二阈值数量发布状态信号而指示故障状况。
注意，在一些实例中，可能不必(或可能不适合)在一对状态之间提供临时状态，例如，如果从这两个状态中的一个状态到另一状态的错误状态改变不会产生故障状况。
图8示意性地示出了具有多于两个的复制受控设备实例800的数据处理装置，每个实例在时钟/功率控制器810的控制之下。在关于由受控设备800处理的处理结果或输出不一致的情况下，可以由判断电路820做出多数或类似类型的决定。
在一些示例中，单个控制器可以控制多个受控设备805。
在其他示例中，多个控制器可以控制单个设备(或更一般地，n个控制器可以控制m个设备，其中，n和m是整数并且可以相同或不同)。图9示意性地示出了其中两个控制器900、910的输出由组合器920组合以生成功率控制信号925以控制设备930的示例。图9的布置可以形成等同于在诸如图5的FuSa系统的上下文中的单个处理设备和控制器实例的一个实例。
类似地，可以提供控制器的层级，使得控制器(例如，图10中的时钟控制器1000)控制层级较低的相同功能的控制器1010(也就是说，功率控制器控制功率控制器，或时钟控制器控制层级中的时钟控制器)。时钟控制器1010还响应于功率控制器1020，并且提供时钟控制信号1030以控制设备1030并提供时钟使能信号1050以控制时钟门控电路1060，其向设备1040提供时钟信号1070的总体门控。在该示例中，由时钟信号1070的门控提供时钟开/关功能，并且信号1030应用不同的时钟状态，例如，将时钟信号1070的不同分区定义为子频率。因此，这是包括控制电路的层级的示例，其中，层级较高的控制电路控制层级较低的控制电路的至少一些操作。
图11提供了示出上述类型的功率或时钟控制器的示例的示意图。信号接口1100处理上面讨论的Q信号1110(输入)和1120(输出)的接收和发送，包括适当地提供上面讨论的旁路路径560...566。处理器1130提供状态机的功能(包括检测与状态改变信号有关的条件以提示状态的改变，和/或往返于临时状态的改变)以及和上面讨论的看门狗定时器。状态寄存器1140存储当前状态的指示符。
为了使得更容易检测错误状态或状态转换，存储在状态寄存器中的指示符可以被布置为允许例如由处理器1130进行故障或错误检测。在一些示例中，这可以通过以这样的方式向状态编码添加奇偶校验方案来完成，例如，仅存储在状态寄存器1140中的偶数位向量值(即具有偶数个1的位向量)可以用于表示状态。在单个事件效应的情况下，将生成、检测并发送奇数值的信号作为错误。
替代地，所谓的独热编码(one hot encoding)可以用于原始状态600、610....(对应于图4所示的状态)。在独热编码值中，仅一个位是存储在寄存器1140中的向量中的1。
对于中间或临时状态，可以设置两个位。例如，这些可以是两个相邻状态的“独热”位(从其达到该临时状态的状态，以及从该临时状态达到的目标状态)。图12a示出了独热编码的示例，并且图12b示出了临时状态的编码的示例。例如，在本说明书中用作示例的状态机最初具有六个状态，因此可以使用六个位来在寄存器1140中对其进行表示。示例性有效表示将如图12a所示：
·Q_STOPPED＝000001
·Q_EXIT＝000010
·Q_RUN＝000100
·Q_REQUEST＝001000
·Q_DENIED＝010000
·Q_CONTINUE＝100000
中间状态可以被编码为两个位，即表示相邻原始状态的位，例如，如图12b所示：
·Q_S_E 605＝000011
·Q_E_R 620＝000110
·Q_R_R 630＝001100
·Q_R_S 670＝000101
·Q_R_D 660＝011000
·Q_D_C 650＝110000
·Q_C_R 640＝100100
可以由控制器检测到不反映这些可允许向量之一的寄存器1140的内容的实例并将其标记为错误。
图11至图12b的布置可以提供这样的示例，其中，控制电路被配置为将每个操作状态的表示存储为具有被设置为预定值的单个位的数据向量，并且将每个临时状态的表示存储为具有被设置为预定值的两个位的数据向量，其中，对于给定临时状态，这两个位对应于：控制电路从其转换进入给定临时状态的当前操作状态的单个位，以及控制电路从给定临时状态转换到其的目标操作状态的单个位。
现在将参考图13至图15描述用于非FuSa操作的所谓的环回(loopback)机制的示例。
在一些系统中，可能期望整个系统选择性地以非FuSa模式工作。例如，即使冗余硬件被提供用于FuSa操作，对冗余硬件的使用也增加了功耗，并且这在执行非FuSa操作的情况下可能被视为不必要的成本。在这种(非FuSa)情况下，可能期望关闭冗余模块，以便当前仅单个处理实例在运行。
当应用于图5的电路时，这种情况可能潜在地引起问题，因为主电路和冗余副本的Q/P信道信号必须一致(或者在使用多于两个的冗余电路组的示例中，至少阈值编号必须一致)以使得状态机从临时状态进入下一完整状态。但是，如果一些(或除了一个之外的全部)电路实例针对非FuSa操作被禁用，则可能永远不会实现这种一致。
为了解决该问题，可以使用在非FuSa模式下激活的所谓的环回电路。图13示出了类似于图5的装置的示例性装置，不同之处在于提供了环回电路1300、1310。环回电路1300、1310在控制信号1320、1330的控制下操作，该控制信号1320、1330启用(以FuSa模式)或禁用(以非FuSa模式)控制器和受控设备的冗余实例1340的操作。注意，为了解释的清楚性，这些信号在图13中被单独地示出，但它们当然可以经由层级时钟和/或功率控制器(未示出)被提供为Q/P信号。
注意，图13示出了数据处理装置的两个实例1340、1342，使得每个实例执行基本相同的处理操作。注意，每个实例可以具有一个或多个控制器和一个或多个受控设备。通常，该组两个或更多个冗余数据处理设备包括两个或更多个数据处理装置实例，以在冗余操作模式下执行基本相同的处理操作，每个实例具有相应的控制电路。每个实例1340、1342...具有控制电路，该控制电路被配置为接收关于所有数据处理装置实例发布的状态改变信号。
图14示意性地示出了在电路的实例1340(包括控制器1360)被禁用的情况下的环回电路1300的操作。对仍活跃时钟控制器1350的输入1400(否则将预期来自被禁用的控制器1360)被提供为同一控制器1350的等效输出1410的复制或环回版本。使用环回电路1310，类似的布置被提供用于仍活跃设备1370所预期的信号。
在实例1340活跃的情况下，例如，在FuSa操作或其中使用冗余的任何其他类型的操作中，环回电路仅以图5的方式将一个控制器的输出转发到另一控制器。
环回电路1300、1310可以是组合的以避免所谓的单个事件效应，这意味着：在辐射穿过环回电路的情况下，将仅生成来自单个事件效应的小故障(glitch)。
通过以这种方式提供环回电路，即使一个或多个处理实例被禁用，例如，在非FuSa操作模式中，系统也可以从中间或临时状态前进到目标状态。
环回电路1300、1310提供了信号路由电路的示例，该信号路由电路被配置为在另一数据处理装置实例当前处于非活跃状态的情况下，提供由一个数据处理装置实例生成的输出信号作为到该数据处理装置实例的控制电路的输入信号。
图16是示出包括以下操作的方法的示意性流程图：
响应于发布相应的状态改变信号，控制(在步骤1600)被配置为：执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态，作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测(在步骤1610)是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量；以及可选地：
响应于检测到在阈值时间段内关于数据处理设备的第二阈值数量发布状态信号，将相应的数据处理设备的操作状态改变(在步骤1620)为目标操作状态。
在本申请中，词语“被配置为...”用于表示装置的元件具有能够执行所定义的操作的配置。在该上下文中，“配置”表示硬件或软件的互连的布置或方式。例如，装置可以具有提供所定义的操作的专用硬件，或者可以被编程为执行功能的处理器或其他处理设备(例如，上面讨论的处理元件)。“被配置为”并不意味着需要以任何方式改变装置元件以便提供所定义的操作。
尽管本文已经参考附图详细描述了本技术的说明性实施例，但应理解，本技术不限于那些精确的实施例，并且在不脱离由所附权利要求限定的技术的范围和精神的情况下，可以由本领域技术人员在其中实现各种改变、添加和修改。例如，在不脱离本技术的范围的情况下，可以利用独立权利要求的特征对从属权利要求的特征进行各种组合。
本公开的各个相应的方面由以下经编号的条款限定：
1.电路，包括：
控制电路，用于控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态；
控制电路被配置为响应于发布相应的状态改变信号，控制相应的受控数据处理设备的操作状态作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
控制电路包括检测器，响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。
2.根据条款1所述的电路，其中，控制电路被配置为响应于检测器检测到关于数据处理设备的第二阈值数量发布状态信号而将相应的数据处理设备的操作状态改变为目标操作状态。
3.根据条款1所述的电路，其中，控制电路被配置为检测是否在阈值时间段内关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量，并且响应于检测器检测到在该阈值时间段内关于数据处理设备的第二阈值数量发布状态信号而将相应的数据处理设备的操作状态改变为目标操作状态。
4.根据条款3所述的电路，其中，控制电路被配置为响应于检测器检测到在阈值时间段内关于少于数据处理设备的第二阈值数量发布状态信号而指示故障状况。
5.根据条款1所述的电路，其中，状态改变信号包括下列项中的一项或两项：
由控制电路向相应的受控数据处理设备发布的信号；以及
由相应的受控数据处理设备向控制电路发布的信号。
6.根据条款5的电路，其中，状态改变信号指示从包括下列项的列表中选择的一项或多项：
控制电路对受控数据处理设备改变操作状态的请求；
受控数据处理设备对所请求的操作状态改变的接受；
受控数据处理设备对所请求的操作状态改变的拒绝；以及
受控数据处理设备当前是否活跃。
7.根据条款1所述的电路，其中，该组两个或更多个冗余数据处理设备包括两个或更多个数据处理装置实例，用于在冗余操作模式中执行基本相同的处理操作，每个实例具有相应的控制电路。
8.根据条款7所述的电路，其中，每个控制电路被配置为接收关于所有数据处理装置实例发布的状态改变信号。
9.根据条款8所述的电路，包括信号路由电路，被配置为在另一数据处理装置实例当前处于非活跃状态的情况下，提供由一个数据处理装置实例生成的输出信号作为到该数据处理装置实例的控制电路的输入信号。
10.根据条款1所述的电路，包括控制电路的层级，其中，层级较高的控制电路控制层级较低的控制电路的至少一些操作。
11.根据条款1所述的电路，其中，操作状态表示下列项中的一项或两项：
受控数据处理设备的功率控制状态；以及
时钟控制状态。
12.根据条款1所述的电路，其中，控制电路被配置为用作状态机，状态机的当前状态对应于受控数据处理设备的操作状态。
13.根据条款12所述的电路，其中，控制电路被配置为响应于关于数据处理设备的第一阈值数量发布状态改变信号而进入临时状态。
14.根据条款13所述的电路，其中，控制电路被配置为响应于检测器检测到关于数据处理设备的第二阈值数量发布状态信号，从临时状态进行转换以便将相应的数据处理设备的操作状态改变为目标操作状态。
15.根据条款13所述的电路，其中，控制电路被配置为响应于所发布的状态改变信号的数量低于第一阈值数量，从临时状态转换到与受控设备的当前操作状态相对应的状态。
16.根据条款12所述的电路，其中，控制电路被配置为将每个操作状态的表示存储为具有被设置为预定值的单个位的数据向量，并且将每个临时状态的表示存储为具有被设置为预定值的两个位的数据向量，其中，对于给定临时状态，这两个位对应于：控制电路从其转换进入给定临时状态的当前操作状态的单个位，以及控制电路从给定临时状态转换到其的目标操作状态的单个位。
17.根据条款7所述的电路，其中：
数据处理装置实例包括两个数据处理装置实例；
第一阈值数量是1；并且
第二阈值数量是2。
18.根据条款1所述的电路，其中，阈值时间对应于控制电路的可配置参数。
19.根据条款1所述的电路，其中，控制电路被配置为至少从初始操作时间段导出阈值时间，其中，阈值时间受制于可配置最大阈值时间。
20.一种方法，包括：
响应于发布相应的状态改变信号，控制被配置为执行相同的数据处理功能的一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态，作为从该数据处理设备的当前操作状态到目标操作状态的状态转换；
响应于关于表示一些但非所有数据处理设备的第一阈值数量发布状态改变信号，检测是否关于另外的一个或多个设备发布状态改变信号以使得达到数据处理设备的第二阈值数量。

Claims (15)

1.电路，包括：
控制电路，所述控制电路用于控制一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态，所述一组两个或更多个冗余数据处理设备被配置为执行相同的数据处理功能；
所述控制电路被配置为：响应于关于相应的受控数据处理设备发布了相应的状态改变信号，数据处理设备的操作状态被控制为从该受控数据处理设备的当前操作状态到目标操作状态的状态转换；并且
所述控制电路包括检测器，所述检测器用于：响应于关于第一阈值数量的数据处理设备发布了所述状态改变信号，检测是否关于另外的一个或多个设备发布了所述状态改变信号以使得达到第二阈值数量的数据处理设备，其中所述第一阈值数量的数据处理设备表示一些但非所有数据处理设备。
2.根据权利要求1所述的电路，其中，所述控制电路被配置为：响应于所述检测器检测到关于所述第二阈值数量的数据处理设备发布了所述状态改变信号，而将相应的数据处理设备的操作状态改变为所述目标操作状态。
3.根据权利要求1所述的电路，其中，所述控制电路被配置为：检测是否在阈值时间段内关于所述另外的一个或多个设备发布了所述状态改变信号以使得达到所述第二阈值数量的数据处理设备，并且响应于所述检测器检测到在所述阈值时间段内关于所述第二阈值数量的数据处理设备发布了状态改变信号而将相应的数据处理设备的操作状态改变为所述目标操作状态。
4.根据权利要求3所述的电路，其中，所述控制电路被配置为：响应于所述检测器检测到在所述阈值时间段内关于少于所述第二阈值数量的数据处理设备发布了所述状态改变信号而指示故障状况。
5. 根据权利要求1所述的电路，其中，所述状态改变信号包括下列项中的一项或两项：
由所述控制电路向所述相应的受控数据处理设备发布的信号；以及
由所述相应的受控数据处理设备向所述控制电路发布的信号；并且其中，所述状态改变信号指示从包括下列项的列表中选择的一项或多项：
由所述控制电路对所述受控数据处理设备的改变操作状态的请求；
由所述受控数据处理设备对所请求的操作状态改变的接受；
由所述受控数据处理设备对所请求的操作状态改变的拒绝；以及
所述受控数据处理设备当前是否活跃。
6.根据权利要求1所述的电路，其中，该组两个或更多个冗余数据处理设备包括两个或更多个数据处理装置实例，用于在冗余操作模式中执行基本上相同的处理操作，每个实例具有各自的控制电路，并且其中，每个控制电路被配置为接收关于所有数据处理装置实例所发布的状态改变信号。
7.根据权利要求6所述的电路，包括信号路由电路，所述信号路由电路被配置为：在一个数据处理装置实例当前处于非活跃状态的情况下，提供由另一数据处理装置实例生成的输出信号作为到该另一数据处理装置实例的控制电路的输入信号。
8.根据权利要求1所述的电路，包括控制电路的层级，其中，层级较高的控制电路控制层级较低的控制电路的至少一些操作。
9. 根据权利要求1所述的电路，其中：
所述控制电路被配置为用作状态机，所述状态机的当前状态对应于所述受控数据处理设备的操作状态；并且
所述控制电路被配置为响应于关于所述第一阈值数量的数据处理设备发布了所述状态改变信号而进入临时状态。
10.根据权利要求9所述的电路，其中，所述控制电路被配置为：响应于所述检测器检测到关于所述第二阈值数量的数据处理设备发布了状态信号，从所述临时状态进行转换以将相应的数据处理设备的操作状态改变为所述目标操作状态。
11.根据权利要求9所述的电路，其中，所述控制电路被配置为：响应于所发布的状态改变信号的数量低于所述第一阈值数量，从所述临时状态转换到与受控设备的当前操作状态相对应的状态。
12.根据权利要求9所述的电路，其中，所述控制电路被配置为：将每个操作状态的表示存储为具有被设置为预定值的单个位的数据向量，并且将每个临时状态的表示存储为具有被设置为所述预定值的两个位的数据向量，其中，对于给定临时状态，所述两个位对应于：所述控制电路从当前操作状态转换进入所述给定临时状态的该当前操作状态的单个位，以及所述控制电路从所述给定临时状态转换到目标操作状态的该目标操作状态的单个位。
13.根据权利要求6所述的电路，其中：
所述数据处理装置实例包括两个数据处理装置实例：
所述第一阈值数量是1；并且
所述第二阈值数量是2。
14. 根据权利要求3所述的电路，其中：
所述阈值时间段对应于所述控制电路的可配置参数；或者
所述控制电路被配置为至少从初始操作时间段导出所述阈值时间段，其中，所述阈值时间段受制于可配置最大阈值时间段。
15. 一种方法，包括：
将一组两个或更多个冗余数据处理设备中的数据处理设备的操作状态控制为，响应于关于相应的数据处理器设备发布了相应的状态改变信号，从该数据处理设备的当前操作状态到目标操作状态的状态转换，所述一组两个或更多个冗余数据处理设备被配置为执行相同的数据处理功能；以及
响应于关于第一阈值数量的数据处理设备发布所述状态改变信号，检测是否关于另外的一个或多个设备发布所述状态改变信号以使得达到第二阈值数量的数据处理设备，其中，所述第一阈值数量的数据处理设备表示一些但非所有数据处理设备。
CN201910130833.2A 2018-02-26 2019-02-21 电路 Active CN110196550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18158642.1 2018-02-26
EP18158642.1A EP3531286B1 (en) 2018-02-26 2018-02-26 Circuitry

Publications (2)

Publication Number Publication Date
CN110196550A CN110196550A (zh) 2019-09-03
CN110196550B true CN110196550B (zh) 2024-08-02

Family

ID=61521308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910130833.2A Active CN110196550B (zh) 2018-02-26 2019-02-21 电路

Country Status (4)

Country Link
US (1) US11010175B2 (zh)
EP (1) EP3531286B1 (zh)
JP (1) JP7343281B2 (zh)
CN (1) CN110196550B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10908214B2 (en) * 2019-03-01 2021-02-02 Arm Limited Built-in self-test in a data processing apparatus
US11403158B2 (en) * 2020-07-23 2022-08-02 Fisher Controls International Llc Discrete logic safety systems for smart process control devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3329023A1 (de) * 1982-08-14 1984-02-16 International Computers Ltd., London Einrichtung zum pruefen logischer schaltwerke
EP0717358A1 (en) * 1994-12-15 1996-06-19 Hewlett-Packard Company Failure detection system for a mirrored memory dual controller disk storage system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU518055B2 (en) * 1977-06-06 1981-09-10 Sits Soc It Telecom Siemens Interface unit between a data processor anda remote unit
US4958273A (en) * 1987-08-26 1990-09-18 International Business Machines Corporation Multiprocessor system architecture with high availability
JPH07105037A (ja) * 1993-10-08 1995-04-21 Mitsubishi Electric Corp プロセッシングボード及び計算機及び障害復旧方法
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
JP3878431B2 (ja) 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US6490277B1 (en) * 2001-06-04 2002-12-03 Adc Telecommunications, Inc. Digital cross-connect system employing patch access locking and redundant supply power
JP2005290190A (ja) 2004-03-31 2005-10-20 Tdk Corp エポキシ樹脂組成物、コイル体及びインダクタ
KR20070062565A (ko) 2004-10-25 2007-06-15 로베르트 보쉬 게엠베하 적어도 2개의 처리 유닛들을 갖는 컴퓨터 시스템에서 모드전환 및 신호 비교를 위한 방법 및 장치
WO2006115474A1 (en) * 2005-04-21 2006-11-02 Arm Limited Error recovery within processing stages of an integrated circuit
JP2009245015A (ja) 2008-03-28 2009-10-22 Nec Corp 二重化システム
US8180867B2 (en) * 2008-07-29 2012-05-15 Schneider Electric USA, Inc. Configuration management system for power monitoring and protection system devices
US7877627B1 (en) * 2008-12-18 2011-01-25 Supercon, L.L.C. Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology
US8098503B2 (en) * 2010-02-09 2012-01-17 Power Integrations, Inc. Method and apparatus to control a power converter having a low loop bandwidth
US8601288B2 (en) 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
US8904201B2 (en) * 2011-09-26 2014-12-02 Hitachi, Ltd. Storage system and its control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3329023A1 (de) * 1982-08-14 1984-02-16 International Computers Ltd., London Einrichtung zum pruefen logischer schaltwerke
EP0717358A1 (en) * 1994-12-15 1996-06-19 Hewlett-Packard Company Failure detection system for a mirrored memory dual controller disk storage system

Also Published As

Publication number Publication date
JP7343281B2 (ja) 2023-09-12
EP3531286B1 (en) 2020-08-05
CN110196550A (zh) 2019-09-03
JP2019149158A (ja) 2019-09-05
EP3531286A1 (en) 2019-08-28
US11010175B2 (en) 2021-05-18
US20190265983A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
EP2013733B1 (en) Error filtering in fault tolerant computing systems
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
US5001712A (en) Diagnostic error injection for a synchronous bus system
US20070220367A1 (en) Fault tolerant computing system
US3921149A (en) Computer comprising three data processors
JPH01500307A (ja) 多重冗長誤検出システムおよびその使用方法
CN110196550B (zh) 电路
US9367375B2 (en) Direct connect algorithm
CN108958987B (zh) 一种低轨小卫星容错系统及方法
US7590885B2 (en) Method and system of copying memory from a source processor to a target processor by duplicating memory writes
US10691080B2 (en) Computerised system
Sundaram et al. Controller integrity in automotive failsafe system architectures
CN119065225A (zh) 一种主、从处理器输出由生命信号决策的分散式全冗余汽轮机电控系统方法
US20060159023A1 (en) CRC error history mechanism
RU2207616C2 (ru) Устройство резервирования
US10621031B2 (en) Daisy-chain of safety systems
JP3652232B2 (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JP6710142B2 (ja) 制御システム
JPS63113701A (ja) 制御用デジタルコンピュータにおける独立したバックアップモードへの切換方法及び機構
JP7567399B2 (ja) 情報処理装置及び情報処理方法
RU2580791C2 (ru) Устройство для мажоритарного выбора сигналов (3 варианта)
RU2453079C2 (ru) Устройство для контроля и резервирования информационной системы
JPS63273141A (ja) 誤り自己訂正プロセッサ−とその駆動方法
JP2025092491A (ja) Ｒｔｌモジュールに適用可能なエラー検出システムおよびその動作方法
JPH05134945A (ja) バスインターフエース機構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant