[go: up one dir, main page]

CN110098159A - 功率半导体模块装置及其制造方法 - Google Patents

功率半导体模块装置及其制造方法 Download PDF

Info

Publication number
CN110098159A
CN110098159A CN201910088690.3A CN201910088690A CN110098159A CN 110098159 A CN110098159 A CN 110098159A CN 201910088690 A CN201910088690 A CN 201910088690A CN 110098159 A CN110098159 A CN 110098159A
Authority
CN
China
Prior art keywords
power semiconductor
contact element
shell
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910088690.3A
Other languages
English (en)
Inventor
A·罗特
O·霍尔菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110098159A publication Critical patent/CN110098159A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及功率半导体模块装置及其制造方法。该装置包括：壳体，包括侧壁和盖；以及衬底，布置在壳体中，衬底包括介电绝缘层、布置在介电绝缘层的第一侧上的第一金属化层和布置在介电绝缘层的第二侧上的第二金属化层，其中介电绝缘层被设置在第一和第二金属化层之间。功率半导体模块装置还包括：至少一个半导体本体，安装在第一金属化层的远离介电绝缘层的第一表面上；连接元件布置在第一金属化层的第一表面上并与其电连接；接触元件，插入连接元件并与其电连接，其中接触元件在垂直于第一表面的方向上通过壳体的内部且通过壳体的盖中的开口从连接元件延伸至壳体的外部；以及硬密封，布置为与第一金属化层相邻且至少部分地填充壳体的内部。

Description

功率半导体模块装置及其制造方法
技术领域
本公开涉及功率半导体模块装置和用于制造功率半导体模块装置的方法。
背景技术
功率半导体模块装置通常包括壳体中的衬底。衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。包括一个或多个可控半导体元件(例如，半桥配置的两个IGBT)的半导体装置可被布置在衬底上。通常提供一个或多个接触元件，其允许从壳体外部接触这种半导体装置。功率半导体模块是已知的，其中接触元件被布置在衬底上并通过壳体的盖在基本垂直于衬底的主面的方向上突出。接触元件伸出壳体的部分可以机械和电气地耦合至印刷电路板。通常，印刷电路板包括开口，并且接触元件通过相应的开口插入。通常，具有包括接触元件的半导体装置的功率半导体模块是预制的，并且客户可以在预制的功率半导体模块上安装其自己定制的印刷电路板。由于在衬底上安装接触元件时出现的公差以及在印刷电路板和相应开口的制造期间出现的公差，接触元件和开口可能无法准确对齐。因此，当在将印刷电路板安装至功率半导体模块时，可能对接触元件施加很大的力。随着时间的推移，这会导致功率半导体模块损坏。
需要提供增强的机械稳定性以防止损坏的功率半导体模块装置及其制造方法。
发明内容
一种功率半导体模块装置包括：壳体，包括侧壁和盖；以及衬底，布置在壳体中，衬底包括介电绝缘层、布置在介电绝缘层的第一侧上的第一金属化层和布置在介电绝缘层的第二侧上的第二金属化层，其中介电绝缘层被设置在第一和第二金属化层之间。功率半导体模块装置还包括：至少一个半导体本体，安装在第一金属化层的远离介电绝缘层的第一表面上；连接元件，布置在第一金属化层的第一表面上并且电连接至第一金属化层的第一表面；接触元件，插入连接元件并且电连接至连接元件，其中接触元件在垂直于第一表面的方向上通过壳体的内部并通过壳体的盖中的开口从连接元件延伸到壳体的外部；以及硬密封，布置为与第一金属化层相邻并且至少部分地填充壳体的内部。
一种功率半导体模块装置包括衬底、至少一个半导体本体、连接元件和接触元件，其中衬底包括介电绝缘层、布置在介电绝缘层的第一侧上的第一金属化层和布置在介电绝缘层的第二侧上的第二金属化层，其中介电绝缘层被设置在第一和第二金属化层之间，并且至少一个半导体本体安装在第一金属化层的远离介电绝缘层的第一表面。连接元件布置在第一金属化层的第一表面上并且电连接至第一金属化层的第一表面，并且接触元件插入连接元件并且电连接至连接元件。一种用于制造这种功率半导体模块装置的方法包括：将衬底布置在壳体中，其中壳体包括壁；用密封材料至少部分地填充由壳体的壁和衬底形成的容量；硬化密封材料以形成硬密封；以及封闭壳体，其中接触元件通过壳体的内部并且通过壳体的盖中的开口在垂直于第一表面的方向上从连接元件延伸到壳体的外部。
可参照以下附图和说明书更好地理解本发明。附图中的部件不一定要按比例绘制，而是强调说明本发明的原理。此外，在附图中，类似的参考数字在不同的示图中指定对应的部分。
附图说明
图1是传统功率半导体模块装置的截面图。
图2是功率半导体模块装置的示例的截面图。
图3示意性地示出了不同的邵氏硬度标度。
图4示意性地示出了不同的邵氏硬度标度和洛氏标度。
图5示意性地示出了各种聚合物的氧传输系数。
图6(包括图6A和图6B)示意性地示出了示例性功率半导体模块的各个部分。
图7(包括图7A至图7C)示意性地示出了用于制造功率半导体模块的方法的示例。
图8(包括图8A至图8C)示意性地示出了用于制造功率半导体模块的方法的另一示例。
具体实施方式
在以下详细说明中参考附图。附图示出了可以实践实施本发明的具体示例。应理解，除非另有特别说明，否则关于各个示例所描述的特征和原理可相互组合。在说明书和权利要求书中，特定元件被命名为“第一元件”、“第二元件”、“第三元件”等不能理解为列举性的。相反，这种命名仅仅是为了处理不同的“元件”。即，例如，“第三元件”的存在并不要求“第一元件”和“第二元件”的存在。本文所述的半导体本体可以由(掺杂)半导体材料制成，并且可以是半导体芯片或者可以包括在半导体芯片中。半导体本体具有电连接焊盘，并且包括具有电极的至少一个半导体元件。
参考图1，示出了传统的功率半导体模块装置。功率半导体模块装置包括衬底10。衬底10包括介电绝缘层11、布置在介电绝缘层11的第一侧上的(结构化)第一金属化层111和布置在介电绝缘层11的第二侧上的第二金属化层212。介电绝缘层11被设置在第一和第二金属化层111、112之间。
第一和第二金属化层111、112中的每一个均可由以下材料中的一种组成或者包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。衬底10可以是陶瓷衬底，即介电绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可由以下材料中的一种组成或者包括以下材料中的一种：氧化铝、氮化铝、氧化锆、氮化硅、氮化硼或任何其他介电陶瓷。例如，衬底10可以是直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。绝缘金属衬底通常包括介电绝缘层11，其例如包括(填充)材料，诸如环氧树脂或聚酰亚胺。例如，介电绝缘层11的材料可以填充有陶瓷颗粒。这种颗粒可以包括例如Si2O、Al2O3、A1N或BrN，并且可以具有约1μm和约50μm之间的直径。然而，衬底10还可以为具有非陶瓷介电绝缘层11的传统印刷电路板(PCB)。例如，非陶瓷介电绝缘层11可以由固化树脂组成或者包括固化树脂。
一个或多个半导体本体20可布置在衬底10上。具体地，一个或多个半导体本体20可被布置在第一金属化层111的远离介电绝缘层11的第一表面上。布置在半导体衬底10上的每个半导体本体20均可以包括二极管、IGBT(绝缘栅型双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其他合适的可控半导体元件。
一个或多个半导体本体20可在衬底10上形成半导体装置。在图1中，仅示例性地示出了一个半导体本体20。一个或多个半导体本体20可通过导电连接层(图1中未示出)电气和机械地连接至主衬底10。例如，这种导电连接层可以是焊料层、导电粘合剂层或烧结金属粉末层(例如，烧结银粉)。
图1中的半导体衬底10的第二金属化层112是连续层。在图1所示的示例中，第一金属化层111是结构化层。在本文中，“结构化层”是指第一金属化层111不是连续层，而是包括位于层的不同部分之间的凹陷。在图1中示意性示出了这种凹陷。该示例中的第一金属化层111包括两个不同的部分。不同的半导体本体20可以安装至第一金属化层111的相同部分或不同部分。也可以存在第一金属化层111的其上不安装半导体本体20的部分。第一金属化层111的不同部分可以没有电连接至一个或多个其他部分，或者可以电连接至一个或多个其他部分。
衬底10可以被布置在壳体40中以形成功率半导体模块。为了便于第一金属化层111的不同部分和半导体本体20和/或布置在第一金属化层111上的任何其他元件和部件彼此的电连接以及与壳体40外的外部部件(例如，印刷电路板)的电连接，功率半导体模块装置包括至少一个接触元件30。在衬底10上布置至少一个接触元件30。通常，接触元件30与半导体本体20布置在同一表面(这里为第一金属化层111的第一表面)上。例如，接触元件30可以是引脚或导线。接触元件30可以由金属或金属合金组成或者包括金属或金属合金。例如，接触元件30可由铜组成或者包括铜。接触元件30通过连接元件32连接至衬底10。连接元件32被布置在衬底10上，具体是第一金属化层111的第一表面上。
例如，连接元件32通常可以包括焊料层。例如，接触元件30可直接焊接至衬底10。然而，这仅是一个示例。如图1所示，连接元件32还可以包括套筒或铆钉。例如，连接元件32可以锡焊、焊接或粘合至衬底10。连接元件32被配置为将接触元件30附接且电连接至衬底10。连接元件32可以包括管状部分(例如，空心套管)，其被配置为适合并包围接触元件30的第一端。这意味着接触元件30的第一端可以插入连接元件32。
例如，连接元件32和接触元件30的第一端可形成压配合连接。因此，例如，接触元件30可以包括或者可以是压配合引脚。连接元件32可以包括压配合引脚的适当配合件。尽管没有连接至配合件，但压配合引脚的宽度大于其配合件的宽度。压配合引脚的宽度是平行于半导体衬底10的上表面的方向上的宽度。半导体衬底10的上表面是其上安装连接元件32的表面(例如，第一金属化层111的第一表面)。在压入过程中，压配合引脚被推入配合件中。这导致压配合引脚的塑性变形。当插入配合件时，压配合引脚的宽度减小。一般只需要较小的插入力，同时需要较大的保持力。在插入压配合引脚后，压配合引脚和配合件牢固地附接到一起。压配合引脚的宽度减小产生抵消压配合引脚的压缩的力。因此，接触元件30不会容易地从连接元件32拆卸。为了进一步增加接触元件30在连接元件32中抵抗垂直于第一金属化层111的第一表面的方向上将接触元件30拉离衬底10的力的锚固，接触元件30可具有矩形、多边形或其他合适的截面来代替简单的圆形截面。此外，接触元件30可包括法兰(未示出)，在其第一端处进一步被配置为将接触元件30固定在连接元件32中。接触元件30和连接元件32之间任何其他适当的连接也是可以的。
接触元件30通过壳体40的内部并通过壳体40的盖中的开口从衬底10和连接元件32伸出，使得接触元件30的第二端伸到壳体40的外部。以这种方式，接触元件30可从壳体40的外部接触。
例如，接触元件30的第二端可连接至印刷电路板50。印刷电路板50可包括开口51，并且接触元件30可插入印刷电路板50的开口51。印刷电路板50可包括导电轨道(未示出)，并且接触元件30可通过一个或多个导电轨道电耦合至一个或多个其他接触元件30。以这种方式，可在第一金属化层111的不同部分之间、不同的半导体本体20之间和/或布置在衬底10上的任何其他部件之间提供电连接。例如，接触元件30可焊接至印刷电路板50，以提供永久和牢固的连接。
功率半导体模块装置通常是预制的。然而，印刷电路板50通常是客户特定的，并在稍后阶段附接至功率半导体模块装置。印刷电路板50需要匹配半导体装置，具体是接触元件30的位置。具体地，印刷电路板50的开口51的位置需要与接触元件30的位置相匹配，使得接触元件30可以容易地插入开口51。然而，在将连接元件32和接触元件30安装至衬底10时，通常存在特定的公差。此外，在印刷电路板50中形成开口51时存在特定公差。在壳体40的盖中形成接触元件30从中伸出的开口时，甚至可能存在进一步的公差。例如，公差可在高达数个100μm的范围内。这意味着，接触元件30的第二端可能无法与壳体40中的开口精确对齐，甚至进一步地，不能与印刷电路板中的开口51精确对齐。因此，接触元件30通常可弯曲到特定程度，即使它们与开口51略微错位，也仍然可以插入开口51。因此，当弯曲接触元件30的第二端以适合印刷电路板50的开口51时，可向接触元件30施加相当大的力F。这通过图1中的粗体箭头例示。
这些力F会影响接触元件30的机械稳定性。例如，接触元件30和连接元件32之间或者接触元件30和印刷电路板50之间的电连接会不得不承受很大的力，并可能随时间的推移而损坏。这会影响功率半导体模块装置的操作。接触元件30彼此间隔特定距离来布置。例如，两个相邻接触元件30之间的距离在较小封装中可小于5cm。在较大封装中，相邻两个接触元件30之间的距离可以为5cm或更多。一般地，随着这种装置的机械稳健性被恶化，功率半导体模块装置的尺寸就越大，并且两个相邻接触元件30之间的距离就越大。
本发明的目的在于提高这种功率半导体模块装置的机械稳健性，并且可以进一步增加功率半导体模块装置针对横向热循环的稳健性。
参考图2，功率半导体模块装置通常对应于上文参考图1所述的装置。然而，如图2示意性所示，壳体40至少部分地填充硬密封60。硬密封60布置为与衬底10相邻。这意味着硬密封60覆盖第一金属化层111中未被连接元件32、半导体本体20或布置在第一金属化层111上的任何其他部件覆盖的部分。硬密封60可进一步覆盖布置在衬底10上的一个或多个半导体本体20和连接元件32。硬密封60进一步至少部分地围绕接触元件30。
硬密封60可包括硬树脂。例如，硬密封60可具有至少40邵氏A、至少60邵氏A或至少50邵氏D的硬度。然而，这些只是示例。硬密封60的硬度可允许硬密封60提供至少部分嵌入硬密封60中的接触元件30的足够机械稳定性。
图3示例性示出了邵氏00标度、邵氏A标度和邵氏B标度以及具有特定硬度的材料的几个示例。邵氏00标度可用于定义硬度较低的材料。邵氏00标度从超软材料开始，例如“粘性”果冻糖。例如，最高值的100邵氏00是指中等硬度的材料，诸如轮胎胎面。邵氏A标度用于中等硬度材料，从用于比较软的材料的0邵氏A开始。例如，20邵氏A是指软材料，诸如橡皮筋。例如，该标度以100邵氏A的值结束，该值是指相对较硬的材料，诸如购物车车轮。邵氏B标度用于中等硬度到超硬材料。例如，当10邵氏B的值表示中等硬度的材料(诸如轮胎胎面)时，80邵氏B的值表示超硬材料，诸如安全帽。
图4例示了不同标度的进一步示例。图4再次示例性地示出了邵氏A标度，其范围例如从软材料(诸如橡皮筋)到硬材料(诸如购物车车轮或高尔夫球)。邵氏A标度通常覆盖大多数橡胶和聚氨酯。图4进一步示出了邵氏D标度，其在一定程度上与邵氏A标度重叠。例如，邵氏D标度部分地覆盖橡胶和聚氨酯以及已知塑料的一部分，诸如特氟龙、聚丙烯和聚苯乙烯。大多数塑料(通常比橡胶和聚氨酯硬)被洛氏R标度覆盖。然而，图4中所示的材料只是示例。
用于硬密封60的材料可选自硬度适合提供接触元件30的足够机械稳定性的任何材料。例如，硬密封60可包括邵氏A值为40以上或者邵氏A值为60以上的橡胶或聚氨酯。例如，硬密封60还可以包括具有50以上的邵氏D值的聚氨酯或塑料。一般地，具有较低硬度的软树脂不能提供接触元件30的所需机械稳定性。硬密封60还可以包括适当的橡胶、聚氨酯和塑料的任何组合，其硬度足以提供足够的稳定性。
除第一材料之外，硬密封60可进一步包括填充物(未示出)。例如，填充物可以包括均匀分布在硬密封60的第一材料内的粒子。例如，填充物可以包括诸如Al2O3或SiO2的陶瓷材料。备选地，例如，填充物可以包括惰性多孔塑料体。填充物可进一步增加硬密封60的机械稳定性，因此也增加功率半导体模块的机械稳定性。
例如，硬密封60不仅可提供稳定性，而且可进一步为腐蚀性气体提供屏障。上述部件(例如，半导体本体20、连接元件32、焊料层、第一金属化层111)以及壳体40内的半导体装置的其他部件会在接触腐蚀性气体时受到腐蚀。例如，腐蚀性气体可以包括硫或含硫化合物。功率半导体模块装置的周围区域的腐蚀性气体会渗透到壳体40的内部。用于功率半导体模块装置的壳体通常不能完全防止突出的气体。此外，例如，腐蚀性气体会在壳体40因任何原因打开时或在壳体40关闭之前进入壳体40。在壳体40内，腐蚀性气体可能形成酸或溶液，例如，与壳体40内存在的水分组合。当腐蚀性气体与水分接触时，它们可形成离子，例如碱、土碱或卤素。腐蚀性气体或产生的溶液或离子会引起壳体40内的一些或所有部件的腐蚀。在腐蚀过程中，部件的金属成分可被氧化成其相应的硫化物。硫化物的形成会改变部件的电性能，或者会导致形成新的导电连接并在功率半导体模块装置中导致短路。
腐蚀性气体的示例为硫化氢(H2S)、羰基硫化物(OCS)或气态硫(S8)。通常，硫也可作为固体材料或液体的组成进入壳体40。
包括一种或多种金属的部件(诸如铜，例如第一金属化层111、连接元件32、接触元件30、芯片焊盘金属化；银，例如第一金属化层111、连接元件32、接触元件30、烧结层、芯片焊盘金属化；或者铅，例如包括含铅焊料的焊料层)可能对腐蚀特别敏感。例如，其他金属(诸如铝)可具有覆盖它们的表面积的薄氧化层，这至少可以提供针对腐蚀性气体的特定量的保护。
图5示例性地示出了各种聚合物的氧传输系数。氧传输系数或氧传输速率(OTR)是测量在给定周期内通过物质或材料的氧气量。其主要针对非多孔材料确定，其中氧气的传输模式是扩散。氧传输系数通常也表示可进入壳体40的腐蚀性气体的量。对氧渗透性较低的材料通常对其他气体的渗透性也较低。图5所示的示图示出了硅橡胶、天然橡胶、低密度聚乙烯(LDPE)、聚苯乙烯(PS)、聚丙烯(PP)、聚碳酸酯(PC)、聚醋酸乙烯(PVAc)、聚对苯二甲酸乙二酯(A-PET)、聚氯乙烯(PVC)、Ny6、聚氟乙烯(PVF)、聚偏二氯乙烯(PVDC)、聚丙烯腈(PAN)、乙烯-乙烯醇(EVOH)和聚乙烯醇(PVA)的氧传输系数。
用于硬密封60的材料可组合具有至少一定硬度的材料和针对腐蚀性气体提供足够屏障的材料的优点。例如，硬密封60的材料可以具有小于10-10或小于10-12的氧传输系数。
参照图6A，硬密封60可在衬底10上形成层。布置在衬底10上的任何半导体本体20或其他部件可布置在衬底10和硬密封60之间。在衬底10和壳体40的盖之间，接触元件30可具有第一长度x1，即在垂直于第一金属化层111的第一表面的方向上。接触元件30的总长度大于第一长度x1，因为接触元件30的一部分伸出壳体40。硬密封层60可在垂直于第一金属化层111的第一表面的方向上具有厚度x2。硬密封60的厚度x2可在接触元件30的第一长度x1的20％和80％之间。即，硬密封60可覆盖布置在壳体40内的接触元件30的20-80％。然而，这只是一个示例。根据另一示例，硬密封60的厚度x2在接触元件30的第一长度x1的40％和60％之间。
硬密封60在远离衬底10和半导体本体20的方向上可具有基本均匀的表面。这在图2和图6A中示意性示出。如图6B示意性所示，硬密封60可能具有不均匀的表面。例如，在围绕接触元件30的区域中，硬密封60可具有第一厚度x2，如上面参照图6A所解释的。在其他区域中，硬密封60可具有小于第一厚度x2的第二厚度x3。例如，硬密封60可在每个接触元件30周围的第一半径r内具有第一厚度x2。例如，第一半径r可多达1mm、2mm、5mm或1cm。在接触元件30周围的该半径r外的区域中，硬密封60可具有第二厚度x3，其小于第一厚度x2。以这种方式，形成硬密封60所需的材料更少，并且仍然可以提供接触元件30的机械稳定性。例如，第二厚度x3可在接触元件30的第一长度x1的10％和60％之间或者20％至40％之间。然而，第二厚度x3取决于半导体本体20和安装在衬底10上的任何其他部件的厚度。硬密封60至少应该完全覆盖安装在衬底10上的任何部件。
参考图7A至图7C，描述了制造功率半导体模块装置的方法的示例。参考图7A，壳体可包括壁42。具有布置在其上的半导体装置的衬底10可布置在壳体的壁42内。由于本阶段没有提供盖且壳体的顶部是开放的，因此可将密封材料62填充到由墙42和衬底10形成的容量中。密封材料62可以具有液体、粘性或凝胶状的稠度。在将密封材料62填充到壳体中之后，可随后进行硬化处理(图7B)。在该硬件处理期间，可从密封材料62中去除一些或所有液体。从而，密封材料62被硬化并形成硬密封60。在图7C所示后面的步骤中，可以用盖44封闭壳体。如上文所述，盖44可包括开口，接触元件30通过开口伸出。
参考图8A至图8C，描述了制造功率半导体模块装置的方法的进一步示例。参考图8A，壳体40包括壁和盖，并且盖包括至少一个其他开口，通过开口将密封材料62插入壳体40中。接触元件30没有从其他开口伸出。具有布置在其上的半导体装置的衬底10可布置在壳体40内。可将密封材料62填充到由壳体40和衬底10形成的容量中。密封材料62可以具有液体、粘性或凝胶状的稠度。在将密封材料62填充到壳体40中之后，可进行硬化处理(图8B)。在该硬化处理期间，可从密封材料62中去除一些或所有液体。从而，密封材料62被硬化并形成硬密封60。在图8C中示意性示出的后面的步骤中，可以封闭壳体40中的开口。如上文所述，壳体40可包括开口，接触元件30通过这些开口伸出。
图7和图8示出了用于形成具有均匀表面的硬密封60的示例性方法。为了形成具有不均匀表面的硬密封60，如上文参照图6B所解释的，在填充密封材料62之前，可以在衬底10上布置内部框架(未图示)(蜂窝原理)。例如，内部框架可布置在每个接触元件30周围的第一距离处，其中第一距离等于具有第一厚度x2的区域的半径r。以这种方式，可以形成不同的截面，并且可以在具有不同高度x2、x3的每个不同截面中填充密封材料62。用于在不同区域形成具有不同高度x2、x3的硬密封60的另一种可能性是在填充密封材料62之前插入位移体(未示出)。然而，具有不同高度x2、x3的硬密封60可以任何其他适当的方式形成。

Claims (15)

1.一种功率半导体模块装置，包括：
壳体(40)，包括侧壁和盖；
衬底(10)，布置在所述壳体(40)中，所述衬底(10)包括介电绝缘层(11)、布置在所述介电绝缘层(11)的第一侧上的第一金属化层(111)和布置在所述介电绝缘层(11)的第二侧上的第二金属化层(112)，其中所述介电绝缘层(11)被设置在所述第一金属化层(111)和所述第二金属化层(112)之间；
至少一个半导体本体(20)，安装在所述第一金属化层(111)的远离所述介电绝缘层(11)的第一表面上；
连接元件(32)，布置在所述第一金属化层(111)的所述第一表面上并且电连接至所述第一金属化层(111)的所述第一表面；
接触元件(30)，插入所述连接元件(32)并且电连接至所述连接元件(32)，其中所述接触元件(30)在垂直于所述第一表面的方向上、穿过所述壳体(40)的内部并且穿过所述壳体(40)的所述盖中的开口、从所述连接元件(32)延伸到所述壳体(40)的外部；以及
硬密封件(60)，布置为与所述第一金属化层(111)相邻并且至少部分地填充所述壳体(40)的内部。
2.根据权利要求1所述的功率半导体模块装置，其中所述硬密封件(60)具有至少40邵氏A、至少60邵氏A或至少50邵氏D的硬度。
3.根据权利要求1或2所述的功率半导体模块装置，其中所述硬密封件(60)包括橡胶、聚氨酯和塑料中的至少一种材料。
4.根据权利要求1至3中任一项所述的功率半导体模块装置，其中
所述接触元件(30)在所述衬底(10)和所述壳体(40)的所述盖之间沿垂直于所述第一金属化层(111)的所述第一表面的方向具有第一长度(x1)；
所述硬密封件(60)在垂直于所述第一金属化层(111)的所述第一表面的方向上具有第一厚度(x2)；并且
所述硬密封件(60)的所述第一厚度(x2)在所述接触元件(30)的所述第一长度(x1)的20％和80％之间或者在所述接触元件(30)的所述第一长度(x1)的40％和60％之间。
5.根据权利要求1至3中任一项所述的功率半导体模块装置，其中
所述接触元件(30)在所述衬底(10)和所述壳体(40)的所述盖之间沿垂直于所述第一金属化层(111)的所述第一表面的方向具有第一长度(x1)；
所述硬密封件(60)在所述接触元件(30)周围的半径(r)内的区域中沿垂直于所述第一金属化层(111)的所述第一表面的方向具有第一厚度(x2)；
所述硬密封件(60)在所述接触元件(30)周围的半径(r)外的区域中沿垂直于所述第一金属化层(111)的所述第一表面的方向具有第二厚度(x2)；并且
所述第一厚度(x2)大于所述第二厚度(x3)。
6.根据权利要求5所述的功率半导体模块装置，其中
所述硬密封件(60)的所述第一厚度(x2)在所述接触元件(30)的所述第一长度(x1)的20％和80％之间或者在所述接触元件(30)的所述第一长度(x1)的40％和60％之间；并且
所述硬密封件(60)的所述第二厚度(x3)在所述接触元件(30)的所述第一长度(x1)的10％和60％之间或者20％和40％之间。
7.根据前述权利要求中任一项所述的功率半导体模块装置，其中所述硬密封件(60)被配置为提供针对腐蚀性气体的屏障。
8.根据权利要求7所述的功率半导体模块装置，其中所述硬密封件(60)包括小于10-10或小于10-12的氧传输系数。
9.根据前述权利要求中任一项所述的功率半导体模块装置，其中所述硬密封件(60)包括均匀地分布在所述硬密封件(60)中的填充物。
10.根据权利要求9所述的功率半导体模块装置，其中所述填充物包括Al2O3、SiO2和惰性多孔塑料体中的至少一种物质。
11.根据前述权利要求中任一项所述的功率半导体模块装置，其中所述连接元件(32)包括管状部分，所述管状部分被配置为配合并包围所述接触元件(30)的第一端。
12.根据权利要求11所述的功率半导体模块装置，其中
所述接触元件(30)在其第一端处包括压配合引脚；
所述连接元件(32)包括用于所述接触元件(30)的所述压配合引脚的配合件；
当所述接触元件(30)插入所述连接元件(32)时，所述接触元件(30)的所述第一端和所述连接元件(32)形成压配合连接。
13.一种用于制造功率半导体模块装置的方法，所述功率半导体模块装置包括衬底(10)、至少一个半导体本体(20)、连接元件(32)和接触元件(30)，其中所述衬底(10)包括介电绝缘层(11)、布置在所述介电绝缘层(11)的第一侧上的第一金属化层(111)和布置在所述介电绝缘层(11)的第二侧上的第二金属化层(112)，其中所述介电绝缘层(11)被设置在所述第一金属化层(111)和所述第二金属化层(112)之间，并且其中所述至少一个半导体本体(20)被安装在所述第一金属化层(111)的远离所述介电绝缘层(11)的第一表面上，所述连接元件(32)被布置在所述第一金属化层(111)的所述第一表面上并且电连接至所述第一金属化层(111)的所述第一表面，并且所述接触元件(30)被插入所述连接元件(32)并且电连接至所述连接元件(32)，所述方法包括：
将所述衬底(10)布置在壳体(40)中，其中所述壳体(40)包括壁(42)；
用密封材料(62)至少部分地填充由所述壳体(40)的所述壁(42)和所述衬底(10)形成的容积；
硬化所述密封材料(62)以形成硬密封件(60)；
封闭所述壳体(40)，其中所述接触元件(30)穿过所述壳体(40)的内部并且穿过所述壳体(40)的所述盖中的开口、在垂直于所述第一表面的方向上、从所述连接元件(32)延伸到所述壳体(40)的外部。
14.根据权利要求13所述的方法，其中所述密封材料(62)包括液体，并且具有液体、粘性或凝胶状的稠度，并且其中硬化所述密封材料(62)包括从所述密封材料(62)去除一些或所有的液体。
15.根据权利要求13或14所述的方法，其中封闭所述壳体(40)包括：
用盖(44)封闭所述壳体；或者
封闭所述壳体(40)的盖内的开口。
CN201910088690.3A 2018-01-30 2019-01-29 功率半导体模块装置及其制造方法 Pending CN110098159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18154008.9 2018-01-30
EP18154008.9A EP3518278A1 (en) 2018-01-30 2018-01-30 Power semiconductor module and method for producing the same

Publications (1)

Publication Number Publication Date
CN110098159A true CN110098159A (zh) 2019-08-06

Family

ID=61132012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910088690.3A Pending CN110098159A (zh) 2018-01-30 2019-01-29 功率半导体模块装置及其制造方法

Country Status (4)

Country Link
US (2) US11081414B2 (zh)
EP (2) EP3518278A1 (zh)
JP (1) JP6797951B2 (zh)
CN (1) CN110098159A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349657A (zh) * 2019-08-07 2021-02-09 英飞凌科技股份有限公司 半导体模块装置
CN112635372A (zh) * 2019-10-09 2021-04-09 英飞凌科技股份有限公司 运输系统
CN113451143A (zh) * 2020-03-24 2021-09-28 英飞凌科技股份有限公司 半导体衬底配置结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3649671B1 (en) * 2017-07-12 2021-02-17 ABB Power Grids Switzerland AG Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method
EP3796575B1 (en) * 2019-09-17 2025-03-19 Infineon Technologies AG Optocoupler with side-emitting electromagnetic radiation source
US11404336B2 (en) * 2020-06-29 2022-08-02 Infineon Technologies Austria Ag Power module with metal substrate
EP3955282A1 (de) * 2020-08-11 2022-02-16 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einer leistungseinheit
JP7591466B2 (ja) 2021-06-09 2024-11-28 株式会社日立製作所 電力変換ユニットおよび電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013085A1 (en) * 2008-07-18 2010-01-21 Mitsubishi Electric Corporation Power semiconductor device
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール
CN106084833A (zh) * 2016-05-31 2016-11-09 刘雷 一种计算机用芯片封装材料及其制备方法
US20160380366A1 (en) * 2015-06-25 2016-12-29 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065742A (ja) 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
US5417235A (en) * 1993-07-28 1995-05-23 Regents Of The University Of Michigan Integrated microvalve structures with monolithic microflow controller
EP0962974B1 (en) * 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
DE10008572B4 (de) 2000-02-24 2007-08-09 Infineon Technologies Ag Verbindungseinrichtung für Leistungshalbleitermodule
JP2002241581A (ja) * 2001-02-14 2002-08-28 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP5098301B2 (ja) * 2006-11-10 2012-12-12 三菱電機株式会社 電力用半導体装置
US9299630B2 (en) * 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
IL223414A (en) * 2012-12-04 2017-07-31 Elta Systems Ltd Integrated electronic device and method for creating it
SG11201504722UA (en) * 2012-12-18 2015-07-30 Lanxess Butyl Pte Ltd Electronic devices comprising butyl rubber
US9337152B2 (en) * 2013-03-15 2016-05-10 Nuvotronics, Inc Formulation for packaging an electronic device and assemblies made therefrom
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
JP6205824B2 (ja) * 2013-04-26 2017-10-04 富士電機株式会社 パワーモジュール
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
JP6203095B2 (ja) * 2014-03-20 2017-09-27 三菱電機株式会社 半導体装置
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
US10900412B2 (en) * 2018-05-31 2021-01-26 Borg Warner Inc. Electronics assembly having a heat sink and an electrical insulator directly bonded to the heat sink
US10768067B2 (en) * 2018-08-27 2020-09-08 Apple Inc. Lid with embedded water detection and heater
JP7435594B2 (ja) * 2019-03-26 2024-02-21 ソニーグループ株式会社 波長変換素子
EP3796575B1 (en) * 2019-09-17 2025-03-19 Infineon Technologies AG Optocoupler with side-emitting electromagnetic radiation source
EP3937227B1 (en) * 2020-07-09 2025-03-05 Infineon Technologies Austria AG A semiconductor device package comprising a thermal interface material with improved handling properties
US20220037080A1 (en) * 2020-07-29 2022-02-03 Cree Fayetteville, Inc. Shielding arrangements for transformer structures
US11404359B2 (en) * 2020-10-19 2022-08-02 Infineon Technologies Ag Leadframe package with isolation layer
US11626351B2 (en) * 2021-01-26 2023-04-11 Infineon Technologies Ag Semiconductor package with barrier to contain thermal interface material
CA3148674A1 (en) * 2021-02-14 2022-08-14 Nominal Controls Inc. Dc output solid statecontactor assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013085A1 (en) * 2008-07-18 2010-01-21 Mitsubishi Electric Corporation Power semiconductor device
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール
US20160380366A1 (en) * 2015-06-25 2016-12-29 Fuji Electric Co., Ltd. Semiconductor device
CN106084833A (zh) * 2016-05-31 2016-11-09 刘雷 一种计算机用芯片封装材料及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349657A (zh) * 2019-08-07 2021-02-09 英飞凌科技股份有限公司 半导体模块装置
CN112635372A (zh) * 2019-10-09 2021-04-09 英飞凌科技股份有限公司 运输系统
CN112635372B (zh) * 2019-10-09 2024-11-12 英飞凌科技股份有限公司 运输系统
CN113451143A (zh) * 2020-03-24 2021-09-28 英飞凌科技股份有限公司 半导体衬底配置结构

Also Published As

Publication number Publication date
US20210335682A1 (en) 2021-10-28
US11081414B2 (en) 2021-08-03
EP4401126A3 (en) 2024-09-25
US11557522B2 (en) 2023-01-17
EP3518278A1 (en) 2019-07-31
JP6797951B2 (ja) 2020-12-09
EP4401126A2 (en) 2024-07-17
US20190237372A1 (en) 2019-08-01
JP2019153782A (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
CN110098159A (zh) 功率半导体模块装置及其制造方法
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
US7791177B2 (en) Electronic device
CN110047761B (zh) 半导体模块及其制造方法
CN104465412B (zh) 芯片封装及其制造方法和芯片组件及其制造方法
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
US20240429181A1 (en) Method for forming a lid of a housing
US11699625B2 (en) Power semiconductor module arrangement
CN114551371A (zh) 模块型半导体装置及模块型半导体装置的制造方法
CN116190320A (zh) 功率半导体模块、用于组装功率半导体模块的方法以及用于功率半导体模块的壳体
US8106486B2 (en) Electronic apparatus with an electrical conductor in the form of a liquid and an electrical insulator with a light-curing property
EP3806142A1 (en) Semiconductor module and method for producing the same
CN119092418A (zh) 用于制造用于半导体模块的密封件的方法以及用于半导体模块的壳体
CN115810587A (zh) 功率半导体模块
CN117038476A (zh) 用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination