CN110048675B - 一种提高双极型轨对轨运放输入偏置电流性能的电路 - Google Patents

Abstract

本发明公开了一种提高双极型轨对轨运放输入偏置电流性能的电路，在晶体管QB3和晶体管QB4的发射极加入两种不同类型的电阻，可减小在高电源电压下由于PNP型晶体管有限的厄力电压导致的电流源无法被准确镜像的缺陷，从而确保流入输入NPN管和PNP管的电流源大小一致。本发明可保证在不同电源电压下输入PNP对晶体管Q1和晶体管Q2的输入偏置电流几乎不随共模电压的变化而变化，即在不同电源下，输入偏置电流随共模电压的变化曲线可表现的更为平坦；本发明采用温漂系数相反的基区电阻RB1和多晶硅电阻RB2，可形成温度补偿，使输入PNP对管的基极电流随温度变化范围更大，与NPN管的基极电流随温度变化范围相当，二者相加后，在整个温度范围内输入偏置电流的温漂特性得到优化。

Description

一种提高双极型轨对轨运放输入偏置电流性能的电路

【技术领域】

本发明属于集成电路设计技术领域，涉及一种提高双极型轨对轨运放输入偏置电流性能的电路。

【背景技术】

输入偏置电流是衡量运放输入端口特性的重要指标之一，过大的输入偏置电流会引起运放精度、噪声等方面性能的下降。不同的输入级结构其输入偏置电流指标数量级相差巨大，以FET为输入端口的运放具有极小的输入偏置电流，但无法实现高增益和高电压，以双极型晶体管为输入端的运放可实现很高的电压增益，耐受很高的电源电压，但其输入偏置电流较大，必须采取策略对其加以控制。

一般的，以NPN型和PNP型晶体管共同组成的轨对轨运放输入级的电路如图1所示。该电路由双极型晶体管Q1-Q4和QB1-QB4、电阻R1-R4组成。其中，晶体管Q1、晶体管Q3的基极与反向输入信号VINN相连，晶体管Q2、晶体管Q4的基极与正向输入信号VINP相连。晶体管Q3、晶体管Q4的发射极与晶体管QB1的集电极相连，集电极分别与电阻R3和电阻R4的一端连接，电阻R3和电阻R4的另一端与正电源电压AVDD相连。晶体管Q1、晶体管Q2的发射极与晶体管QB4的集电极相连，集电极分别与电阻R1和电阻R2的一端连接，电阻R1和电阻R2的另一端与地AGND相连。Vbias为晶体管QB1和晶体管QB2的基极提供偏置电压，其发射极均与AGND连接。晶体管QB2集电极与晶体管QB3的基极和集电极相连，并与晶体管QB4的基极相连，晶体管QB3和晶体管QB4的发射极共同连接于电源电压AVDD。

虽然如图1所示的轨对轨运算放大器电路输入级NPN和PNP型晶体管可以产生方向相反相互抵消的偏置电流，但该种结构存在如下缺点：

1.输入NPN管的偏置电流由晶体管QB1提供的电流和输入N管的放大倍数决定，输入PNP管的偏置电流由晶体管QB4的电流和输入P管的放大倍数决定。首先，在目前国内双极工艺技术条件下，NPN和PNP型晶体管的器件特性(如放大倍数)无法完全匹配，PNP型晶体管特性较差，即使电流源提供相同的电流，也无法在输入端产生大小相等方向相反的输入偏置电流，因此总偏流无法相互抵消。

2.输入NPN管的偏置电流由晶体管QB1提供，输入PNP管的偏置电流由晶体管QB2传递给晶体管QB3后镜像给晶体管QB4提供，由于NPN和PNP型晶体管的器件特性无法完全匹配，传递给输入管的电流源无法保证相同，甚至相差较大，导致N管和P管的偏置电流相差较大。

3.由于PNP管厄力电压的限制，导致在较高的电压下晶体管QB4无法准确镜像晶体管QB3的电流，提供给PNP管的电流源与提供给NPN管的产生偏差，导致N管和P管的偏置电流相差较大。

4.国内双极工艺中NPN和PNP管的放大倍数有着相反的温漂系数，导致在整个温度范围内，NPN管和PNP管的偏流之差值越来越大，电路总偏置电流的温度特性很差。

5.由于工艺水平限制，偏置电流随输入电压的变化会发生明显的变化，稳定性较差。

从以上分析可见，需要一种改善轨对轨电路输入偏置电流特性的方法，首先，可以弥补由于工艺条件限制导致的PNP管与NPN管器件特性上的差距，尽量保证提供给NPN管和PNP管的电流源大小一致；此外，需要一种温度补偿结构，弥补由于NPN管和PNP管温漂系数相反导致的全温工作范围内二者偏置电流温漂特性较差的现象；最后，避免输入偏置电流随输入共模电压的变化产生明显的改变，保证其在整个到轨电压输入范围内有着较为平坦的曲线特性。

【发明内容】

本发明的目的在于解决由于目前双极工艺水平限制导致的轨对轨运放输入偏流较大、温漂特性较差和稳定性较差的现象，提高轨对轨运放端口特性，保证运放的精度，提供一种提高双极型轨对轨运放输入偏置电流性能的电路，

为达到上述目的，本发明采用以下技术方案予以实现：

一种提高双极型轨对轨运放输入偏置电流性能的电路，包括基极与反向输入信号VINN相连的晶体管Q1和晶体管Q3、基极与正向输入信号VINP相连的晶体管Q2和晶体管Q4，以及基极与偏置电压Vbias相连的晶体管QB1和晶体管QB2；

晶体管Q3和晶体管Q4的发射极与晶体管QB1的集电极均与晶体管QB1的集电极相连；晶体管Q3和晶体管Q4的集电极与电源电压AVDD相连；晶体管QB1和晶体管QB2的发射极接地；

晶体管Q1和晶体管Q2的发射极均与晶体管QB4的集电极相连，晶体管QB2集电极与晶体管QB3的基极和集电极相连，并与晶体管QB4的基极相连；

晶体管Q1和晶体管Q2的集电极接地；

晶体管QB3和晶体管QB4的发射极同电阻RB1和电阻RB2共同连接于电源电压AVDD。

本发明进一步的改进在于：

晶体管Q1的集电极通过电阻R1接地，晶体管Q2的集电极通过电阻R2接地。

晶体管Q3的集电极通过电阻R3与电源电压AVDD相连，晶体管Q4的集电极通过电阻R4与电源电压AVDD相连。

电阻RB1为基区电阻，电阻RB2为多晶硅电阻。

与现有技术相比，本发明具有以下有益效果：

本发明在晶体管QB3和晶体管QB4的发射极加入两种不同类型的电阻，可减小在高电源电压下由于PNP型晶体管有限的厄力电压导致的电流源无法被准确镜像的缺陷，从而确保流入输入NPN管和PNP管的电流源大小一致。其次，本发明可保证在不同电源电压下输入PNP对晶体管Q1和晶体管Q2的输入偏置电流几乎不随共模电压的变化而变化，即在不同电源下，输入偏置电流随共模电压的变化曲线可表现的更为平坦；最后，本发明采用温漂系数相反的基区电阻RB1和多晶硅电阻RB2，可形成温度补偿，使输入PNP对管的基极电流随温度变化范围更大，与NPN管的基极电流随温度变化范围相当，二者相加后，在整个温度范围内输入偏置电流的温漂特性得到优化。根据芯片实测结果可知，该补偿结构将温漂特性提高约3倍。

【附图说明】

图1是现有通用轨对轨运放输入级电路图；

图2是本发明电路结构示意图；

图3为本发明和国外同型号电路的输入偏置电流随共模电压变化曲线图；其中，(a)为本发明电路特性；(b)为国外同型号电路特性；

图4为本发明的电路结构改变前后输入偏置电流温度特性曲线图；其中，(a)为电路结构改变前；(b)为电路结构改变后。

【具体实施方式】

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，不是全部的实施例，而并非要限制本发明公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要的混淆本发明公开的概念。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

本发明公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

参见图2，本发明提高双极型轨对轨运放输入偏置电流性能的电路，在运放输入级PNP型晶体管镜像源部分加入温漂系数相反的两种类型的电阻，降低厄力电压的影响，保证镜像精度，减小输入偏置电流的绝对值，提高输入偏置电流对共模电压的平坦度，改善了输入偏置电流的温漂特性。具体电路结构如下：

晶体管Q1、晶体管Q3的基极与反向输入信号VINN相连，晶体管Q2、晶体管Q4的基极与正向输入信号VINP相连。晶体管Q3、晶体管Q4的发射极与晶体管QB1的集电极相连，集电极分别与电阻R3和电阻R4的一端连接，电阻R3和电阻R4的另一端与正电源电压AVDD相连。晶体管Q1、晶体管Q2的发射极与晶体管QB4的集电极相连，集电极分别与电阻R1和电阻R2的一端连接，电阻R1和电阻R2的另一端与地AGND相连。Vbias为晶体管QB1和晶体管QB2的基极提供偏置电压，其发射极均与AGND连接。晶体管QB2集电极与晶体管QB3的基极和集电极相连，并与晶体管QB4的基极相连，晶体管QB3和晶体管QB4的发射极同电阻RB1和电阻RB2共同连接于电源电压AVDD。

下面对图2所示电路的工作过程进行分析，以说明其功能和效果。

当电源电压为±15V，基准电路为运放提供50uA的偏置电流时，NPN型晶体管Q3和Q4平分来自晶体管QB1的电流，将各流过25uA的电流。晶体管QB2将50uA电流传递给晶体管QB3后再镜像至晶体管QB4，此时PNP型晶体管Q1和Q2平分来自晶体管QB4的电流约25uA，基本保证了到达输入对管的电流源大小相等。由于多晶硅电阻RB2和基区电阻RB1的加入，当输入共模电压从-15V变化至+15V时，输入偏置电流有着非常平坦的表现，如图3(a)所示，图3(b)为相同条件下现有同种型号电路的偏置电流随共模电压变化图，对比发现，通过电路结构的改变和器件类型的巧妙运用，曲线变得更为平坦。此外，图4(a)和(b)分别为本发明运用前后输入偏置电流的温漂特性图，没有改变前，输入偏置电流的温漂系数约为2.86nA/℃，改变后输入偏置电流的温漂系数约为0.94nA/℃，温漂系数减小了约3倍。芯片实测结果显示，输入偏置电流的温漂特性的确可提高3倍。

从以上分析可见，本发明的一种面向双极型电路的可提高轨对轨运放输入偏置电流特性的电路对于运放输入级镜像电流源具有很强的通用性和灵活性，此外，本发明的电路结构在版图方面易于实现，具有很高的应用价值。

本发明适用于大多数以双极型晶体管作为输入对管的运算放大器电路，灵活性和通用性很强。上述所讨论内容仅仅显示了本发明的其中一种具体方式，并不限制本发明的范围。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (3)

1.一种提高双极型轨对轨运放输入偏置电流性能的电路，其特征在于，包括基极与反向输入信号VINN相连的晶体管Q1和晶体管Q3、基极与正向输入信号VINP相连的晶体管Q2和晶体管Q4，以及基极与偏置电压Vbias相连的晶体管QB1和晶体管QB2；

晶体管Q3和晶体管Q4的发射极与晶体管QB1的集电极均与晶体管QB1的集电极相连；晶体管Q3和晶体管Q4的集电极与电源电压AVDD相连；晶体管QB1和晶体管QB2的发射极接地；

晶体管Q1和晶体管Q2的发射极均与晶体管QB4的集电极相连，晶体管QB2集电极与晶体管QB3的基极和集电极相连，并与晶体管QB4的基极相连；

晶体管Q1和晶体管Q2的集电极接地；

晶体管QB3的发射极连接电阻RB1的一端，晶体管QB4的发射极连接电阻RB2的一端，电阻RB1的另一端和电阻RB2的另一端共同连接于电源电压AVDD；

电阻RB1为基区电阻，电阻RB2为多晶硅电阻。

2.根据权利要求1所述的提高双极型轨对轨运放输入偏置电流性能的电路，其特征在于，晶体管Q1的集电极通过电阻R1接地，晶体管Q2的集电极通过电阻R2接地。

3.根据权利要求1所述的提高双极型轨对轨运放输入偏置电流性能的电路，其特征在于，晶体管Q3的集电极通过电阻R3与电源电压AVDD相连，晶体管Q4的集电极通过电阻R4与电源电压AVDD相连。

Images