CN110036694B

CN110036694B - 用于led控制器的自适应性关断延迟时间补偿

Info

Publication number: CN110036694B
Application number: CN201680091218.XA
Authority: CN
Inventors: 张若晨; 马庆杰; 施敏文
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2016-12-29
Filing date: 2016-12-29
Publication date: 2021-09-28
Anticipated expiration: 2036-12-29
Also published as: US10111285B2; WO2018119819A1; EP3563641A4; CN110036694A; EP3563641A1; US20180192487A1

Abstract

一种发光二极管控制器(62)集成电路包含计数器电路(79)，所述计数器电路具有耦合到时钟信号输入引脚(66)、脉冲宽度调制信号输入引脚(42)及感测输入引脚(64)的输入，且所述发光二极管控制器集成电路具有耦合到栅极驱动信号输出(40)的计数输出(81)，所述栅极驱动信号输出通向外部功率晶体管(18)。所述功率晶体管(18)在电源引线(12)、感测电阻器(16)与发光二极管(20、22、24)之间串联连接。所述感测输入引脚(64)耦合到所述电阻器(16)与所述晶体管(18)之间的串联连接。所述计数器电路(79)提供等于所述功率晶体管(18)的Toff_delay的Ton_delay。通过在Ton_delay期间向上计数且在Toff_delay期间向下计数，所述控制器可与具有未知特性的功率晶体管一起使用。

Description

用于LED控制器的自适应性关断延迟时间补偿

背景技术

发光二极管(LED)在电流流动通过其时发射光，且在无电流流动通过其时不发射光。LED需要控制流动通过其的电流以获得所要亮度。控制此电流及亮度的一种方式是通过响应于脉冲宽度调制(PWM)控制信号而提供电流通过LED及阻止电流通过LED。交流电流的百分比可被描述为电流的占空比。

百分之五十(50％)占空比描述50％的时间电流通过LED且另一50％的时间无电流通过LED。10％占空比描述10％的时间电流通过LED且90％的时间无电流。90％占空比描述90％的时间电流通过LED且10％的时间无电流。PWM信号可具有控制LED的电流和亮度的占空比。

尽管控制脉冲宽度调制信号可具有明确界定的50％占空比的接通和断开时间，但实施电流流动通过LED的电路中的不相等电容可引起电流的不相等的开启和关断时间且造成LED的占空比不是50％。

虽然一些集成电路LED控制器含有集成功率晶体管来将外部功率驱动到LED，但一些应用使用集成电路来驱动外部功率晶体管以将外部功率驱动到LED。

在图1中，电路10在供应例如来自电池的电压Vbat的电源引线12与电流感测电阻器16、功率场效应晶体管(FET)18及三个LED 20、22以及24的场接地引线14之间提供串联连接。晶体管18具有漏极26、栅极28及源极30。晶体管18还呈现栅极到漏极电容Cgd 32和栅极到源极电容Cgs 34，两者都以虚线指示。

集成电路控制器36包含栅极驱动器电路38、Idrive输出引脚40及PWM输入引脚42。Idrive输出引脚40通过外部引线41连接到晶体管18的栅极30。栅极驱动器38包含连接于电源与接地之间的切换电路44，且在引脚42处接收的PWM信号的控制下操作以通过将电荷提供到晶体管18的栅极30而开启晶体管18且通过从栅极30去除电荷而关断晶体管18。开启晶体管18将电流Iled从电源引线12传导通过电阻器16及LED 20、22以及24到接地引线14。关断晶体管18阻断来自电源引线12的电流通过电阻器16及LED 20、22以及24到接地引线14。

在例如汽车应用的一些应用中，电阻器16、功率晶体管18、LED 20、22及24与集成电路控制器36分离。在这些应用中，在PWM信号中的状态改变之后在相等时间段中开启和关断通过晶体管18的电流Iled存在问题。在较大功率FET晶体管中，电容Cgd及Cgs通常非常大。

功率FET晶体管中的电流取决于过激励电压V_OV，其为V_GS与晶体管栅极-源极阈值电压V_th之间的电压差。V_{OV_10％}是LED电流达到全电流的10％时的过激励电压，V_{OV_90％}是LED电流达到全电流的90％时的过激励电压，V_{OV_FULL}是LED具有全电流时的过激励电压。开启延迟时间Ton_delay取决于将电容Cgs从0V充电到V_th+V_{OV_10％}所需的时间。关断延迟时间Toff_delay取决于将电容Cgs从V_{OV_FULL}放电到V_{OV_90％}所需的时间。通常V_{OV_FULL}与V_{OV_90％}之间的电压差比V_th+V_{OV_10％}与0V之间的差小得多。这意味着，即使具有相等的Idrive栅极电流，晶体管18的开启延迟时间Ton_delay时间和Toff_delay时间也将不同。

在图2中，PWM信号在时间46处开启且在时间48处关断。Idrive电流在时间46处开启且在时间48处关断。归因于电容Cgs 34，栅极上的电压Vgs缓慢增加以在时间50处开启晶体管18，从而实现时间46与50之间的Ton_delay。在时间48处，PWM信号关断且Idrive信号从栅极18去除电荷以在时间52处关断晶体管18，从而实现时间48与52之间的Toff_delay。

恒定电流Idrive用于驱动晶体管18以便在上升阶段和下降阶段期间控制LED电流转换速率。出于电磁兼容性(EMC)考虑，LED电流的低转换速率(1～10mA/us)为优选的。这意味着驱动电流不能非常大。此会导致Ton_delay归因于有限驱动电流及晶体管18的较大Cgs而长达约数百微秒。Toff_delay在时间上极小，约若干微秒。Ton_delay与Toff_delay之间存在大的间隙，这会引起Iled电流占空比损失。

发明内容

一种发光二极管控制器集成电路包括：检测器电路，其具有经调适以耦合到与发光二极管串联连接的感测电阻器的感测输入、参考电压输入及比较器输出；补偿定时器电路，其具有连接到所述比较器输出的比较器输入、耦合到脉冲宽度调制输入信号的输入、时钟信号输入及计数输出；驱动器控制电路，其具有连接到所述计数输出的输入、耦合到所述脉冲宽度调制输入信号的输入及驱动器输出；及驱动器电路，其具有输入，所述输入与所述驱动器输出连接且具有经调适以耦合到与所述发光二极管串联连接的功率晶体管的控制输入的控制输出信号。

一种集成电路包括：时钟信号输入引脚；脉冲宽度调制信号输入引脚；栅极驱动信号输出引脚；及感测输入引脚。所述集成电路耦合到供应电压的电源引线与感测电阻器、具有控制输入的功率场效应晶体管及发光二极管的场接地引线之间的串联连接。所述感测输入引脚耦合到所述电阻器与所述晶体管之间的所述串联连接，且所述栅极驱动信号输出引脚耦合到所述晶体管的所述控制输入。

一种操作发光二极管控制器的方法包括：在脉冲宽度调制信号的第一状态改变时使计数器从起始计数递增；在检测到电流流动通过与发光二极管串联连接的功率晶体管后使所述计数器在停止计数处停止；在所述脉冲宽度调制信号的第二状态改变后，使所述计数器从所述停止计数递减；及当所述计数器递减到所述起始计数时停止所述电流。

附图说明

图1是已知LED控制器电路的框图。

图2是图1的电路的电流及电压的时序图。

图3是新的LED控制器电路的框图。

图4是图3的电路的电流及电压的时序图。

具体实施方式

在图3中，电路60包含电源引线12与充当感测电阻器Rsns的电流感测电阻器16、功率场效应晶体管(FET)18及三个LED 20、22以及24的场接地引线14之间的串联连接。电路60还包含集成电路控制器62。

控制器62具有Idrive或栅极输出引脚40、PWM信号输入引脚42、由外部引线65连接在晶体管18的电阻器16与漏极26之间的Isn感测输入引脚64、时钟输入引脚66及具有连接到Idrive引脚40的输出的切换电路44。

检测器电路68包含比较器，其具有连接到参考电压Vbat到Vref的非反相输入、连接到Isn感测引脚64的反相输入及Vcomp输出。

补偿定时器电路72包含反相器74，其具有连接到比较器70的Vcomp输出的输入，和输出。AND门76具有连接到反相器的输出的输入、连接到PWM引脚42的输入，和输出。反相器78具有连接到PWM引脚42的输入，和输出。计数器79具有连接到时钟引脚66的输入、连接到AND门76的输出的启用+1输入、连接到反相器78的输出的启用-1输入，和在引线80上提供计数信号的计数输出81。

驱动控制电路82具有内部逻辑电路86，所述内部逻辑电路具有连接到引线80上的计数输出81的输入，和输出83。逻辑电路86在来自计数器79的计数信号大于0的情况下提供逻辑1状态输出信号且在来自计数器79的计数信号等于0的情况下提供逻辑状态输出信号。OR门88具有连接到逻辑电路86的输出83的一个输入、连接到PWM引脚42的输入，及引线84上的启用信道输出。驱动器电路38中的切换电路44具有连接到引线84的输入及通过引线41连接到晶体管18的栅极的输出。

同样参看图4，在操作中，检测器68检测外部感测电阻器Rsns 16上的任何电压降以监视通过晶体管18到LED 20、22及24的LED电流Iled。比较器70的输出Vcomp在电压Vgs开始为晶体管18的栅极充电时在时间46处将为逻辑0，且在晶体管18的栅极充满电且Iled电流开始流动通过晶体管18时在时间90处将为逻辑1。

计数器79在时间46处从引脚42上的PWM信号的上升沿处的起始数值开始递增计数，且在时间90处在Vcomp的上升沿处的停止数值处停止计数。计数器79在时间48处从PWM的下降沿处的停止数值开始递减计数且当其返回到起始数值时在时间92处停止计数。在此实例中，递增及递减计数在时钟引脚66上的时钟信号的上升沿上进行。递增及递减计数提供等于Toff_delay时间96的Ton_delay时间94。

在此实例中，起始数值是零且停止数值将由功率FET晶体管18的特性确定。因为停止计数是由外部功率晶体管18的特性而非控制器62的特性确定，所以集成电路控制器62的特性不必针对不同功率晶体管而改变。这提供了广泛的功率晶体管选择。

引线84上的驱动器控制输出在PWM信号变得高时为高的，且保持高直到计数器信号变为零为止。驱动器电流Idrive在引线84上的输出为高时为外部功率晶体管18的栅极30充电，且在引线84上的输出为低时对栅极30放电。

在操作中，所公开电路在PWM信号的上升沿处起动计时器且当外部功率FET被开启且由感测电路检测到时使计数器停止。这记录了Ton_delay。所公开电路通过Ton_delay推迟了驱动电流Idrive的下降沿以补偿Toff_delay。通过此补偿Ton_delay＝Toff_delay，通过LED的电流与PWM信号具有相同占空比。

只要供应到计时器的时钟信号足够快，那么LED电流占空比的准确度将非常高。举例来说，使用2.5MHz时钟信号，所公开的电路可在2KHz、50％PWM调光期间达成LED电流占空比的+/-0.2％容差。再次，所公开的电路及过程独立于外部FET晶体管类型。所公开的电路及过程适于具有不同Cgs、Cds及Vth的外部FET。

基于所公开的实例，以上实例的其它实施方案是可能的。举例来说，检测器68可检测电流而非电压，且可检测与Vbat到Vref不同的比较电压。计时器72可使用不同门控以开启及关断计数器79。计数器79可从任何数值开始计数且可开始递减计数而非递增计数。计数信号可为平行引线上的二进制计数信号而非引线80上的一个信号。逻辑电路86可以任何所要门控实施以响应于计数信号而获得所要输出信号。切换电路44可使用所要开关，例如可将其自身不相等电容贡献给功率晶体管的开启时间及关断时间的晶体管。

所公开的电路使用外部功率晶体管18，其中集成电路制造商不知道外部功率晶体管的特性。类似的应用可用于包含功率晶体管的集成电路，但在所述状况下，集成电路制造商将知道功率晶体管的特性且可将集成电路设计成在无论是否具有所公开的检测器、计数器及驱动器控制电路的情况下提供相等Ton_delay时间及Toff_delay时间。

Claims

1.一种发光二极管控制器集成电路，其包括：

(a)检测器电路，其具有经调适以耦合到与发光二极管串联连接的感测电阻器的感测输入、参考电压输入及比较器输出；

(b)补偿定时器电路，其具有耦合到所述比较器输出的输入、脉冲宽度调制输入、时钟信号输入及计数输出，所述补偿定时器电路具有与所述比较器输入和所述脉冲宽度调制输入耦合的递增输入和与所述脉冲宽度调制输入耦合的递减输入；

(c)驱动器控制电路，其具有耦合到所述计数输出的输入、耦合到所述脉冲宽度调制输入的输入及驱动器输出；及

(d)驱动器电路，其具有与所述驱动器输出耦合的输入且具有经调适以耦合到与所述发光二极管串联连接的功率晶体管的控制输入的控制输出。

2.根据权利要求1所述的电路，其中所述检测器电路包含比较器电路，所述比较器电路具有所述感测输入、所述参考电压输入及所述比较器输出。

3.根据权利要求1所述的电路，其中所述补偿定时器电路包含门控电路，所述门控电路具有耦合到所述比较器输入的输入、耦合到脉冲宽度调制输入的输入、耦合到所述递增输入的递增计数输出，以及耦合到所述递减输入的递减计数输出。

4.根据权利要求1所述的电路，其中所述驱动器控制电路包含逻辑电路，所述逻辑电路具有连接到所述计数输出的所述输入、耦合到所述脉冲宽度调制输入信号的所述输入及所述驱动器输出。

5.根据权利要求1所述的电路，其包含集成电路，所述集成电路携载所述检测器电路、所述补偿定时器电路、所述驱动器控制电路、所述驱动器电路、经调适以提供所述感测输入的感测输入引脚、经调适以提供所述脉冲宽度调制输入信号的脉冲宽度调制输入引脚、经调适以提供所述时钟信号输入的时钟引脚及经调适以提供所述控制输出信号的控制引脚。

6.根据权利要求1所述的电路，其包含供应电压的电源引线、所述感测电阻器、具有控制输入的功率场效应晶体管、所述发光二极管、以及场接地之间的串联连接，其中所述感测输入耦合到所述电阻器与所述晶体管之间的所述串联连接且控制输出耦合到所述晶体管的所述控制输入。

7.一种集成电路，其包括：

(a)时钟信号输入引脚；

(b)脉冲宽度调制信号输入引脚；

(c)栅极驱动信号输出引脚；

(d)感测输入引脚；及

(e)补偿定时器电路，其具有与所述感测输入引脚和所述脉冲宽度调制信号输入引脚耦合的递增输入、与所述脉冲宽度调制信号输入引脚耦合的递减输入、与所述时钟信号输入引脚耦合的时钟输入以及与所述栅极驱动信号输出引脚耦合的计数输出。

8.根据权利要求7所述的集成电路，其中所述感测输入引脚经调适以连接到与发光二极管串联的感测电阻器。

9.根据权利要求7所述的集成电路，其中所述栅极驱动信号输出引脚经调适以连接到与发光二极管串联连接的晶体管。

10.根据权利要求7所述的集成电路，其中所述集成电路是发光二极管控制器。

11.根据权利要求7所述的集成电路，其包含供应电压的电源引线与感测电阻器、具有控制输入的功率场效应晶体管及发光二极管的场接地引线之间的串联连接，且其中所述感测输入引脚耦合到所述电阻器与所述晶体管之间的所述串联连接，且所述栅极驱动信号输出引脚耦合到所述晶体管的所述控制输入。

12.根据权利要求7所述的集成电路，其中，所述补偿定时器包含计数器电路，所述计数器电路与所述递增输入、所述递减输入以及所述计数输出耦合。

13.一种操作发光二极管控制器的方法，其包括：

(a)在脉冲宽度调制信号的第一状态改变时使计数器从起始计数递增；

(b)在检测到电流流动通过与发光二极管串联连接的功率晶体管后，使所述计数器在停止计数处停止；

(c)在所述脉冲宽度调制信号的第二状态改变后，使所述计数器从所述停止计数递减；及

(d)当所述计数器递减到所述起始计数时停止所述电流。

14.根据权利要求13所述的方法，其中所述检测包含感测感测电阻器与所述功率晶体管之间的串联连接中的电压。

15.根据权利要求13所述的方法，其包含在所述第一状态改变时开始对所述功率晶体管的栅极充电及在所述第二状态改变时将栅极电荷维持到所述功率晶体管的栅极。

16.根据权利要求13所述的方法，其包含在所述第二状态改变时将栅极电荷维持到所述功率晶体管的栅极及当所述计数器递减到所述起始计数时开始从所述功率晶体管去除栅极电荷。

17.根据权利要求13所述的方法，其中使计数器从起始计数递增包含使所述计数器从零递增。

18.根据权利要求13所述的方法，其中所述使所述计数器在停止计数处停止包含在等于所述功率晶体管的Ton_delay时使计数器停止。

19.根据权利要求13所述的方法，其中所述使所述计数器从所述停止计数递减包含使所述计数器递减维持等于所述功率晶体管的Toff_delay的时间。

20.根据权利要求13所述的方法，其中所述使所述计数器在停止计数处停止包含在等于所述功率晶体管的Ton_delay时使计数器停止，且其中所述使所述计数器从所述停止计数递减包含使所述计数器递减维持等于所述功率晶体管的Toff_delay的时间，其中所述Ton_delay等于所述Toff_delay。