[go: up one dir, main page]

CN110021595B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110021595B
CN110021595B CN201910018835.2A CN201910018835A CN110021595B CN 110021595 B CN110021595 B CN 110021595B CN 201910018835 A CN201910018835 A CN 201910018835A CN 110021595 B CN110021595 B CN 110021595B
Authority
CN
China
Prior art keywords
wiring
emitter
layer
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910018835.2A
Other languages
English (en)
Other versions
CN110021595A (zh
Inventor
小屋茂树
筒井孝幸
中井一人
田中佑介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110021595A publication Critical patent/CN110021595A/zh
Application granted granted Critical
Publication of CN110021595B publication Critical patent/CN110021595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/135—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供能够抑制发射极电阻的增大且具有适合于高输出动作的构成的半导体装置。多个单位晶体管在基板的表面沿第一方向排列地配置。与单位晶体管对应地配置输入电容元件。在单位晶体管的发射极层连接发射极共用布线。在与发射极共用布线重叠的位置设置从发射极共用布线到达至基板的背面的导通孔。在单位晶体管的集电极层连接集电极共用布线。多个输入电容元件、发射极共用布线、多个单位晶体管以及集电极共用布线按上述记载顺序沿第二方向排列地配置。将多个输入电容元件与对应的单位晶体管的基极层连接的基极布线与发射极共用布线不物理性接触地交叉。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
伴随着智能手机的发展，要求移动通信系统的通信速度的提高。作为实现通信速度的提高的技术，导入捆束多个频段的载波的被称为载波聚合的技术。在将载波聚合应用于在多个国家、地区使用的全球终端的情况下，便携式终端的无线频率用的包括功率放大器、滤波器、开关等的前端成为复杂的构成，前端部分中的损耗增大。为了得到便携式终端所需要的充分必要的发送功率，而放大发送信号的功率放大器所要求的输出功率提高。
另外，伴随着移动通信系统所使用的频率提高，一个基站所覆盖的范围变窄。为了利用一个基站覆盖较宽的范围，期望提高了便携式终端的输出功率的高输出终端(HPUE)。为了与HPUE对应，要求对便携式终端的功率放大器输出更大的功率。
在下述的专利文献1中，公开了使多个晶体管均匀地动作，实现低消耗功率以及良好的失真特性的功率放大器。专利文献1所公开的功率放大器具备输入高频信号的匹配电容和沿规定的方向排列地配置有多个晶体管的晶体管列。匹配电容具有上层电极以及下层电极。晶体管列放大从匹配电容的下层电极输出的高频信号。
在与晶体管列相邻的区域，在距晶体管列的两端几乎相等的距离处，形成有与发射极连接的接地的导通孔。匹配电容的下层电极是隔着导通孔配置为均等地分配高频信号的微带线路，与多个晶体管的基极端子连接。
专利文献1：日本特开2012－109320号公报
在专利文献1所公开的功率放大器中，匹配电容的下层电极沿多个晶体管排列的方向隔着导通孔配置。在配置了该下层电极的区域不能够配置导通孔。因此，导通孔的个数被限制。距导通孔较远的晶体管的发射极电阻增大，难以实现增益等特性的提高。
发明内容
本发明的目的在于提供能够在不使集电极电阻增大的情况下使发射极电阻降低，且具有适合于高输出动作的构成的半导体装置。
本发明的一观点的半导体装置具有：
多个单位晶体管，在基板的第一面沿第一方向排列地配置，并且具有基极层、发射极层、集电极层；
输入电容元件，与多个上述单位晶体管的各个上述单位晶体管对应地配置，并且与对应的上述单位晶体管的基极层连接；
发射极共用布线，与多个上述单位晶体管的发射极层连接；
导通孔，设置在与上述发射极共用布线重叠的位置，并且从上述发射极共用布线到达至上述基板的与上述第一面相反侧的第二面；以及
集电极共用布线，与多个上述单位晶体管的集电极层连接，
配置了多个上述输入电容元件的输入电容区域、上述发射极共用布线、配置了多个上述单位晶体管的晶体管区域、以及上述集电极共用布线按照它们的记载顺序沿与上述第一方向交叉的第二方向排列地配置，将多个上述输入电容元件与对应的上述单位晶体管的基极层连接的基极布线与上述发射极共用布线不物理性接触地交叉。
输入电容元件不会成为导通孔的配置的妨碍。因此，能够缩短从导通孔到单位晶体管的距离。其结果是，能够在不使集电极电阻增大的情况下使发射极电阻降低，所以能够抑制输出功率的降低，实现增益的提高。
附图说明
图1是示意性地表示第一实施例的半导体装置的平面配置的图。
图2是第一实施例的半导体装置的俯视图。
图3A以及图3B分别是图2的点划线3A－3A处的剖视图以及点划线3B－3B处的剖视图。
图4是第二实施例的半导体装置的俯视图。
图5A以及图5B分别是图4的点划线5A－5A处以及点划线5B－5B处的剖视图。
图6是比较例的半导体装置的俯视图。
附图标记说明：10…输入电容区域，11…发射极共用布线，12…晶体管区域，13…集电极共用布线，20…单位晶体管，21…活性区域，22B…第一层的基极布线，22C…第一层的集电极布线，22E…第一层的发射极布线，23B…第二层的基极布线，23E…第二层的发射极布线，30…输入电容元件，30L…下层电极，30U…上层电极，32…电阻元件，33…输入信号布线，34…偏置布线，40…导通孔，50…基板，51…子集电极层，52…集电极层，53…基极层，54…发射极层，55B…基极电极，55C…集电极电极，55E…发射极电极，57…接地层，60…集电极用的焊盘。
具体实施方式
[第一实施例]
参照图1～图3B的附图，对第一实施例的半导体装置进行说明。
图1是示意性地表示第一实施例的半导体装置的平面配置的图。第一实施例的半导体装置包括由半导体构成的基板，在该基板形成有多个有源元件、无源元件以及布线。定义将基板的一个第一面设为xy面，并将第一面的法线方向设为z轴的正向的xyz正交坐标系。
在基板的第一面，具有基极层、发射极层、集电极层的多个单位晶体管20沿y轴方向排列地配置。与多个单位晶体管20的各个对应地配置输入电容元件30。多个输入电容元件30也沿y轴方向排列地配置，并且分别与对应的单位晶体管20的基极层连接。
多个单位晶体管20的发射极层以及集电极层分别与发射极共用布线11以及集电极共用布线13连接。在与发射极共用布线11重叠的位置配置有多个导通孔40。导通孔40的各个从发射极共用布线11到达至基板的与第一面相反侧的第二面。在基板的第二面配置有接地层。发射极共用布线11经由导通孔40内与形成在基板的第二面的接地层连接。
如图1所示，配置了多个输入电容元件30的输入电容区域10、发射极共用布线11、配置了多个单位晶体管20的晶体管区域12以及集电极共用布线13按照它们的记载顺序沿x轴方向排列地配置。
多个输入电容元件30的一个电极分别经由基极布线23B与对应的单位晶体管20的基极层连接。基极布线23B不与发射极共用布线11物理性接触，而与发射极共用布线11交叉。基极布线23B不与发射极共用布线11电短路，而与发射极共用布线11交叉。多个输入电容元件30的另一个电极与共用的输入信号布线33连接。高频输入信号经由输入信号布线33、输入电容元件30以及基极布线23B供给到单位晶体管20各自的基极层。
多个输入电容元件30的与单位晶体管20连接的电极分别经由电阻元件32与共用的偏置布线34连接。偏置电流或者偏置电压经由偏置布线34以及电阻元件32供给至单位晶体管20的基极层。
这样，第一实施例的半导体装置包括相互并联连接的多个单位晶体管20，例如使用于功率放大器的输出级。
图2是第一实施例的半导体装置的俯视图。输入电容区域10、发射极共用布线11、晶体管区域12以及集电极共用布线13按照它们的记载顺序沿x轴方向排列地配置。
在晶体管区域12内，沿y轴方向排列地配置有多个活性区域21，在多个活性区域21内，分别配置有单位晶体管20(图1)。单位晶体管20例如是包括集电极层、基极层以及发射极层的异质结双极晶体管。
在基板之上配置有至少两层金属布线层。在活性区域21内配置有第一层的布线层所包含的集电极布线22C、基极布线22B以及发射极布线22E。集电极布线22C以及发射极布线22E分别由一对导体图案构成。第一层的基极布线22B配置在活性区域21内的接近发射极共用布线11的一侧(在图2中为左侧)。在第一层的基极布线22B之下配置有与基极层欧姆连接的基极电极。基极电极从与第一层的基极布线22B重叠的区域朝向与发射极共用布线11相反的侧(在图2中为右侧)与x轴平行地延伸。
第一层的发射极布线22E的一对导体图案分别配置于在x轴方向上较长的基极电极的旁边(在图2中为上侧和下侧)。构成发射极布线22E的导体图案也具有在x轴方向上较长的平面形状。在第一层的发射极布线22E的一对导体图案之下分别配置有与发射极层欧姆连接的发射极电极。
第一层的集电极布线22C的一对导体图案分别配置于第一层的发射极布线22E的旁边(在图2中为上侧和下侧)。在第一层的集电极布线22C之下配置有与集电极层欧姆连接的集电极电极。
在晶体管区域12的一侧(在图2中为右侧)配置有第二层的布线层所包含的集电极共用布线13。集电极共用布线13与多个单位晶体管20的第一层的集电极布线22C的一部分重叠，并且通过设置在重叠部分的层间连接导通孔与第一层的集电极布线22C连接。在覆盖集电极共用布线13的保护膜设置开口，从而集电极共用布线13的一部分露出。该露出的部分成为用于与外部电路连接的集电极用的焊盘60。
第二层的发射极布线23E被配置为与第一层的发射极布线22E重叠。第二层的发射极布线23E经由设置在与第一层的发射极布线22E的重叠部分的层间连接导通孔与第一层的发射极布线22E连接。
第二层的发射极布线23E包括从构成单位晶体管20各自的第一层的发射极布线22E的一个导体图案通过基极电极的上方到达至另一个导体图案的部分。并且，第二层的发射极布线23E具有遍及多个活性区域21沿y轴方向延伸的部分，并且将多个单位晶体管20的发射极电极相互连接。第二层的发射极布线23E的沿y轴方向延伸的部分与第一层的集电极布线22C部分地重叠。
第二层的发射极布线23E包括从沿y轴方向延伸的部分朝向发射极共用布线11延伸为梳齿状的多个梳齿部分。第二层的发射极布线23E的梳齿部分的前端与发射极共用布线11重叠，并且经由设置在重叠部分的层间连接导通孔与发射极共用布线11连接。
多个导通孔40被配置为与发射极共用布线11重叠。多个导通孔40例如沿发射极共用布线11延伸的方向(y轴方向)排列地配置。另外，例如针对两个单位晶体管20配置一个导通孔40，关于y轴方向，在两个单位晶体管20的中央配置导通孔40。
在从发射极共用布线11观察而与晶体管区域12相反侧的输入电容区域10配置有多个输入电容元件30。输入电容元件30由第一层的布线层所包含的下层电极30L、第二层的布线层所包含的上层电极30U以及配置在两者之间的绝缘体膜构成。
第二层的布线层所包含的多个基极布线23B与发射极共用布线11交叉。第二层的基极布线23B的一端与下层电极30L的一部分重叠，并且经由设置在重叠部分的层间连接导通孔与下层电极30L连接。第二层的基极布线23B的另一端与第一层的基极布线22B重叠，并且经由设置在重叠部分的层间连接导通孔与第一层的基极布线22B连接。
第二层的发射极布线23E的梳齿部分被配置为避开第二层的基极布线23B。例如，第二层的发射极布线23E的梳齿部分与第二层的基极布线23B在y轴方向上交替地配置。
在沿x轴方向延长了与第一层的发射极布线22E重叠的区域的第二层的发射极布线23E的延长线上配置有第二层的基极布线23B。因此，不能够使第二层的发射极布线23E从与第一层的发射极布线22E重叠的区域朝向发射极共用布线11直线地延伸。
第二层的发射极布线23E从与第一层的发射极布线22E重叠的部分起在y轴方向上避开第二层的基极布线23B，并通过第一层的集电极布线22C之上，而连续至梳齿部分。从单位晶体管20到导通孔40的直线距离在多个单位晶体管20之间恒定，第二层的发射极布线23E的布线长也恒定。
多个输入电容元件30的下层电极30L分别经由第一层的布线层所包含的电阻元件32与第一层的布线层所包含的共用的偏置布线34连接。下层电极30L与电阻元件32配置在相同的第一层的布线层，在两者之间未配置层间绝缘膜。多个输入电容元件30的上层电极30U与第二层的布线层所包含的输入信号布线33连续。
图3A以及图3B分别是图2的点划线3A－3A处的剖视图以及点划线3B－3B处的剖视图。在由半绝缘性的化合物半导体、例如GaAs构成的基板50之上，外延生长有n型的子集电极层51。配置单位晶体管20的活性区域21以外的子集电极层51通过离子注入而被绝缘化。
在活性区域21的一部分区域之上层叠有集电极层52以及基极层53。在基极层53之上配置有基极电极55B，在基极电极55B的两侧配置有发射极层54(图3B)。通过集电极层52、基极层53以及发射极层54构成异质结双极晶体管。
在集电极层52的两侧的活性区域21之上分别配置有集电极电极55C(图3B)。在发射极层54之上配置有发射极电极55E(图3B)。集电极电极55C经由子集电极层51的活性区域21与集电极层52欧姆连接。基极电极55B以及发射极电极55E分别与基极层53以及发射极层54欧姆连接。
在第一层的布线层配置有基极布线22B(图3A)、发射极布线22E(图3B)、集电极布线22C(图3B)、发射极共用布线11(图3A)、输入电容元件30的下层电极30L(图3A)、电阻元件32(图3A)以及偏置布线34(图3A)。基极布线22B与基极电极55B的端部(在图3A中为左端)连接。发射极共用布线11经由导通孔40内与配置在基板50的背面的接地层57连接。输入电容元件30的下层电极30L经由电阻元件32与偏置布线34连接。
第一层的集电极布线22C与集电极电极55C连接。第一层的发射极布线22E(图3B)与发射极电极55E连接。
在第二层的布线层配置有基极布线23B(图3A)、发射极布线23E(图3B)、集电极共用布线13(图3A)、输入电容元件30的上层电极30U(图3A)以及输入信号布线33(图3A)。在第二层的基极布线23B与第一层的发射极共用布线11的交叉位置，在两者之间配置有层间绝缘膜，从而两者相互绝缘。第二层的基极布线23B通过发射极共用布线11之上而将下层电极30L与第一层的基极布线22B连接。第二层的发射极布线23E通过基极电极55B之上而将第一层的发射极布线22E的一对导体图案相互连接。
接下来，对通过采用第一实施例的半导体装置的构成而得到的优异的效果进行说明。
若为了使输入电容元件30接近单位晶体管20，而使输入电容元件30和发射极共用布线11在x轴方向上配置在几乎相同的位置，则必须避开输入电容元件30来配置导通孔40。因此，从单位晶体管20到导通孔40的发射极布线长的偏差增大。到导通孔40的发射极布线长较长的单位晶体管20的发射极电阻增大。因此，晶体管的增益等特性降低。
在第一实施例中，在x轴方向上，在输入电容区域10(图1、图2)与晶体管区域12之间配置有发射极共用布线11。因此，能够不被输入电容元件30(图2)的配置限制，而将导通孔40配置为与发射极共用布线11重叠。例如，对两个单位晶体管20配置一个导通孔40，能够缩短从单位晶体管20到导通孔40的发射极布线的长度，并且使其恒定。其结果是，能够抑制发射极电阻的增大，抑制增益等特性的降低。
即使在输入电容元件30与单位晶体管20之间配置发射极共用布线11，也能够通过发射极共用布线11之上的第二层的基极布线23B来将输入电容元件30与单位晶体管20的基极电极55B(图3B)连接。通过与第二层的基极布线23B相比将发射极共用布线11相对地配置在下层，从而能够在俯视时重叠地配置第二层的基极布线23B和导通孔40。
若通过第二层的基极布线23B将输入电容元件30和基极电极55B连接，则难以使第二层的发射极布线23E(图2)从与第一层的发射极布线22E重叠的区域朝向发射极共用布线11直线地延伸。在第一实施例中，第二层的发射极布线23E从与第一层的发射极布线22E重叠的区域沿y轴方向延伸，并且在通过了第一层的集电极布线22C之上之后，朝向发射极共用布线11延伸。通过采用这样的平面形状，能够将发射极电极55E(图3B)与发射极共用布线11连接。
在第一实施例中，按照每个单位晶体管20配置与单位晶体管20的基极层53连接的输入电容元件30的下层电极30L(图2)。因此，能够按照每个单位晶体管20配置作为镇流电阻发挥作用的电阻元件32(图2)。
接下来，与图6所示的比较例的半导体装置进行比较，来对通过采用第一实施例的半导体装置的构成而得到的优异的效果进行说明。
图6是比较例的半导体装置的俯视图。在第一实施例(图2)中，在输入电容区域10与晶体管区域12之间配置发射极共用布线11。与此相对，在比较例中，在晶体管区域12的一侧(在图6中为左侧)配置输入电容区域10，并在另一侧(在图6中为右侧)配置发射极共用布线11。因此，能够不经由第二层的布线层而将输入电容元件30的下层电极30L与基极电极55B直接连接。并且，能够不经由第二层的布线层而将发射极共用布线11与发射极电极55E(图3B)直接连接。
设置在第二层的布线层的集电极共用布线13能够与设置在第一层的布线层的发射极共用布线11重叠地配置。然而，从制造工艺的观点来看，不优选导通孔40与集电极用的焊盘60重叠。因此，集电极用的焊盘60必须避开导通孔40沿y轴方向排列的区域，而配置在从单位晶体管20来看较远的位置。因此，从集电极电极55C(图3B)到集电极用的焊盘60的布线长变长。其结果是，晶体管的输出功率降低。
在第一实施例(图2)中，在晶体管区域12与集电极共用布线13之间未配置发射极共用布线11以及导通孔40，所以能够使集电极电极55C(图3B)与集电极用的焊盘60接近。其结果是，能够抑制晶体管的输出功率的降低。
[第二实施例]
接下来，参照图4、图5A以及图5B对第二实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置相同的构成省略说明。
图4是第二实施例的半导体装置的俯视图。图5A以及图5B分别是图4的点划线5A－5A处以及点划线5B－5B处的剖视图。在第一实施例(图2)中，第一层的基极布线22B(图3A)配置在基极电极55B的发射极共用布线11侧的端部。在第二实施例中，第一层的基极布线22B(图4、图5A)配置在基极电极55B(图5A)的与发射极共用布线11相反侧的端部。
第二层的基极布线23B(图5A)通过发射极共用布线11之上，并且进一步通过基极电极55B以及第一层的发射极布线22E之上，而与第一层的基极布线22B连接。在从基极电极55B的中央部分到发射极共用布线11为止的区域未配置第一层的基极布线22B。第一层的发射极布线22E从发射极共用布线11(图4、图5A)延伸到与基极电极55B以及发射极电极55E(图5B)重叠的区域。发射极共用布线11与第一层的发射极布线22E由一体的导体图案构成。
接下来，对通过采用第二实施例的半导体装置的构成而得到的优异的效果进行说明。
在第二实施例中，与第一实施例相同地，能够不受输入电容元件30的配置的影响地配置导通孔40。并且，在第二实施例中，能够使第一层的发射极布线22E以直线最短距离从与发射极电极55E(图5B)重叠的区域连接到发射极共用布线11。因此，能够使从接地层57(图5A、图5B)经由导通孔40内而至发射极电极55E的布线的电阻以及电感降低。并且，由于未在晶体管区域12与集电极共用布线13之间配置发射极共用布线11以及导通孔40，所以能够使集电极电极55C与集电极用的焊盘60接近。因此，能够降低插入到集电极的寄生电阻成分，能够抑制晶体管的输出功率的降低。其结果是，能够实现功率放大器的特性的提高。
上述的各实施例为例示，当然能够进行不同的实施例所示的构成的部分的置换或者组合。并没有按照每个实施例依次提及基于多个实施例的相同的构成的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、改进、组合等。
基于上述的各实施例，能够导出以下的第一～第六观点的半导体装置的发明。
第一观点的半导体装置具有：
多个单位晶体管，在基板的第一面沿第一方向排列地配置，并且具有基极层、发射极层、集电极层；
输入电容元件，与多个上述单位晶体管的各个上述单位晶体管对应地配置，并且与对应的上述单位晶体管的基极层连接；
发射极共用布线，与多个上述单位晶体管的发射极层连接；
导通孔，设置在与上述发射极共用布线重叠的位置，并且从上述发射极共用布线到达至上述基板的与上述第一面相反侧的第二面；以及
集电极共用布线，与多个上述单位晶体管的集电极层连接，
配置了多个上述输入电容元件的输入电容区域、上述发射极共用布线、配置了多个上述单位晶体管的晶体管区域、以及上述集电极共用布线按照它们的记载顺序沿与上述第一方向交叉的第二方向排列地配置，将多个上述输入电容元件与对应的上述单位晶体管的基极层连接的基极布线与上述发射极共用布线不物理性接触地交叉。
输入电容元件不成为导通孔的配置的妨碍。因此，能够缩短从导通孔到单位晶体管的距离。其结果是，能够在不使集电极电阻增大的情况下使发射极电阻降低，所以能够抑制输出功率的降低，能够实现增益的提高。
第二观点的半导体装置除了具有第一观点的半导体装置的构成之外，还具有以下特征，即，
在上述基极布线与上述发射极共用布线的交叉位置，上述基极布线隔着绝缘膜配置在上述发射极共用布线之上。
配置在发射极共用布线之下的导通孔的配置不会被基极布线妨碍。因此，导通孔的配置的自由度提高。其结果是，能够缩短从导通孔到单位晶体管的发射极层的距离。
第三观点的半导体装置除了具有第一或者第二观点的半导体装置的构成之外，还具有以下特征，即，
多个上述输入电容元件包括与上述基极布线连接的下层电极和隔着绝缘膜配置在上述下层电极之上的上层电极，
上述半导体装置还具有输入信号布线，上述输入信号布线配置在比配置了上述下层电极的布线层靠上的布线层，向上述上层电极供给输入信号。
从输入信号布线经由输入电容元件以及基极布线，向单位晶体管的基极层供给输入信号。
第四观点的半导体装置除了具有第三观点的半导体装置的构成之外，还具有以下特征，即，
上述半导体装置还具有：
多个电阻元件，分别与上述下层电极连接；以及
偏置布线，与上述下层电极配置在同一布线层，经由上述电阻元件以及上述下层电极向上述单位晶体管的基极提供偏置，
在配置了上述电阻元件的层与配置了上述下层电极以及上述偏置布线的层之间未配置绝缘膜。
能够不经由用于连接上下的布线层的导通孔而从下层电极经由电阻元件连接到偏置布线。
第五观点的半导体装置除了具有第一～第四观点的半导体装置的构成之外，还具有以下特征，即，
上述半导体装置还具有：
集电极布线，将多个上述单位晶体管各自的集电极层与上述集电极共用布线连接，与上述集电极共用布线相比配置在下层的布线层；以及
发射极布线，通过上述集电极布线之上而将多个上述单位晶体管各自的发射极层与上述发射极共用布线连接。
通过成为发射极布线通过集电极布线之上的构成，从而能够绕开基极布线，而将发射极布线从发射极层引绕至发射极共用布线。
第六观点的半导体装置除了具有第一～第四观点的半导体装置的构成之外，还具有以下特征，即，
上述半导体装置还具有：
发射极布线，与上述发射极共用布线配置在同一布线层，与上述发射极共用布线由一体的导体图案形成，与多个上述单位晶体管的发射极层连接，
上述基极布线通过上述发射极布线之上而与对应的上述单位晶体管的基极层连接。
基极布线不成为发射极布线引绕的妨碍，所以能够使得从发射极层延伸到发射极共用布线的发射极布线变短。

Claims (6)

1.一种半导体装置，具有：
多个单位晶体管，在基板的第一面沿第一方向排列地配置，并且具有基极层、发射极层、集电极层；
输入电容元件，与多个所述单位晶体管的各个所述单位晶体管对应地配置，并且与对应的所述单位晶体管的基极层连接；
发射极共用布线，与多个所述单位晶体管的发射极层连接；
导通孔，设置在与所述发射极共用布线重叠的位置，并且从所述发射极共用布线到达至所述基板的与所述第一面相反侧的第二面；以及
集电极共用布线，与多个所述单位晶体管的集电极层连接，
配置了多个所述输入电容元件的输入电容区域、所述发射极共用布线、配置了多个所述单位晶体管的晶体管区域、以及所述集电极共用布线按照它们的记载顺序沿与所述第一方向交叉的第二方向排列地配置，将多个所述输入电容元件与对应的所述单位晶体管的基极层连接的基极布线与所述发射极共用布线不物理性接触地交叉。
2.根据权利要求1所述的半导体装置，其中，
在所述基极布线与所述发射极共用布线的交叉位置，所述基极布线隔着绝缘膜配置在所述发射极共用布线之上。
3.根据权利要求1或者2所述的半导体装置，其中，
多个所述输入电容元件包括与所述基极布线连接的下层电极和隔着绝缘膜配置在所述下层电极之上的上层电极，
所述半导体装置还具有输入信号布线，所述输入信号布线配置在比配置了所述下层电极的布线层靠上的布线层，向所述上层电极供给输入信号。
4.根据权利要求3所述的半导体装置，其中，
所述半导体装置还具有：
多个电阻元件，分别与所述下层电极连接；以及
偏置布线，与所述下层电极配置在同一布线层，经由所述电阻元件以及所述下层电极向所述单位晶体管的基极提供偏置，
在配置了所述电阻元件的层与配置了所述下层电极以及所述偏置布线的层之间未配置绝缘膜。
5.根据权利要求1～4中任意一项所述的半导体装置，其中，
所述半导体装置还具有：
集电极布线，将多个所述单位晶体管各自的集电极层与所述集电极共用布线连接，与所述集电极共用布线相比配置在下层的布线层；以及
发射极布线，通过所述集电极布线之上而将多个所述单位晶体管各自的发射极层与所述发射极共用布线连接。
6.根据权利要求1～4中任意一项所述的半导体装置，其中，
所述半导体装置还具有：
发射极布线，与所述发射极共用布线配置在同一布线层，与所述发射极共用布线由一体的导体图案形成，与多个所述单位晶体管的发射极层连接，
所述基极布线通过所述发射极布线之上而与对应的所述单位晶体管的基极层连接。
CN201910018835.2A 2018-01-10 2019-01-09 半导体装置 Active CN110021595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-002030 2018-01-10
JP2018002030A JP2019121735A (ja) 2018-01-10 2018-01-10 半導体装置

Publications (2)

Publication Number Publication Date
CN110021595A CN110021595A (zh) 2019-07-16
CN110021595B true CN110021595B (zh) 2022-12-06

Family

ID=67141080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910018835.2A Active CN110021595B (zh) 2018-01-10 2019-01-09 半导体装置

Country Status (4)

Country Link
US (3) US10629591B2 (zh)
JP (1) JP2019121735A (zh)
CN (1) CN110021595B (zh)
TW (1) TWI694587B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7272127B2 (ja) * 2019-06-13 2023-05-12 富士電機株式会社 抵抗素子
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
JP2021158641A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅素子
JP2021175164A (ja) * 2020-04-30 2021-11-01 株式会社村田製作所 電力増幅装置
JP2022036468A (ja) * 2020-08-24 2022-03-08 株式会社村田製作所 半導体装置
WO2023067938A1 (ja) * 2021-10-19 2023-04-27 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ、半導体装置、及び通信モジュール
CN116666382A (zh) * 2023-07-26 2023-08-29 湖北三维半导体集成创新中心有限责任公司 半导体结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897301A (zh) * 2005-07-13 2007-01-17 松下电器产业株式会社 双极晶体管和功率放大器
CN1992509A (zh) * 2005-12-26 2007-07-04 株式会社东芝 功率放大器
CN105591619A (zh) * 2014-11-12 2016-05-18 株式会社村田制作所 功率放大器
CN107294504A (zh) * 2016-03-31 2017-10-24 株式会社村田制作所 功率放大电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034383A (en) * 1997-11-13 2000-03-07 Northrop Grumman Corporation High power density microwave HBT with uniform signal distribution
US6586782B1 (en) * 1998-07-30 2003-07-01 Skyworks Solutions, Inc. Transistor layout having a heat dissipative emitter
JP2004194063A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 高周波電力増幅器およびそれを用いた通信装置
JP4395023B2 (ja) * 2003-11-04 2010-01-06 三菱電機株式会社 回路遮断器
JP2005295057A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 電力増幅器
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
US7960758B2 (en) * 2005-04-05 2011-06-14 Panasonic Corporation Bipolar transistor and radio frequency amplifier circuit
JP2012109320A (ja) 2010-11-15 2012-06-07 Panasonic Corp 電力増幅器
TWI540722B (zh) * 2013-04-17 2016-07-01 Win Semiconductors Corp 異質接面雙極電晶體佈局結構
US9105604B2 (en) * 2013-06-18 2015-08-11 Teledyne Scientific & Imaging, Llc HBT cascode cell
JP2019033199A (ja) * 2017-08-09 2019-02-28 株式会社村田製作所 半導体装置
US10847436B2 (en) * 2017-10-11 2020-11-24 Murata Manufacturing Co., Ltd. Power amplifier module
JP2019149485A (ja) * 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897301A (zh) * 2005-07-13 2007-01-17 松下电器产业株式会社 双极晶体管和功率放大器
JP2007027269A (ja) * 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及び電力増幅器
CN1992509A (zh) * 2005-12-26 2007-07-04 株式会社东芝 功率放大器
CN105591619A (zh) * 2014-11-12 2016-05-18 株式会社村田制作所 功率放大器
CN107294504A (zh) * 2016-03-31 2017-10-24 株式会社村田制作所 功率放大电路

Also Published As

Publication number Publication date
US10629591B2 (en) 2020-04-21
TWI694587B (zh) 2020-05-21
US20190214382A1 (en) 2019-07-11
US20210134788A1 (en) 2021-05-06
US11610883B2 (en) 2023-03-21
JP2019121735A (ja) 2019-07-22
TW201937691A (zh) 2019-09-16
US10923470B2 (en) 2021-02-16
US20200258882A1 (en) 2020-08-13
CN110021595A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN110021595B (zh) 半导体装置
US9653410B1 (en) Transistor with shield structure, packaged device, and method of manufacture
US10910484B2 (en) Bipolar transistor semiconductor device
EP3460843B1 (en) Transistor with shield structure, packaged device, and method of manufacture
WO2017163612A1 (ja) パワー半導体モジュール
US20200006536A1 (en) Compound semiconductor device
CN110034112B (zh) 半导体装置
US11495563B2 (en) Semiconductor device
TWI747145B (zh) 半導體裝置及放大器模組
TWI757801B (zh) 半導體裝置
JP2724193B2 (ja) 半導体装置
JP2007324422A (ja) 半導体装置およびその製造方法
US12047043B2 (en) Power amplifier device
US11239187B2 (en) Semiconductor device
US11869957B2 (en) Compound semiconductor device
US11710735B2 (en) Semiconductor device
JP2023044022A (ja) 半導体装置
JP2021125713A (ja) 高周波半導体装置
JP2018198414A (ja) 集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant