CN109994539A - 一种碳化硅结势垒肖特基二极管及其制备方法 - Google Patents
一种碳化硅结势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN109994539A CN109994539A CN201910252565.1A CN201910252565A CN109994539A CN 109994539 A CN109994539 A CN 109994539A CN 201910252565 A CN201910252565 A CN 201910252565A CN 109994539 A CN109994539 A CN 109994539A
- Authority
- CN
- China
- Prior art keywords
- drift layer
- silicon carbide
- field limiting
- schottky diode
- limiting ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 57
- 230000004888 barrier function Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- -1 aluminum ions Chemical class 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅结势垒肖特基二极管及其制备方法，所述碳化硅结势垒肖特基二极管包括：从下到上依次分布的阴极电极、碳化硅衬底、第一漂移层和第二漂移层，以及第一场限环、第二场限环、钝化层和阳极电极；所述第一场限环深度小于所述第一漂移层，间隔分布在所述第一漂移层中，与所述第一漂移层上表面平齐；所述第二场限环宽度小于所述第一场限环，深度与所述第二漂移层相同，间隔分布在所述第二漂移层中；所述第一场限环与所述第二场限环数量相同，对应呈倒T形或L形分布；所述阳极电极位于主结上方，所述钝化层位于所述阳极电极两侧。本发明的肖特基二极管击穿电压提高，且制备的工艺难度减小。
Description
技术领域
本发明属于半导体器件技术领域，更具体地，涉及一种碳化硅结势垒肖特基二极管及其制备方法。
背景技术
由于碳化硅相较于硅具有较宽的禁带宽度、较高的热导率、较高的电子饱和速率和较高的临界击穿电场，其制成的器件可以经受高温、高压等恶劣条件，弥补了传统硅材料的不足，在功率器件中具有广泛的应用前景。
碳化硅肖特基二极管作为最早商业化的二极管，不受电荷存储效应的影响，具有快速的开关速度和较低的导通电阻，但是在高压情况下受到势垒降低效应的影响明显，限制了其在高压领域的应用；与肖特基二极管相比，PiN二极管具有相当高的击穿电压，但是在高频领域中，PiN二极管的反向恢复时间较长，恢复电荷多，会产生较高的恢复能耗，使其局限在低频领域中；而结势垒肖特基二极管在结构上由肖特基二极管和PiN二极管并联组成，既具有肖特基二极管的快速开关速度与低导通电阻，又具有PiN二极管的高耐压特性，因此，结势垒肖特基二极管具有极高的应用价值。
碳化硅结势垒肖特基二极管在反向工作时，主结的边缘会承受较大的电场强度，造成器件发生提前击穿，因此，为了降低主结边缘的电场强度，提高器件的击穿电压，通常在器件边缘制作终端结构来优化器件中的电场分布；常用的终端包括场板、结终端扩展和场限环。其中场板对主结的保护作用有限，结终端扩展对离子注入精度的要求较高，因此，场限环终端在碳化硅功率器件中应用广泛。
由于杂质在碳化硅中的扩散系数非常低，碳化硅结势垒肖特基二极管的主结与场限环都是通过离子注入形成，受到离子注入工艺的限制，场限环的深度小于1μm，而在碳化硅器件中，电场的峰值位置通常在场限环的下边界处，较浅的场限环深度使得峰值电场的位置靠近漂移层与钝化层之间界面，对界面的保护作用较弱，场限环终端效率低，使器件发生提前击穿。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种碳化硅结势垒肖特基二极管及其制备方法，旨在解决现有碳化硅结势垒肖特基二极管由于场限环深度较浅，使得峰值电场的位置靠近漂移层与钝化层之间界面，对界面的保护作用较弱，导致器件提前击穿的问题。
为实现上述目的，本发明一方面提供了一种碳化硅结势垒肖特基二极管，包括：碳化硅衬底、第一漂移层、第二漂移层、第一场限环、第二场限环、阴极电极、钝化层和阳极电极；
所述阴极电极、碳化硅衬底、第一漂移层和第二漂移层从下到上依次分布；
所述第一场限环深度小于所述第一漂移层，间隔分布在所述第一漂移层中，且与所述第一漂移层上表面平齐；
所述第二场限环宽度小于所述第一场限环，深度与所述第二漂移层相同，间隔分布在所述第二漂移层中；
所述第一场限环与所述第二场限环数量相同，对应呈倒T形或L形分布；
所述阳极电极位于主结上方，所述钝化层位于所述阳极电极两侧。
进一步地，所述碳化硅衬底为N型重掺杂。
进一步地，所述第一漂移层与第二漂移层掺杂浓度相同，均为N型轻掺杂。
进一步地，所述第一漂移层与第二漂移层掺杂浓度小于所述碳化硅衬底，具体掺杂浓度取决于设计的击穿电压大小。
进一步地，所述第一场限环与所述第二场限环掺杂浓度相同，均为P型重掺杂，以便在PN结反偏时，耗尽区向轻掺杂的N型漂移层扩散。
进一步地，所述第一场限环与所述第二场限环深度均小于1μm。
进一步地，所述钝化层为二氧化硅或其他绝缘介质。
本发明另一方面提供了一种碳化硅结势垒肖特基二极管的制备方法，包括：
(1)通过外延生长工艺，在选取的碳化硅衬底上形成第一漂移层；
(2)制备L形或倒T形场限环；
(2.1)通过等离子增强化学气相沉积工艺，在所述第一漂移层上方形成二氧化硅掩膜层；
(2.2)在所述二氧化硅掩膜层上方对准离子注入位置光刻、显影，然后刻蚀所述氧化硅掩膜层直至即将裸露所述第一漂移层；
(2.3)通过常温铝离子注入，在所述第一漂移层中形成多个间隔分布的第一场限环；
(2.4)去掉所述二氧化硅掩膜层，并对所述第一漂移层表面进行清洗；
(2.5)通过外延生长工艺，在所述第一漂移层上方形成掺杂类型及浓度与所述第一漂移层一致的第二漂移层；
(2.6)重复步骤(2.1)至(2.4)，在所述第二漂移层中形成主结，以及与所述第一场限环对应呈L形或倒T形分布的第二场限环；所述主结位于所述第二漂移层中部；
(3)通过高温退火激活注入的铝离子；
(4)通过沉积金属材料，在所述碳化硅衬底的下方形成阴极电极，并在氮气氛围下快速热退火形成欧姆接触；
(5)通过沉积绝缘材料，在所述第二漂移层上表面形成钝化层；
(6)对准所述主结位置光刻、显影，然后刻蚀所述钝化层直至裸露所述主结；
(7)通过沉积和剥离金属材料，在所述主结上方形成阳极电极。
通过本发明所构思的以上技术方案，与现有技术相比，能够取得以下有益效果：
(1)本发明通过两步离子注入的方式，形成L形或倒T形的场限环终端结构，加深了场限环的深度，增大了电场峰值与钝化层之间的距离，有效保护了漂移层与钝化层之间界面，提高了器件的击穿电压。
(2)本发明中，呈L形或倒T形分布的两部分场限环宽度不同，由于宽度较大的场限环相邻间距较近，即使两次离子注入套刻没有对齐，依然可以使耗尽区穿通，有效地保护漂移层与钝化层之间界面，降低了两次离子注入位置对套刻精度的要求，从而减小了器件制作的工艺难度。
附图说明
图1为传统场限环终端的碳化硅结势垒肖特基二极管剖面图；
图2为本发明实施例提供的场限环呈L形的碳化硅结势垒肖特基二极管剖面示意图；
图3为本发明实施例提供的场限环呈倒T形的碳化硅结势垒肖特基二极管剖面图；
图4为分别对图1所示结构和图2所示结构进行仿真所得到的正向I-V特性曲线；
图5为分别对图1所示结构和图2所示结构进行仿真所得到的反向I-V特性曲线；
图6A至图6E为本发明实施例提供的碳化硅结势垒肖特基二极管制备方法执行过程中的剖面示意图；
其中，1为碳化硅衬底，2为漂移层，2a为第一漂移层，2b为第二漂移层，3为二氧化硅掩膜层，4为场限环，4a为第一场限环，4b为第二场限环，5为阴极电极，6为钝化层，7为阳极电极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
传统场限环终端的碳化硅结势垒肖特基二极管结构如图1所示，由于受到离子注入工艺的限制，场限环4的深度小于1μm，而碳化硅器件中，电场的峰值位置通常在场限环下边界处，较浅的注入深度使得峰值电场的位置靠近漂移层2与钝化层6之间界面，对界面的保护作用较弱，场限环4的效率低，使器件发生提前击穿。
本发明实施例提供的一种碳化硅结势垒肖特基二极管，包括：碳化硅衬底1、第一漂移层2a、第二漂移层2b、第一场限环4a、第二场限环4b、阴极电极5、钝化层6和阳极电极7；
阴极电极5、碳化硅衬底1、第一漂移层2a和第二漂移层2b从下到上依次分布；
第一场限环4a深度小于第一漂移层2a，间隔分布在第一漂移层2a中，与第一漂移层2a上表面平齐；
第二场限环4b宽度小于第一场限环4a，深度与第二漂移层2b相同，间隔分布在第二漂移层2b中；
第一场限环4a与第二场限环4b数量相同，对应呈L形分布，如图2所示，也可对应呈倒T形分布，如图3所示；
阳极电极7位于主结上方，钝化层6位于所述阳极电极7两侧。
为便于比较，利用器件仿真软件分别对图1、图2所示结构的器件进行仿真。在仿真中，图1所示结构的碳化硅结势垒肖特基二极管，场限环4深度为0.6μm，宽度为2μm，相邻场限环间距为2.5μm；图2所示的场限环呈L形的碳化硅结势垒肖特基二极管，第二场限环4b深度为0.6μm，宽度为2μm，第一场限环4a深度为0.8μm，宽度为3μm，即呈L形的场限环总深度为1.4μm。
仿真所得到的正向I-V特性曲线如图4所示，从图4可以看出，场限环呈L形的碳化硅结势垒肖特基二极管较传统场限环终端的碳化硅结势垒肖特基二极管的导通压降略有降低；仿真得到的反向I-V特性曲线如图5所示，从图5可以看出，场限环呈L形的碳化硅结势垒肖特基二极管的反向击穿电压为1572V，与传统场限环终端的碳化硅结势垒肖特基二极管的击穿电压1135V相比，击穿电压提高了38％。
本发明实施例还提供了一种碳化硅结势垒肖特基二极管的制备方法，包括：
(1)通过外延生长工艺，在选取的碳化硅衬底上形成第一漂移层2a；
具体地，选取掺杂浓度为1018～1019cm-3的N型重掺杂作为衬底1，以便形成电阻较小的欧姆接触，通过外延生长工艺在选取的衬底1上形成第一漂移层2a，第一漂移层2a为N型轻掺杂，掺杂浓度小于衬底1，具体掺杂浓度取决于设计的击穿电压大小，本实施例采用的掺杂浓度为9×1015cm-3，执行该步骤的剖面示意图如图6A所示。
(2)制备L形或倒T形场限环；
具体地，步骤(2)包括：
(2.1)通过等离子增强化学气相沉积工艺，在第一漂移层2a上方形成二氧化硅掩膜层3；
(2.2)在二氧化硅掩膜层3上方对准离子注入位置光刻、显影，然后刻蚀氧化硅掩膜层3直至将要裸露第一漂移层2a；
(2.3)通过常温Al离子注入，在第一漂移层2a中形成多个间隔分布的第一场限环4a，第一场限环4a为P型重掺杂，掺杂浓度范围一般在1×1018～1×1020cm-3，其目的是为了在PN结反偏的时候，耗尽区可以向轻掺杂的N型漂移层扩散，本实施例采用的掺杂浓度为1×1018cm-3。
执行该步骤的剖面示意图如图6B所示；
(2.4)去掉所述二氧化硅掩膜层3，并对第一漂移层2a表面进行清洗；
(2.5)通过外延生长工艺，在第一漂移层2a上方形成掺杂类型及浓度与所述第一漂移层2a一致的第二漂移层2b，第一漂移层2a与第二漂移层2b之间的界面缺陷可以忽略不计，执行该步骤的剖面示意图如图6C所示；
(2.6)重复步骤(2.1)至(2.4)，在第二漂移层2b中形成主结，以及宽度小于所述第一场限环4a，且与所述第一场限环4a对应呈L形或倒T形分布的第二场限环4b，第二场限环4b的掺杂类型及浓度与第一场限环4a相同；其中，主结位于第二漂移层2b的中间位置，执行该步骤的剖面示意图如图6D所示；
(3)通过磁控溅射工艺，在碳化硅衬底1下方和第二漂移层2b上方分别溅射一定厚度的碳膜，在1600℃～1750℃氩气氛围下退火30min激活注入的Al离子；在氧气氛围下退火去除碳膜，并用RCA清洗工艺对碳化硅衬底1下表面和第一漂移层2b上表面进行清洗。
(4)通过沉积金属材料，在碳化硅衬底1的下方形成阴极电极5，并在氮气氛围下快速热退火形成欧姆接触；
(5)通过沉积绝缘材料，在第一漂移层2b上表面形成钝化层6；
具体地，绝缘材料可为二氧化硅。
(6)对准主结位置光刻、显影，然后刻蚀钝化层6直至裸露主结；
(7)通过沉积和剥离金属材料，在主结上方形成阳极电极7，最终形成的碳化硅结势垒肖特基二极管剖面示意图如图6E所示。
具体地，金属材料可为镍。
本申请实施例提供的附图仅为结构示意图，用以解释说明本申请的结构以及流程，并非反映器件的真实比例。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种碳化硅结势垒肖特基二极管，其特征在于，包括：碳化硅衬底(1)、第一漂移层(2a)、第二漂移层(2b)、第一场限环(4a)、第二场限环(4b)、阴极电极(5)、钝化层(6)和阳极电极(7)；
所述阴极电极(5)、碳化硅衬底(1)、第一漂移层(2a)和所述第二漂移层(2b)从下到上依次分布；
所述第一场限环(4a)深度小于所述第一漂移层(2a)，间隔分布在所述第一漂移层(2a)中，且与所述第一漂移层(2a)上表面平齐；
所述第二场限环(4b)宽度小于所述第一场限环(4a)，深度与所述第二漂移层(2b)相同，间隔分布在所述第二漂移层(2b)中；
所述第一场限环(4a)与所述第二场限环(4b)数量相同，对应呈倒T形或L形分布；
所述阳极电极(7)位于主结上方，所述钝化层(6)位于所述阳极电极(7)两侧。
2.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述碳化硅衬底(1)为N型掺杂。
3.根据权利要求2所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一漂移层(2a)与所述第二漂移层(2b)掺杂浓度相同，均为N型掺杂。
4.根据权利要求3所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一漂移层(2a)与所述第二漂移层(2b)掺杂浓度小于所述碳化硅衬底(1)掺杂浓度。
5.根据权利要求1或4任一项所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一场限环(4a)与所述第二场限环(4b)掺杂浓度相同，均为P型掺杂。
6.根据权利要求5所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一场限环(4a)与所述第二场限环(4b)深度均小于1μm。
7.一种碳化硅结势垒肖特基二极管制备方法，其特征在于，包括：
(1)通过外延生长工艺，在选取的碳化硅衬底(1)上形成第一漂移层(2a)；
(2)制备L形或倒T形场限环；
(2.1)通过等离子增强化学气相沉积工艺，在所述第一漂移层(2a)上方形成二氧化硅掩膜层(3)；
(2.2)在所述二氧化硅掩膜层(3)上方对准离子注入位置光刻、显影，然后刻蚀所述氧化硅掩膜层(3)直至即将裸露所述第一漂移层(2a)；
(2.3)通过常温铝离子注入，在所述第一漂移层(2a)中形成多个间隔分布的第一场限环(4a)；
(2.4)去掉所述二氧化硅掩膜层(3)，并对所述第一漂移层(2a)表面进行清洗；
(2.5)通过外延生长工艺，在所述第一漂移层(2a)上方形成掺杂类型及浓度与所述第一漂移层(2a)一致的第二漂移层(2b)；
(2.6)重复步骤(2.1)至(2.4)，在所述第二漂移层(2b)中形成主结，以及与所述第一场限环(4a)对应呈L形或倒T形分布的第二场限环(4b)；
(3)通过高温退火激活注入的铝离子；
(4)通过沉积金属材料，在所述碳化硅衬底(1)的下方形成阴极电极(5)，并在氮气氛围下快速热退火形成欧姆接触；
(5)通过沉积绝缘材料，在所述第二漂移层(2b)上表面形成钝化层(6)；
(6)对准主结位置光刻、显影，然后刻蚀所述钝化层(6)直至裸露所述主结；
(7)通过沉积和剥离金属材料，在所述主结上方形成阳极电极(7)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910252565.1A CN109994539A (zh) | 2019-03-29 | 2019-03-29 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910252565.1A CN109994539A (zh) | 2019-03-29 | 2019-03-29 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109994539A true CN109994539A (zh) | 2019-07-09 |
Family
ID=67132184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910252565.1A Pending CN109994539A (zh) | 2019-03-29 | 2019-03-29 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994539A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602735A (zh) * | 2022-12-12 | 2023-01-13 | 苏州锴威特半导体股份有限公司（Cn） | 一种碳化硅结势垒肖特基二极管及其制作方法 |
| CN116722032A (zh) * | 2023-08-11 | 2023-09-08 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
| CN117153892A (zh) * | 2023-08-07 | 2023-12-01 | 深圳市盛邦半导体有限公司 | 抗辐射加固肖特基二极管及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983177A (zh) * | 2012-12-07 | 2013-03-20 | 杭州士兰集成电路有限公司 | 肖特基二极管及其制作方法 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN104205344A (zh) * | 2012-03-30 | 2014-12-10 | 三菱电机株式会社 | 半导体器件 |
| US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
| CN107425054A (zh) * | 2017-08-07 | 2017-12-01 | 电子科技大学 | 一种功率半导体器件的终端结构 |
-
2019
- 2019-03-29 CN CN201910252565.1A patent/CN109994539A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205344A (zh) * | 2012-03-30 | 2014-12-10 | 三菱电机株式会社 | 半导体器件 |
| CN102983177A (zh) * | 2012-12-07 | 2013-03-20 | 杭州士兰集成电路有限公司 | 肖特基二极管及其制作方法 |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
| CN107425054A (zh) * | 2017-08-07 | 2017-12-01 | 电子科技大学 | 一种功率半导体器件的终端结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602735A (zh) * | 2022-12-12 | 2023-01-13 | 苏州锴威特半导体股份有限公司（Cn） | 一种碳化硅结势垒肖特基二极管及其制作方法 |
| CN117153892A (zh) * | 2023-08-07 | 2023-12-01 | 深圳市盛邦半导体有限公司 | 抗辐射加固肖特基二极管及其制作方法 |
| CN116722032A (zh) * | 2023-08-11 | 2023-09-08 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
| CN116722032B (zh) * | 2023-08-11 | 2023-11-03 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| CN107482050A (zh) | 一种功率器件的终端结构及其制造方法 | |
| CN108346688A (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN106298967A (zh) | 碳化硅二极管及其制备方法 | |
| CN105304688A (zh) | 一种用于碳化硅功率器件的结终端结构及制作方法 | |
| CN103022154A (zh) | 一种快速恢复二极管及制造方法 | |
| CN109994539A (zh) | 一种碳化硅结势垒肖特基二极管及其制备方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN110854180A (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| CN111129163B (zh) | 肖特基二极管及其制备方法 | |
| CN111952355A (zh) | 基于多漏指结构的GaN HEMT器件及其制备方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN109888024B (zh) | Mps二极管器件及其制备方法 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN113555447B (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN104078516A (zh) | 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法 | |
| CN110459592A (zh) | 半导体器件及其制造方法 | |
| CN104078515A (zh) | 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法 | |
| CN207947287U (zh) | 一种碳化硅肖特基二极管 | |
| CN117936384A (zh) | 集成TJBS的SiC DTMOSFET及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190709 |