[go: up one dir, main page]

CN109950375B - 发光二极管外延片及其生长方法 - Google Patents

发光二极管外延片及其生长方法 Download PDF

Info

Publication number
CN109950375B
CN109950375B CN201910097795.5A CN201910097795A CN109950375B CN 109950375 B CN109950375 B CN 109950375B CN 201910097795 A CN201910097795 A CN 201910097795A CN 109950375 B CN109950375 B CN 109950375B
Authority
CN
China
Prior art keywords
layer
sublayer
silicon
sub
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910097795.5A
Other languages
English (en)
Other versions
CN109950375A (zh
Inventor
姚振
从颖
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201910097795.5A priority Critical patent/CN109950375B/zh
Publication of CN109950375A publication Critical patent/CN109950375A/zh
Application granted granted Critical
Publication of CN109950375B publication Critical patent/CN109950375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其生长方法,属于半导体技术领域。外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,N型半导体层包括依次层叠的多个叠层结构,叠层结构包括依次层叠的第一子层、第二子层和第三子层;第一子层的材料、第二子层的材料和第三子层的材料均采用掺杂硅的氮化镓,多个叠层结构的第一子层中硅的掺杂浓度、多个叠层结构的第二子层中硅的掺杂浓度、多个叠层结构的第三子层中硅的掺杂浓度均沿多个叠层结构的层叠方向逐层降低;同一个叠层结构中,第一子层中硅的掺杂浓度大于第三子层中硅的掺杂浓度,第三子层中硅的掺杂浓度大于第二子层中硅的掺杂浓度。本发明可提高LED的发光效率。

Description

发光二极管外延片及其生长方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其生长方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源,LED正在被迅速广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源等领域。LED的核心组件是芯片,提高芯片的发光效率是LED应用过程中不断追求的目标。
芯片包括外延片和设置在外延片上的电极。现有的LED外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于提供外延生长的表面,缓冲层用于提供外延生长的成核中心,N型半导体层用于提供复合发光的电子,P型半导体层用于提供复合发光的空穴,有源层用于进行电子和空穴的复合发光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
N型半导体层的材料采用重掺硅的氮化镓。硅替代镓与氮形成共价键即可产生自由移动的电子,因此电子的数量与N型半导体层中硅的掺杂浓度呈正比。N型半导体层中硅的掺杂浓度很高,可以提供较多数量的电子。但是由于电子的移动速率较快,因此当N型半导体层注入有源层的电子数量过多时,部分电子会越过有源层到达P型半导体层中与空穴进行非辐射复合,消耗P型半导体层中的空穴,导致P型半导体层注入有源层的空穴数量减少,降低LED的发光效率。
发明内容
本发明实施例提供了一种发光二极管外延片及其生长方法,能够解决现有技术LED发光效率还有待提高的问题。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上;所述N型半导体层包括依次层叠的多个叠层结构,所述叠层结构包括依次层叠的第一子层、第二子层和第三子层;所述第一子层的材料、所述第二子层的材料和所述第三子层的材料均采用掺杂硅的氮化镓,所述多个叠层结构的第一子层中硅的掺杂浓度、所述多个叠层结构的第二子层中硅的掺杂浓度、所述多个叠层结构的第三子层中硅的掺杂浓度均沿所述多个叠层结构的层叠方向逐层降低;同一个所述叠层结构中,所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度,所述第三子层中硅的掺杂浓度大于所述第二子层中硅的掺杂浓度。
可选地,同一个所述叠层结构中,所述第一子层中硅的掺杂浓度为所述第三子层中硅的掺杂浓度的1.5倍~2.5倍,所述第三子层中硅的掺杂浓度为所述第二子层中硅的掺杂浓度的5倍~10倍。
可选地,所述多个叠层结构的第一子层中硅的掺杂浓度的降低比例、所述多个叠层结构的第二子层中硅的掺杂浓度的降低比例、所述多个叠层结构的第三子层中硅的掺杂浓度的降低比例相等。
进一步地,相邻两个所述第一子层中,先层叠的所述第一子层中硅的掺杂浓度为后层叠的所述第一子层中硅的掺杂浓度的1.5倍~5倍。
可选地,所述多个叠层结构的第一子层的厚度、所述多个叠层结构的第二子层的厚度、所述多个叠层结构的第三子层的厚度均沿所述多个叠层结构的层叠方向逐层降低。
进一步地,所述多个叠层结构的第一子层的厚度的降低比例、所述多个叠层结构的第二子层的厚度的降低比例、所述多个叠层结构的第三子层的厚度的降低比例相等。
更进一步地,相邻两个所述第一子层中,先层叠的所述第一子层的厚度为后层叠的所述第一子层的厚度的1.5倍~6倍。
可选地,同一个所述叠层结构中,所述第二子层的厚度小于所述第一子层的厚度,所述第三子层的厚度等于所述第一子层的厚度。
进一步地,同一个所述叠层结构中,所述第一子层的厚度为所述第二子层的厚度的1.5倍~8倍。
另一方面,本发明实施例提供了一种发光二极管外延片的生长方法,所述生长方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
其中,所述N型半导体层包括依次层叠的多个叠层结构,所述叠层结构包括依次层叠的第一子层、第二子层和第三子层;所述第一子层的材料、所述第二子层的材料和所述第三子层的材料均采用掺杂硅的氮化镓,所述多个叠层结构的第一子层中硅的掺杂浓度、所述多个叠层结构的第二子层中硅的掺杂浓度、所述多个叠层结构的第三子层中硅的掺杂浓度均沿所述多个叠层结构的层叠方向逐层降低;同一个所述叠层结构中,所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度,所述第三子层中硅的掺杂浓度大于所述第二子层中硅的掺杂浓度。
本发明实施例提供的技术方案带来的有益效果是:
通过将N型半导体层分成多个叠层结构,每个叠层结构包括三个硅掺杂浓度不同的氮化镓层,改变N型半导体层中持续高掺杂硅的状况,一方面可以降低高掺杂硅对晶格完整性的破坏;另一方面在为有源层提供足够电子的情况下,减少注入有源层的电子数量并降低电子的迁移速率,避免部分电子跃迁到P型半导体层中与空穴进行非辐射复合,提高LED的发光效率。
而且中间的氮化镓层中硅的掺杂浓度最低,使得叠层结构中硅的掺杂浓度呈凹形,一方面可以有效改变高掺杂硅的氮化镓层长时间生长的状况,相当于将高掺杂硅的氮化镓层的生长时间分散开,有利于提升晶格完整性,降低高掺杂硅产生的应力和缺陷延伸到有源层而影响到电子和空穴的复合发光;另一方面可以促进电流扩展。同时对于低掺杂硅的氮化镓层两侧的高掺杂硅的氮化镓层,远离有源层的氮化镓层中硅的掺杂浓度大于靠近有源层的氮化镓层中硅的掺杂浓度,使得电子在叠层结构中远离有源层区域的数量大于靠近有源层区域的数量,数量上的差异有利于电子朝靠近有源层的方向运动。
另外,多个叠层结构中硅的掺杂浓度沿多个叠层结构的层叠方向逐层降低,一方面远离有源层的叠层结构中硅的掺杂浓度大于靠近有源层的叠层结构中硅的掺杂浓度,使得电子在远离有源层区域的数量大于靠近有源层区域的数量,数量上的差异有利于电子朝靠近有源层的方向运动;另一方面靠近有源层的叠层结构中硅的掺杂浓度较低,与有源层的晶格比较匹配,电流的横向扩展也较好,还能进一步避免部分电子跃迁到P型半导体层中与空穴进行非辐射复合,提高LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的N型半导体层的结构示意图;
图3是本发明实施例提供的一种发光二极管外延片的生长方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1,该发光二极管外延片包括衬底1、缓冲层2、N型半导体层3、有源层4和P型半导体层5,缓冲层2、N型半导体层3、有源层4和P型半导体层5依次层叠在衬底1上。
图2为本发明实施例提供的N型半导体层的结构示意图。参见图2,N型半导体层3包括依次层叠的多个叠层结构30,叠层结构30包括依次层叠的第一子层31、第二子层32和第三子层33。第一子层31的材料、第二子层32的材料和第三子层33的材料均采用掺杂硅的氮化镓,多个叠层结构30的第一子层31中硅的掺杂浓度、多个叠层结构30的第二子层32中硅的掺杂浓度、多个叠层结构30的第三子层33中硅的掺杂浓度均沿多个叠层结构30的层叠方向逐层降低;即多个叠层结构30的第一子层31中硅的掺杂浓度沿多个叠层结构30的层叠方向逐层降低,多个叠层结构30的第二子层32中硅的掺杂浓度沿多个叠层结构30的层叠方向逐层降低,多个叠层结构30的第三子层33中硅的掺杂浓度沿多个叠层结构30的层叠方向逐层降低。同一个叠层结构中,第一子层31中硅的掺杂浓度大于第三子层33中硅的掺杂浓度,第三子层33中硅的掺杂浓度大于第二子层32中硅的掺杂浓度。
本发明实施例通过将N型半导体层分成多个叠层结构,每个叠层结构包括三个硅掺杂浓度不同的氮化镓层,改变N型半导体层中持续高掺杂硅的状况,一方面可以降低高掺杂硅对晶格完整性的破坏;另一方面在为有源层提供足够电子的情况下,减少注入有源层的电子数量并降低电子的迁移速率,避免部分电子跃迁到P型半导体层中与空穴进行非辐射复合,提高LED的发光效率。
而且中间的氮化镓层中硅的掺杂浓度最低,使得叠层结构中硅的掺杂浓度呈凹形,一方面可以有效改变高掺杂硅的氮化镓层长时间生长的状况,相当于将高掺杂硅的氮化镓层的生长时间分散开,有利于提升晶格完整性,降低高掺杂硅产生的应力和缺陷延伸到有源层而影响到电子和空穴的复合发光;另一方面可以促进电流扩展。同时对于低掺杂硅的氮化镓层两侧的高掺杂硅的氮化镓层,远离有源层的氮化镓层中硅的掺杂浓度大于靠近有源层的氮化镓层中硅的掺杂浓度,使得电子在叠层结构中远离有源层区域的数量大于靠近有源层区域的数量,数量上的差异有利于电子朝靠近有源层的方向运动。
另外,多个叠层结构中硅的掺杂浓度沿多个叠层结构的层叠方向逐层降低,一方面远离有源层的叠层结构中硅的掺杂浓度大于靠近有源层的叠层结构中硅的掺杂浓度,使得电子在远离有源层区域的数量大于靠近有源层区域的数量,数量上的差异有利于电子朝靠近有源层的方向运动;另一方面靠近有源层的叠层结构中硅的掺杂浓度较低,与有源层的晶格比较匹配,电流的横向扩展也较好,还能进一步避免部分电子跃迁到P型半导体层中与空穴进行非辐射复合,提高LED的发光效率。
可选地,同一个叠层结构30中,第一子层31中硅的掺杂浓度可以为第三子层33中硅的掺杂浓度的1.5倍~2.5倍,如2倍;第三子层33中硅的掺杂浓度可以为第二子层32中硅的掺杂浓度的5倍~10倍,如6倍~10倍。第一子层中硅的掺杂浓度比第三子层中硅的掺杂浓度略高,同时第三子层中硅的掺杂浓度远高于第二子层中硅的掺杂浓度,使得叠层结构中硅的掺杂浓度呈凹形,可以有效促进电流的横向扩展;同时两侧的子层中硅的掺杂浓度略有差异,使得两侧的电子数量也略有不同,可以利用数量上的差异促使电子朝靠近有源层的方向运动。
可选地,多个叠层结构30的第一子层31中硅的掺杂浓度的降低比例、多个叠层结构30的第二子层32中硅的掺杂浓度的降低比例、多个叠层结构30的第三子层33中硅的掺杂浓度的降低比例可以相等。采用相同的比例降低各个子层中硅的掺杂浓度,同一个叠层结构中各个子层之间硅掺杂浓度的差异比较恒定,有利于晶体结构的稳定。
进一步地,相邻两个第一子层31中,先层叠的第一子层31中硅的掺杂浓度可以为后层叠的第一子层31中硅的掺杂浓度的1.5倍~5倍,如1.5倍~4倍。如果先层叠的第一子层中硅的掺杂浓度小于后层叠的第一子层中硅的掺杂浓度的1.5倍,则可能由于第一子层中硅的掺杂浓度变化较小而无法有效避免部分电子跃迁到P型半导体层中与空穴进行非辐射复合,最终影响LED的发光效率;如果先层叠的第一子层中硅的掺杂浓度大于后层叠的第一子层中硅的掺杂浓度的5倍,则可能由于第一子层中硅的掺杂浓度变化较大而导致晶体质量较差,最终影响到LED的发光效率。
相应地,相邻两个第二子层32中,先层叠的第二子层32中硅的掺杂浓度可以为后层叠的第二子层32中硅的掺杂浓度的1.5倍~5倍,如1.5倍~4倍;相邻两个第三子层33中,先层叠的第三子层33中硅的掺杂浓度可以为后层叠的第三子层33中硅的掺杂浓度的1.5倍~5倍,如1.5倍~4倍。
示例性地,第一子层31中硅的掺杂浓度可以为5*1018/cm3~5*1019/cm3,如5*1018/cm3~3*1019/cm3;第二子层32中硅的掺杂浓度可以为5*1017/cm3~2.5*1018/cm3,如6*1017/cm3~2.5*1018/cm3;第三子层33中硅的掺杂浓度可以为2.5*1018/cm3~2.5*1019/cm3,如2.5*1018/cm3~1*1019/cm3,实现效果好。
可选地,多个叠层结构30的第一子层31的厚度、多个叠层结构30的第二子层32的厚度、多个叠层结构30的第三子层33的厚度可以均沿多个叠层结构30的层叠方向逐层降低;即多个叠层结构30的第一子层31的厚度沿多个叠层结构30的层叠方向逐层降低,多个叠层结构30的第二子层32的厚度沿多个叠层结构30的层叠方向逐层降低,多个叠层结构30的第三子层33的厚度沿多个叠层结构30的层叠方向逐层降低。各个子层的厚度与各个子层中硅的掺杂浓度同步降低,两者相互配合,远离有源层的叠层结构中硅的掺杂浓度较高,同时采用较大的厚度,可以为有源层提供足够数量的电子;靠近有源层的叠层结构中硅的掺杂浓度较低,同时采用较小的厚度,有利于电子注入有源层。
进一步地,多个叠层结构30的第一子层31的厚度的降低比例、多个叠层结构30的第二子层32的厚度的降低比例、多个叠层结构30的第三子层33的厚度的降低比例可以相等。采用相同的比例降低各个子层的厚度,同一个叠层结构中各个子层之间厚度的差异比较恒定,有利于晶体结构的稳定。
更进一步地,相邻两个第一子层31中,先层叠的第一子层31的厚度为后层叠的第一子层31的厚度的1.5倍~6倍,如1.5倍~4倍。如果先层叠的第一子层的厚度小于后层叠的第一子层的厚度的1.5倍,则可能由于第一子层的厚度变化较小而无法匹配第一子层中硅掺杂浓度的变化,导致注入有源层中的电子数量过少或过多;如果先层叠的第一子层的厚度大于后层叠的第一子层的厚度的6倍,则可能由于第一子层的厚度变化太大而导致晶体质量较差,最终影响到LED的发光效率。
相应地,相邻两个第二子层32中,先层叠的第二子层32的厚度为后层叠的第二子层32的厚度的1.5倍~6倍,如1.5倍~4倍;相邻两个第三子层33中,先层叠的第三子层33的厚度为后层叠的第三子层33的厚度的1.5倍~6倍,如1.5倍~4倍。
可选地,同一个叠层结构30中,第二子层32的厚度可以小于第一子层31的厚度,第三子层33的厚度可以等于第一子层31的厚度,避免第二子层太厚而导致N型半导体层整体的硅掺杂浓度较低,进而影响到电流扩展。
进一步地,同一个叠层结构30中,第一子层31的厚度可以为第二子层32的厚度的1.5倍~8倍,如3倍~8倍。如果第一子层的厚度小于第二子层的厚度的1.5倍,则可能由于第二子层太厚而导致N型半导体层整体的硅掺杂浓度较低,进而影响到电流扩展;如果第一子层的厚度大于第二子层的厚度的8倍,则可能由于第二子层太薄而无法有效起到保护晶格完整性的效果。
示例性地,第一子层31的厚度可以为100nm~500nm,如100nm~400nm;第二子层32的厚度可以为40nm~100nm,如40nm~80nm;第三子层33的厚度可以为100nm~500nm,如100nm~400nm,实现效果好。
可选地,叠层结构30的数量可以为5个~20个,如6个~15个。如果叠层结构的数量少于5个,则可能由于叠层结构的数量较少而无法有效调整注入有源层的电子数量;如果叠层结构的数量多于20个,则可能由于叠层结构的数量较多而造成生长工艺复杂、生长成本较高,甚至影响电子注入有源层。
可选地,衬底1的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。缓冲层2的材料可以采用未掺杂的氮化镓或者氮化铝。有源层4可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),如InxGa1-xN,0<x<1,量子垒的材料可以采用氮化镓。P型半导体层5的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,缓冲层2的厚度可以为15nm~30nm,优选为25nm。量子阱的厚度可以为2nm~3nm,优选为2.5nm;量子垒的厚度可以为8nm~11nm,优选为9.5nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为11个~13个,优选为12个;有源层4的厚度可以为130nm~160nm,优选为145nm。P型半导体层5的厚度可以为50nm~80nm,优选为65nm;P型半导体层5中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括未掺杂氮化镓层6,未掺杂氮化镓层6设置在缓冲层2和N型半导体层3之间,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时,缓冲层2为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层6。
进一步地,未掺杂氮化镓层6的厚度可以为2μm~3.5μm,优选为2.75μm。
可选地,该发光二极管外延片还可以包括应力释放层7,应力释放层7设置在N型半导体层3和有源层4之间,以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放,提高有源层的晶体质量,有利于电子和空穴在有源层进行辐射复合发光,提高LED的内量子效率,进而提高LED的发光效率。
可选地,如图1所示,该发光二极管外延片还可以包括电子阻挡层81,电子阻挡层81设置在有源层4和P型半导体层5之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层81的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1-yN,0.15<y<0.25。
进一步地,电子阻挡层81的厚度可以为30nm~50nm,优选为40nm。
优选地,如图1所示,该发光二极管外延片还可以包括低温P型层82,低温P型层82设置在有源层4和电子阻挡层81之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
具体地,低温P型层82的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层82的厚度可以为10nm~50nm,优选为30nm;低温P型层82中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括接触层9,接触层9设置在P型半导体层5上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地,接触层9的材料可以采用P型掺杂的氮化铟镓或者氮化镓。
进一步地,接触层9的厚度可以为5nm~300nm,优选为100nm;接触层9中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种发光二极管外延片的生长方法,适用于生长图1所示的发光二极管外延片。图3为本发明实施例提供的一种发光二极管外延片的生长方法的流程图。参见图3,该生长方法包括:
步骤201:提供一衬底。
可选地,该步骤201可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~500torr(优选为350torr),在氢气气氛中对衬底进行5分钟~6分钟(优选为5.5分钟)退火处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层。
在本实施例中,N型半导体层包括依次层叠的多个叠层结构,叠层结构包括依次层叠的第一子层、第二子层和第三子层。第一子层的材料、第二子层的材料和第三子层的材料均采用掺杂硅的氮化镓,多个叠层结构的第一子层中硅的掺杂浓度、多个叠层结构的第二子层中硅的掺杂浓度、多个叠层结构的第三子层中硅的掺杂浓度均沿多个叠层结构的层叠方向逐层降低。同一个叠层结构中,第一子层中硅的掺杂浓度大于第三子层中硅的掺杂浓度,第三子层中硅的掺杂浓度大于第二子层中硅的掺杂浓度。
可选地,同一个叠层结构中,第一子层的生长条件、第二子层的生长条件、第三子层的生长条件可以相同。进一步地,各个叠层结构的生长条件也可以相同,以方便实现。其中,生长条件可以包括生长温度和生长压力。
可选地,该步骤202可以包括:
第一步,控制温度为530℃~560℃(优选为545℃),压力为200torr~500torr(优选为350torr),在衬底上生长缓冲层;
第二步,控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~300torr(优选为250torr),在缓冲层上生长N型半导体层;
第三步,在N型半导体层上生长有源层;其中,量子阱的生长温度为760℃~780℃(优选为770℃),压力为200torr;量子垒的生长温度为860℃~890℃(优选为875℃),压力为200torr;
第四步,控制温度为940℃~980℃(优选为960℃),压力为200torr~600torr(优选为400torr),在有源层上生长P型半导体层。
可选地,在第二步之前,该生长方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,N型半导体层生长在未掺杂氮化镓层上。
具体地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~600torr(优选为400torr),在缓冲层上生长未掺杂氮化镓层。
可选地,在第三步之前,该生长方法还可以包括:
在N型半导体层上生长应力释放层。
相应地,有源层生长在应力释放层上。
可选地,在第四步之前,该生长方法还可以包括:
在有源层上生长电子阻挡层。
相应地,P型半导体层生长在电子阻挡层上。
具体地,在有源层上生长电子阻挡层,可以包括:
控制温度为930℃~970℃(优选为950℃),压力为100torr,在有源层上生长电子阻挡层。
优选地,在有源层上生长电子阻挡层之前,该生长方法还可以包括:
在有源层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
具体地,在有源层上生长低温P型层,可以包括:
控制温度为600℃~850℃(优选为750℃),压力为100torr~600torr(优选为300torr),在有源层上生长低温P型层。
可选地,在第四步之后,该生长方法还可以包括:
在P型半导体层上生长接触层。
具体地,在P型半导体层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔,如Veeco K465i MOCVD或者Veeco C4 MOCVD。实现时以氢气、或者氮气、或者氢气和氮气的混合气体作为载气,三甲基镓或三乙基镓作为镓源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,硅烷作为硅源,二茂镁作为镁源。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上;其特征在于,所述N型半导体层包括从所述缓冲层起依次层叠的多个叠层结构,所述叠层结构包括从所述缓冲层起依次层叠的第一子层、第二子层和第三子层;所述第一子层的材料、所述第二子层的材料和所述第三子层的材料均采用掺杂硅的氮化镓,所述多个叠层结构的第一子层中硅的掺杂浓度、所述多个叠层结构的第二子层中硅的掺杂浓度、所述多个叠层结构的第三子层中硅的掺杂浓度均沿所述多个叠层结构的层叠方向逐层降低;同一个所述叠层结构中,所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度,所述第三子层中硅的掺杂浓度大于所述第二子层中硅的掺杂浓度。
2.根据权利要求1所述的发光二极管外延片,其特征在于,同一个所述叠层结构中,所述第一子层中硅的掺杂浓度为所述第三子层中硅的掺杂浓度的1.5倍~2.5倍,所述第三子层中硅的掺杂浓度为所述第二子层中硅的掺杂浓度的5倍~10倍。
3.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述多个叠层结构的第一子层中硅的掺杂浓度的降低比例、所述多个叠层结构的第二子层中硅的掺杂浓度的降低比例、所述多个叠层结构的第三子层中硅的掺杂浓度的降低比例相等。
4.根据权利要求3所述的发光二极管外延片,其特征在于,相邻两个所述第一子层中,先层叠的所述第一子层中硅的掺杂浓度为后层叠的所述第一子层中硅的掺杂浓度的1.5倍~5倍。
5.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述多个叠层结构的第一子层的厚度、所述多个叠层结构的第二子层的厚度、所述多个叠层结构的第三子层的厚度均沿所述多个叠层结构的层叠方向逐层降低。
6.根据权利要求5所述的发光二极管外延片,其特征在于,所述多个叠层结构的第一子层的厚度的降低比例、所述多个叠层结构的第二子层的厚度的降低比例、所述多个叠层结构的第三子层的厚度的降低比例相等。
7.根据权利要求6所述的发光二极管外延片,其特征在于,相邻两个所述第一子层中,先层叠的所述第一子层的厚度为后层叠的所述第一子层的厚度的1.5倍~6倍。
8.根据权利要求1或2所述的发光二极管外延片,其特征在于,同一个所述叠层结构中,所述第二子层的厚度小于所述第一子层的厚度,所述第三子层的厚度等于所述第一子层的厚度。
9.根据权利要求8所述的发光二极管外延片,其特征在于,同一个所述叠层结构中,所述第一子层的厚度为所述第二子层的厚度的1.5倍~8倍。
10.一种发光二极管外延片的生长方法,其特征在于,所述生长方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
其中,所述N型半导体层包括从所述缓冲层起依次层叠的多个叠层结构,所述叠层结构包括从所述缓冲层起依次层叠的第一子层、第二子层和第三子层;所述第一子层的材料、所述第二子层的材料和所述第三子层的材料均采用掺杂硅的氮化镓,所述多个叠层结构的第一子层中硅的掺杂浓度、所述多个叠层结构的第二子层中硅的掺杂浓度、所述多个叠层结构的第三子层中硅的掺杂浓度均沿所述多个叠层结构的层叠方向逐层降低;同一个所述叠层结构中,所述第一子层中硅的掺杂浓度大于所述第三子层中硅的掺杂浓度,所述第三子层中硅的掺杂浓度大于所述第二子层中硅的掺杂浓度。
CN201910097795.5A 2019-01-31 2019-01-31 发光二极管外延片及其生长方法 Active CN109950375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910097795.5A CN109950375B (zh) 2019-01-31 2019-01-31 发光二极管外延片及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910097795.5A CN109950375B (zh) 2019-01-31 2019-01-31 发光二极管外延片及其生长方法

Publications (2)

Publication Number Publication Date
CN109950375A CN109950375A (zh) 2019-06-28
CN109950375B true CN109950375B (zh) 2021-04-02

Family

ID=67006728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097795.5A Active CN109950375B (zh) 2019-01-31 2019-01-31 发光二极管外延片及其生长方法

Country Status (1)

Country Link
CN (1) CN109950375B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990990B (zh) * 2021-09-01 2023-05-09 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN114695608B (zh) * 2022-05-31 2022-09-02 江西兆驰半导体有限公司 一种led外延片、芯片及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
US9558954B2 (en) * 2010-04-22 2017-01-31 Luminus Devices, Inc. Selective wet etching and textured surface planarization processes
CN102851734B (zh) * 2012-09-06 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
JP2014067893A (ja) * 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
CN108305922B (zh) * 2013-01-25 2020-04-28 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
CN103531680B (zh) * 2013-10-23 2016-03-02 苏州矩阵光电有限公司 一种led外延结构及其制备方法
CN104091871B (zh) * 2014-06-17 2017-09-15 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN104112798A (zh) * 2014-07-31 2014-10-22 圆融光电科技有限公司 发光二极管制备方法和发光二极管
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
CN105206723B (zh) * 2015-11-03 2017-11-07 湘能华磊光电股份有限公司 一种提高led亮度的外延生长方法
CN106057988B (zh) * 2016-06-22 2018-10-30 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片的制备方法
CN106252480B (zh) * 2016-08-05 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管外延片及其生长方法
CN107919416B (zh) * 2016-08-25 2019-03-12 映瑞光电科技(上海)有限公司 一种GaN基发光二极管外延结构及其制备方法
CN106328777B (zh) * 2016-09-08 2018-08-10 湘能华磊光电股份有限公司 一种发光二极管应力释放层的外延生长方法
CN108987543B (zh) * 2017-06-01 2019-12-17 英属开曼群岛商镎创科技股份有限公司 发光元件
CN107394018B (zh) * 2017-08-10 2019-01-04 湘能华磊光电股份有限公司 一种led外延生长方法
CN108598235B (zh) * 2018-05-09 2019-12-20 芜湖德豪润达光电科技有限公司 GaN基LED结构及其制备方法
CN108987544B (zh) * 2018-05-31 2020-04-14 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN108878606A (zh) * 2018-06-22 2018-11-23 西安电子科技大学 基于超晶格结构和δ掺杂的高效发光二极管及制备方法
CN108878603A (zh) * 2018-07-03 2018-11-23 贵州杰芯光电科技有限公司 一种氮化镓led的外延制备方法

Also Published As

Publication number Publication date
CN109950375A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109920884B (zh) 发光二极管外延片及其生长方法
CN110112269B (zh) 发光二极管外延片及其制备方法
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN109256445B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN118522833B (zh) Led外延片及其制备方法、led
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN112510124A (zh) 发光二极管外延片及其制造方法
CN114883464B (zh) 提高可靠性的发光二极管外延片及其制备方法
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109860357B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109830582B (zh) 发光二极管外延片及其生长方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN108550668B (zh) 一种发光二极管外延片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant