[go: up one dir, main page]

CN109920795A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN109920795A
CN109920795A CN201711313230.3A CN201711313230A CN109920795A CN 109920795 A CN109920795 A CN 109920795A CN 201711313230 A CN201711313230 A CN 201711313230A CN 109920795 A CN109920795 A CN 109920795A
Authority
CN
China
Prior art keywords
layer
light
substrate
area
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711313230.3A
Other languages
English (en)
Inventor
陈延青
谢建云
李伟
李成
郭攀
李岩锋
秦伟达
王宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711313230.3A priority Critical patent/CN109920795A/zh
Priority to US16/333,714 priority patent/US11231610B2/en
Priority to PCT/CN2018/096310 priority patent/WO2019114271A1/en
Priority to EP18859964.1A priority patent/EP3731007A4/en
Priority to PCT/CN2018/113746 priority patent/WO2019114456A1/zh
Priority to US16/343,485 priority patent/US11404582B2/en
Publication of CN109920795A publication Critical patent/CN109920795A/zh
Priority to US17/845,568 priority patent/US11728435B2/en
Priority to US18/343,279 priority patent/US12002887B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种阵列基板及其制造方法、显示装置。该阵列基板包括：基板，其中，基板具有显示区域和围绕显示区域的周边区域，显示区域具有以阵列形式排布的多个像素，像素包括透光区域和遮光区域，其中，位于显示区域的最外侧的像素构成多个边缘像素；以及遮光块，位于边缘像素的透光区域中。本发明描述的实施例可以使得边缘像素的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
对于具有不规则形状(例如圆形、圆角、U形等)的全屏显示装置或智能穿戴显示装置，需要显示区域的边缘也为非矩形的不规则形状，这样可以满足用户对显示装置的外形的多样化需求。
发明内容
本发明实施例提供了一种阵列基板及其制造方法、显示装置，能够解决具有不规则形状的显示区域在显示时边缘存在颗粒感和锯齿感的问题，从而提升显示装置的显示效果。
在本公开的第一方面中，提供一种阵列基板。阵列基板包括：基板，所述基板具有显示区域和围绕所述显示区域的周边区域，所述显示区域具有以阵列形式排布的多个像素，所述像素包括透光区域和遮光区域，其中，位于所述显示区域的最外侧的所述像素构成多个边缘像素；以及遮光块，位于所述边缘像素的所述透光区域中。
在本发明的实施例中，还包括位于所述基板上且位于所述遮光区域的薄膜晶体管，所述薄膜晶体管包括在所述基板上依次设置的有源层、栅极介质层以及栅极电极，所述阵列基板还包括位于所述有源层和所述基板之间的遮光层，其中，所述遮光块与所述遮光层同层设置。
在本发明的实施例中，还包括位于所述基板上且位于所述遮光区域的薄膜晶体管，所述薄膜晶体管包括有源层、栅极电极以及所述有源层和所述栅极电极之间的栅极介质层。
在本发明的实施例中，所述有源层位于所述基板和所述栅极电极之间，其中，所述遮光块与所述栅极电极同层设置。
在本发明的实施例中，所述栅极电极位于所述基板和所述有源层之间。
在本发明的实施例中，所述遮光块与所述栅极电极同层设置。
在本发明的实施例中，所述薄膜晶体管还包括设置在所述有源层上的源/漏电极，所述遮光块与所述源/漏电极同层设置。
在本发明的实施例中，所述遮光块包括分别覆盖所述边缘像素的透光区域的相对端部的第一部分和第二部分。
在本发明的实施例中，所述遮光块还包括位于所述第一部分和所述第二部分之间的第三部分。
在本发明的实施例中，所述遮光块的面积与所述边缘像素的面积的比值被设定为构成等差数列的N个值中的一个，其中，3≤N≤101，所述等差数列的首项为0，末项为100％。
在本公开的第二方面中，提供一种显示装置。该显示装置包括在本公开第一方面中所描述的任意一种阵列基板。
在本公开的第三方面中，提供一种用于制造阵列基板的方法，包括：提供基板，所述基板具有显示区域和围绕所述显示区域的周边区域，所述显示区域具有以阵列形式排布的多个像素，所述像素包括透光区域和遮光区域，其中，位于所述显示区域的最外侧的所述像素构成多个边缘像素；以及在所述边缘像素的所述透光区域中形成遮光块。
在本发明的实施例中，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：在所述基板上形成遮光材料层；构图所述遮光材料层以在所述遮光区域中形成遮光层以及在所述边缘像素的所述透光区域中形成所述遮光块；在所述遮光层和所述遮光块上形成第一绝缘层；在所述遮光区域中且在所述第一绝缘层上形成有源层；在所述有源层上形成作为栅极介质层的第二绝缘层；以及在所述遮光区域中且在所述第二绝缘层上形成栅极电极。
在本发明的实施例中，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：在所述基板上且在所述遮光区域中形成有源层；在所述有源层上形成作为栅极介质层的第三绝缘层；在所述第三绝缘层上形成第一导电层；以及构图所述第一导电层以在所述遮光区域中形成栅极电极以及在所述边缘像素的所述透光区域中形成所述遮光块。
在本发明的实施例中，还包括在形成所述有源层之前，在所述基板上且在所述遮光区域中形成遮光层，以及在所述遮光层上形成第四绝缘层。
在本发明的实施例中，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：在所述基板上形成第二导电层；构图所述第二导电层以在所述遮光区域中形成栅极电极以及在所述边缘像素的所述透光区域中形成所述遮光块；在所述栅极电极和所述遮光块上形成第四绝缘层；以及在所述遮光区域中且在所述第四绝缘层上形成有源层。
在本发明的实施例中，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：在所述基板上形成第三导电层；构图所述第三导电层以在所述遮光区域中形成栅极电极；在所述栅极电极上形成作为栅极介质层的第五绝缘层；在所述遮光区域中且在所述第五绝缘层上形成有源层；在所述有源层上形成第四导电材料层；以及构图所述第四导电材料层以在所述遮光区域中形成源/漏电极以及在所述边缘像素的所述透光区域中形成所述遮光块。
在本发明的实施例中，在所述边缘像素的所述透光区域中形成遮光块包括：形成分别覆盖所述边缘像素的透光区域的相对端部的第一部分和第二部分。
在本发明的实施例中，还形成位于所述第一部分和所述第二部分之间的第三部分。
在本发明的实施例中，所述遮光块的面积与所述边缘像素的面积的比值被设定为构成等差数列的N个值中的一个，其中，3≤N≤101，所述等差数列的首项为0，末项为100％。
在本文描述的实施例中，通过在阵列基板的边缘像素的透光区域中设置遮光块，可以使得边缘像素的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在说明的目的，并不旨在限制本申请的范围。
附图说明
本文中描述的附图用于仅对所选择的实施例的说明的目的，并不是所有可能的实施方式，并且不旨在限制本申请的范围，其中：
图1示出了一种显示装置的结构的示意图；
图2示出了图1所示的显示装置的阵列基板的局部示意图；
图3示出了根据本发明实施例的阵列基板的局部示意图；
图4示出了根据本发明一个实施例的阵列基板的截面图；
图5示出了根据本发明另一实施例的阵列基板的截面图；
图6示出了根据本发明又一实施例的阵列基板的截面图；
图7示出了根据本发明再一实施例的阵列基板的截面图；
图8A和8B示出了根据本发明实施例的像素的结构示意图；
图9A和9B示出了根据本发明实施例的边缘像素的结构示意图；
图10示出了根据本发明实施例的用于制造阵列基板的方法的流程图。
具体实施方式
现将参考附图详细描述各种实施例，其作为本发明的示例性示例而提供，以使得本领域技术人员能够实现本发明。
值得注意的是，以下附图和示例并不意味着限制本发明的范围。在使用已知的组件(或方法或过程)可以部分或全部实现本发明的特定元件的情况下，将仅描述对理解本发明所需要的这种已知组件(或方法或过程)的那些部分，并且这种已知组件的其它部分的详细描述将被省略以便不会混淆本发明。进一步地，各种实施例通过说明的方式包含与在此涉及的组件等同的现在和未来已知的等同物。
本发明中描绘的流程图仅仅是一个例子。在不脱离本发明精神的情况下，可以存在该流程图或其中描述的步骤的很多变型。例如，所述步骤可以以不同的顺序进行，或者可以添加、删除或者修改步骤。这些变型都被认为是所要求保护的方面的一部分。
在本公开的描述中，术语“上”、“之上”、“下”、“之下”、“之间”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。此外，当元件或层被称为在另一元件或层“上”时，它可以直接在该另一元件或层上，或者可以存在中间的元件或层；同样，当元件或层被称为在另一元件或层“下”时，它可以直接在该另一元件或层下，或者可以存在至少一个中间的元件或层；当元件或层被称为在两元件或两层“之间”时，其可以为该两元件或两层之间的唯一的元件或层，或者可以存在一个以上的中间元件或层。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，用语“包含”、“包括”、“含有”和“具有”及其语法变型旨在包括性的并且表示可以存在除所列要素之外的另外的要素。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。术语“第一”、“第二”、“第三”等仅用于描述的目的，而不能理解为指示或暗示相对重要性及形成顺序。
图1示出了一种显示装置的结构的示意图。图2示出了图1所示的显示装置的阵列基板的局部示意图。如图1所示，显示装置的显示区域a的边缘在宏观上具有圆角形状。然而，在微观上，如图2所示，显示区域a中的像素b通常为矩形形状，并且由于像素b在边缘处的排列参差不齐，使得显示区域a的边缘呈现为锯齿状。因此，在显示时，显示区域a的边缘会有颗粒感和锯齿感，影响显示装置的显示效果。
图3示出了根据本发明实施例的阵列基板1的局部示意图。如图3所示，阵列基板1可包括基板10。基板10具有显示区域100和围绕显示区域100的周边区域120。周边区域120可与彩膜基板(未示出)上的黑矩阵(未示出)对应设置。显示区域100具有以阵列形式排布的多个像素140，像素140可与彩膜基板上的彩色阻块(未示出)对应设置。像素140包括透光区域142和遮光区域144。位于显示区域100的最外侧的像素构成多个边缘像素160。根据本发明的实施例，阵列基板1还可包括遮光块20，其位于边缘像素160的透光区域142中以阻挡光的透过。
根据本发明的实施例，由于遮光块20位于阵列基板1的边缘像素160的透光区域142中，使得边缘像素160的透光率(即，透光区域的面积与遮光块的面积之差与透光区域的面积的比值)减少，降低了边缘像素160的亮度，从而降低人眼对具有非矩形形状的显示区域的边缘进行捕捉的敏锐度，最终能够减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。
需要说明的是，图3仅示出了具有非矩形边缘的阵列基板的一部分。此外，对像素的数量不做限制，可以根据实际需要设定像素的数量。
图4示出了根据本发明一个实施例的阵列基板1的边缘像素的截面图。根据本发明的实施例，阵列基板1还可包括位于基板10上并且位于遮光区域144的薄膜晶体管30。薄膜晶体管30包括在基板10上依次设置的有源层320、栅极介质层340以及栅极电极360，即该薄膜晶体管30为顶栅结构。阵列基板1还包括位于有源层320和基板10之间的遮光层40，遮光层40可以避免光线照射到有源层，从而影响薄膜晶体管30的性能。根据本发明的实施例，边缘像素160的透光区域142中的遮光块20可与遮光层40同层设置。遮光层40与遮光块20的材料可以相同。在该情况下，可以通过一次掩模、曝光、刻蚀工艺同时形成遮光层40与遮光块20，从而简化工艺流程。此外，遮光层40与有源层320之间还设置有绝缘层50。
通过以上描述可以看出，通过在阵列基板1的边缘像素160的透光区域142中设置遮光块20，可以使得边缘像素160的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。此外，通过将遮光块20可与遮光层40同层设置，可以简化工艺流程。需要说明的是，在本发明的实施例中，“同层设置”都是指由同一膜层形成。
图5示出了根据本发明另一实施例的阵列基板1的边缘像素的截面图。根据本发明的实施例，阵列基板1还可包括位于基板10上且位于遮光区域144的薄膜晶体管30。与图4所示的薄膜晶体管30相同，薄膜晶体管30包括在基板10上依次设置的有源层320、栅极介质层340以及栅极电极360。阵列基板1还包括位于有源层320和基板10之间的遮光层40，以及设置在遮光层40与有源层320之间的绝缘层50。根据本发明的实施例，边缘像素160的透光区域142中的遮光块20可与栅极电极360同层设置。遮光块20与栅极电极360的材料可以相同。在该情况下，可以通过一次掩模、曝光、刻蚀工艺同时形成遮光块20与栅极电极360，从而简化工艺流程。
图6示出了根据本发明又一实施例的阵列基板1的边缘像素的截面图。根据本发明的实施例，阵列基板1还可包括位于基板10上且位于遮光区域144的薄膜晶体管32。薄膜晶体管32包括在基板10上依次设置的栅极电极360、栅极介质层340以及有源层320，即该薄膜晶体管32为底栅结构。根据本发明的实施例，边缘像素160的透光区域142中的遮光块20可与栅极电极360同层设置。遮光块20与栅极电极360的材料可以相同。在该情况下，可以通过一次掩模、曝光、刻蚀工艺同时形成遮光块20与栅极电极360，从而简化工艺流程。
通过以上描述可以看出，通过在阵列基板1的边缘像素160的透光区域142中设置遮光块20，可以使得边缘像素160的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。此外，通过将遮光块20可与栅极电极360同层设置，可以简化工艺流程。
图7示出了根据本发明再一实施例的阵列基板1的边缘像素的截面图。根据本发明的实施例，阵列基板1还可包括位于基板10上且位于遮光区域144的薄膜晶体管34。薄膜晶体管34包括在基板10上依次设置的栅极电极360、栅极介质层340以及有源层320，即该薄膜晶体管34为底栅结构。根据本发明的实施例，薄膜晶体管34还可包括设置在有源层320上的源电极382/漏电极384。边缘像素160的透光区域142中的遮光块20可与源电极382/漏电极384同层设置。遮光块20与源电极382/漏电极384的材料可以相同。在该情况下，可以通过一次掩模、曝光、刻蚀工艺同时形成遮光块20与源电极382/漏电极384，从而简化工艺流程。
通过以上描述可以看出，通过在阵列基板1的边缘像素160的透光区域142中设置遮光块20，可以使得边缘像素160的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。此外，通过将遮光块20可与源电极382/漏电极384同层设置，可以简化工艺流程。
根据本发明的实施例，图8A和8B示出了根据本发明实施例的像素140的结构示意图，如图8A和8B所示，像素140和边缘像素160可包含位于透光区域142中的三个子像素1402。子像素1402可分别是红色子像素、绿色子像素以及蓝色子像素，它们可与彩膜基板上的相应彩色阻块(未示出)对应设置。对于边缘像素160，如图8B所示，遮光块20可设置在三个子像素1402内以阻挡光的透过。具体地，各个子像素1402内的遮光块20可具有相同的面积，从而使得同一个边缘像素160中的各个子像素1402具有相同的透光率，避免其中一个子像素1402出现过亮的问题，导致色差的产生。
根据本发明的实施例，图9A和9B示出了根据本发明实施例的边缘像素160的结构示意图，如图9A所示，遮光块20可包括分别覆盖边缘像素160的透光区域的相对端部的第一部分202和第二部分204。这样可以对边缘像素160进行细化覆盖，以达到更好的显示效果。根据本发明的实施例，如图9B所示，遮光块20还可包括位于第一部分202和第二部分204之间的第三部分206。这样可以对边缘像素160进一步进行细化覆盖，以达到更好的显示效果。
根据本发明的实施例，各个边缘像素160的遮光块20的面积大小可根据所期望的显示区域100的边缘形状来设定。然而，由于每个遮光块的面积可能因依赖于边缘形状而彼此不同，因此需要针对每个遮光块单独设计掩模，这潜在地增加了掩模的数量。为了减小掩模的数量，边缘像素160的遮光块20的面积与该边缘像素160的面积的比值可被设定为构成等差数列的N个值中的一个，具体地，3≤N≤101。该等差数列的首项为0，末项为100％。该设定可以减少制造过程中掩模板的数量。在一个示例实施例中，N等于9，该等差数列可以是0、12.5％、25％、37.5％、50％、62.5％、75％、87.5％、100％。例如，根据显示区域100的边缘形状，如果其中一个边缘像素160的遮光块20的面积与该边缘像素160的面积的比值应当为68％，则可以将该边缘像素160的遮光块20的面积与该边缘像素160的面积的比值设定为62.5％，即从上述等差数列中选取与68％最接近的值。在另一个示例实施例中，N等于3，该等差数列可以为0、50％、100％。在又一个示例实施例中，N等于4，该等差数列可以是0、33.3％、66.6％、100％。可以理解，上述N个值可以不构成等差数列，可以根据实际需要来设定。
在本发明的另一方面中，提供一种用于制造本文描述的阵列基板的方法。图10示出了根据本发明实施例的用于制造阵列基板的方法的流程图。
用于制造阵列基板的方法可包括以下步骤：
S101：提供基板；
S102：在基板的边缘像素的透光区域中形成遮光块。
在该实施例中，基板具有显示区域和围绕显示区域的周边区域。显示区域具有以阵列形式排布的多个像素，像素包括透光区域和遮光区域。位于显示区域的最外侧的像素构成多个边缘像素。
根据本发明的实施例，步骤S102中，遮光块可以包括分别覆盖边缘像素的透光区域的相对端部的第一部分和第二部分。这样可以对边缘像素进行细化覆盖，以达到更好的显示效果。根据本发明的实施例，这遮光块还包括位于第一部分和第二部分之间的第三部分。这样可以对边缘像素进一步进行细化覆盖，以达到更好的显示效果。
根据本发明的实施例，各个边缘像素的遮光块的面积大小可根据所期望的显示区域的边缘形状来设定。边缘像素160的遮光块20的面积与该边缘像素160的面积的比值可被设定为构成等差数列的N个值中的一个，具体地，3≤N≤101。该等差数列的首项为0，末项为100％。该设定可以减少制造过程中掩模板的数量。在一个示例实施例中，N等于9，该等差数列可以是0、12.5％、25％、37.5％、50％、62.5％、75％、87.5％、100％。在另一个示例实施例中，N等于3，该等差数列可以为0、50％、100％。在又一个示例实施例中，N等于4，该等差数列可以是0、33.3％、66.6％、100％。可以理解，上述N个值可以不构成等差数列，可以根据实际需要来设定。
通过以上描述可以看出，由于遮光块位于边缘像素的透光区域，使得边缘像素的透光率减少，降低了边缘像素的亮度，从而降低人眼对具有非矩形形状的显示区域的边缘进行捕捉的敏锐度，最终能够减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。
根据本发明的一个实施例，用于制造阵列基板的方法还可包括进一步在基板上且在遮光区域中形成薄膜晶体管。具体地，形成该薄膜晶体管的步骤可包括S201至S206。
S201：在基板上形成遮光材料层；
S202：构图遮光材料层，以在遮光区域中形成遮光层以及在边缘像素的透光区域中形成遮光块；
S203：在遮光层和遮光块上形成第一绝缘层；
S204：在遮光区域中且在第一绝缘层上形成有源层；
S205：在有源层上形成作为栅极介质层的第二绝缘层；
S206：在遮光区域中且在第二绝缘层上形成栅极电极。
该实施例提供的方法用于前述实施例描述的图4示出的阵列基板，其结构、功能和/或优点与前述实施例中的阵列基板的结构、功能和/或优点相同，在此不再详述。
根据本发明的另一实施例，用于制造阵列基板的方法还可包括进一步在基板上且在遮光区域中形成薄膜晶体管。具体地，形成该薄膜晶体管的步骤可包括S301至S304。
S301：在基板上且在遮光区域中形成有源层；
S302：在有源层上形成作为栅极介质层的第三绝缘层；
S303：在第三绝缘层上形成第一导电层；
S304：构图第一导电层以在遮光区域中形成栅极电极以及在边缘像素的透光区域中形成遮光块。
在该实施例中，方法还可包括在S301之前，在基板上且在遮光区域中形成遮光层，以及在遮光层上形成第四绝缘层。
该实施例提供的方法用于前述实施例描述的图5示出的阵列基板，其结构、功能和/或优点与前述实施例中的阵列基板的结构、功能和/或优点相同，在此不再详述。
根据本发明的又一实施例，用于制造阵列基板的方法还可包括进一步在基板上且在遮光区域中形成薄膜晶体管。具体地，形成该薄膜晶体管的步骤可包括S401至S404。
S401：在基板上形成第二导电层；
S402：构图第二导电层以在遮光区域中形成栅极电极以及在边缘像素的透光区域中形成遮光块；
S403：在栅极电极和遮光块上形成第四绝缘层；
S404：在遮光区域中且在第四绝缘层上形成有源层。
该实施例提供的方法用于前述实施例描述的图6示出的阵列基板，其结构、功能和/或优点与前述实施例中的阵列基板的结构、功能和/或优点相同，在此不再详述。
根据本发明的再一实施例，用于制造阵列基板的方法还可包括进一步在基板上且在遮光区域中形成薄膜晶体管。具体地，形成该薄膜晶体管的步骤可包括S501至S506。
S501：在基板上形成第三导电层；
S502：构图第三导电层以在遮光区域中形成栅极电极；
S503：在栅极电极上形成作为栅极介质层的第五绝缘层；
S504：在遮光区域中且在第五绝缘层上形成有源层；
S505：在有源层上形成第四导电材料层；
S506：构图第四导电材料层以在遮光区域中形成源/漏电极以及在边缘像素的透光区域中形成遮光块。
该实施例提供的方法用于前述实施例描述的图7示出的阵列基板，其结构、功能和/或优点与前述实施例中的阵列基板的结构、功能和/或优点相同，在此不再详述。
在本发明的又一方面中，还提供了一种包括前述实施例描述的阵列基板的显示装置。通过在显示装置的阵列基板的边缘像素的透光区域中设置遮光块，可以使得边缘像素的透光率减少，从而减小显示区域的边缘存在颗粒感和锯齿感的问题，提升了显示效果。
以上为了说明和描述的目的提供了实施例的前述描述。其并不旨在是穷举的或者限制本申请。特定实施例的各个元件或特征通常不限于特定的实施例，但是，在合适的情况下，这些元件和特征是可互换的并且可用在所选择的实施例中，即使没有具体示出或描述。同样也可以以许多方式来改变。这种改变不能被认为脱离了本申请，并且所有这些修改都包含在本申请的范围内。

Claims (20)

1.一种阵列基板，包括：
基板，所述基板具有显示区域和围绕所述显示区域的周边区域，所述显示区域具有以阵列形式排布的多个像素，所述像素包括透光区域和遮光区域，其中，位于所述显示区域的最外侧的所述像素构成多个边缘像素；以及
遮光块，位于所述边缘像素的所述透光区域中。
2.根据权利要求1所述的阵列基板，还包括位于所述基板上且位于所述遮光区域的薄膜晶体管，所述薄膜晶体管包括在所述基板上依次设置的有源层、栅极介质层以及栅极电极，所述阵列基板还包括位于所述有源层和所述基板之间的遮光层，其中，所述遮光块与所述遮光层同层设置。
3.根据权利要求1所述的阵列基板，还包括位于所述基板上且位于所述遮光区域的薄膜晶体管，所述薄膜晶体管包括有源层、栅极电极以及所述有源层和所述栅极电极之间的栅极介质层。
4.根据权利要求3所述的阵列基板，其中，所述有源层位于所述基板和所述栅极电极之间，其中，所述遮光块与所述栅极电极同层设置。
5.根据权利要求3所述的阵列基板，其中，所述栅极电极位于所述基板和所述有源层之间。
6.根据权利要求5所述的阵列基板，其中，所述遮光块与所述栅极电极同层设置。
7.根据权利要求5所述的阵列基板，其中，所述薄膜晶体管还包括设置在所述有源层上的源/漏电极，所述遮光块与所述源/漏电极同层设置。
8.根据权利要求1-7所述的阵列基板，其中，所述遮光块包括分别覆盖所述边缘像素的透光区域的相对端部的第一部分和第二部分。
9.根据权利要求8所述的阵列基板，其中，所述遮光块还包括位于所述第一部分和所述第二部分之间的第三部分。
10.根据权利要求1所述的阵列基板，其中，所述遮光块的面积与所述边缘像素的面积的比值被设定为构成等差数列的N个值中的一个，其中，3≤N≤101，所述等差数列的首项为0，末项为100％。
11.一种显示装置，包括根据权利要求1-10中任一项所述的阵列基板。
12.一种用于制造阵列基板的方法，包括：
提供基板，所述基板具有显示区域和围绕所述显示区域的周边区域，所述显示区域具有以阵列形式排布的多个像素，所述像素包括透光区域和遮光区域，其中，位于所述显示区域的最外侧的所述像素构成多个边缘像素；以及
在所述边缘像素的所述透光区域中形成遮光块。
13.根据权利要求12所述的方法，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：
在所述基板上形成遮光材料层；
构图所述遮光材料层以在所述遮光区域中形成遮光层以及在所述边缘像素的所述透光区域中形成所述遮光块；
在所述遮光层和所述遮光块上形成第一绝缘层；
在所述遮光区域中且在所述第一绝缘层上形成有源层；
在所述有源层上形成作为栅极介质层的第二绝缘层；以及
在所述遮光区域中且在所述第二绝缘层上形成栅极电极。
14.根据权利要求12所述的方法，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：
在所述基板上且在所述遮光区域中形成有源层；
在所述有源层上形成作为栅极介质层的第三绝缘层；
在所述第三绝缘层上形成第一导电层；以及
构图所述第一导电层以在所述遮光区域中形成栅极电极以及在所述边缘像素的所述透光区域中形成所述遮光块。
15.根据权利要求14所述的方法，还包括在形成所述有源层之前，在所述基板上且在所述遮光区域中形成遮光层，以及在所述遮光层上形成第四绝缘层。
16.根据权利要求12所述的方法，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：
在所述基板上形成第二导电层；
构图所述第二导电层以在所述遮光区域中形成栅极电极以及在所述边缘像素的所述透光区域中形成所述遮光块；
在所述栅极电极和所述遮光块上形成第四绝缘层；以及
在所述遮光区域中且在所述第四绝缘层上形成有源层。
17.根据权利要求12所述的方法，还包括在所述基板上且在所述遮光区域中形成薄膜晶体管，其中，形成所述薄膜晶体管包括：
在所述基板上形成第三导电层；
构图所述第三导电层以在所述遮光区域中形成栅极电极；
在所述栅极电极上形成作为栅极介质层的第五绝缘层；
在所述遮光区域中且在所述第五绝缘层上形成有源层；
在所述有源层上形成第四导电材料层；以及
构图所述第四导电材料层以在所述遮光区域中形成源/漏电极以及在所述边缘像素的所述透光区域中形成所述遮光块。
18.根据权利要求12-17所述的方法，其中，在所述边缘像素的所述透光区域中形成遮光块包括：形成分别覆盖所述边缘像素的透光区域的相对端部的第一部分和第二部分。
19.根据权利要求18所述的方法，其中，还形成位于所述第一部分和所述第二部分之间的第三部分。
20.根据权利要求12所述的阵列基板，其中，所述遮光块的面积与所述边缘像素的面积的比值被设定为构成等差数列的N个值中的一个，其中，3≤N≤101，所述等差数列的首项为0，末项为100％。
CN201711313230.3A 2017-12-12 2017-12-12 阵列基板及其制造方法、显示装置 Pending CN109920795A (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201711313230.3A CN109920795A (zh) 2017-12-12 2017-12-12 阵列基板及其制造方法、显示装置
US16/333,714 US11231610B2 (en) 2017-12-12 2018-07-19 Display panel and display apparatus
PCT/CN2018/096310 WO2019114271A1 (en) 2017-12-12 2018-07-19 Display panel and display apparatus
EP18859964.1A EP3731007A4 (en) 2017-12-12 2018-11-02 NETWORK SUBSTRATE, ITS MANUFACTURING PROCESS AND DISPLAY DEVICE
PCT/CN2018/113746 WO2019114456A1 (zh) 2017-12-12 2018-11-02 阵列基板及其制造方法、显示装置
US16/343,485 US11404582B2 (en) 2017-12-12 2018-11-02 Array substrate and method for manufacturing the same, and display device
US17/845,568 US11728435B2 (en) 2017-12-12 2022-06-21 Array substrate and method for manufacturing the same, and display device
US18/343,279 US12002887B2 (en) 2017-12-12 2023-06-28 Array substrate and method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711313230.3A CN109920795A (zh) 2017-12-12 2017-12-12 阵列基板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN109920795A true CN109920795A (zh) 2019-06-21

Family

ID=66820747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711313230.3A Pending CN109920795A (zh) 2017-12-12 2017-12-12 阵列基板及其制造方法、显示装置

Country Status (4)

Country Link
US (3) US11404582B2 (zh)
EP (1) EP3731007A4 (zh)
CN (1) CN109920795A (zh)
WO (1) WO2019114456A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352267A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 一种显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106735A (ko) 2019-11-29 2022-07-29 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 접합된 디스플레이 패널 및 디스플레이 구동 방법
KR20220053728A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 디스플레이 장치와, 이의 제조방법
CN112701145A (zh) * 2020-12-22 2021-04-23 Oppo（重庆）智能科技有限公司 有机电致发光二极管显示面板及其制备方法、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511152A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN205334901U (zh) * 2016-01-25 2016-06-22 成都京东方光电科技有限公司 异形显示面板及显示装置
CN106292108A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及显示面板
US20170219893A1 (en) * 2015-08-07 2017-08-03 Mitsubishi Electric Corporation Array substrate and liquid crystal display device using the array substrate
CN107255883A (zh) * 2017-08-01 2017-10-17 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107390444A (zh) * 2017-09-06 2017-11-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN107390422A (zh) * 2017-08-22 2017-11-24 厦门天马微电子有限公司 一种异形显示面板和显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
KR20070015805A (ko) 2005-08-01 2007-02-06 삼성전자주식회사 색필터 표시판 및 이를 포함하는 액정표시장치
JP5197206B2 (ja) 2008-07-25 2013-05-15 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5532481B2 (ja) * 2009-05-13 2014-06-25 Ｎｌｔテクノロジー株式会社 カラー画像表示方式、カラーフィルタ基板、カラー画素アレイ基板、画像表示装置及び電子機器
CN105754098B (zh) * 2010-10-06 2018-05-18 株式会社日本显示器 取向膜形成用组合物
KR101335526B1 (ko) 2012-09-12 2013-12-02 엘지디스플레이 주식회사 입체영상 표시장치
US9523896B2 (en) 2014-04-03 2016-12-20 Apple Inc. Border masking structures for liquid crystal displays
CN104570457B (zh) 2014-12-23 2017-11-24 上海天马微电子有限公司 一种彩色滤光基板及显示装置
JP6231246B2 (ja) 2015-02-26 2017-11-15 堺ディスプレイプロダクト株式会社 液晶パネル及び液晶表示装置
KR102354998B1 (ko) 2015-03-18 2022-01-24 삼성디스플레이 주식회사 액정 표시 장치
CN105116480A (zh) * 2015-10-15 2015-12-02 京东方科技集团股份有限公司 一种彩膜基板、显示面板及显示装置
JP2017181820A (ja) 2016-03-30 2017-10-05 パナソニック液晶ディスプレイ株式会社 曲面ディスプレイを備えた車載デバイス
TWI623795B (zh) 2017-03-17 2018-05-11 友達光電股份有限公司 遮光圖案
CN107357066B (zh) 2017-06-30 2020-04-03 厦门天马微电子有限公司 异形显示面板和显示装置
CN107167957B (zh) 2017-07-04 2019-11-26 厦门天马微电子有限公司 异形显示面板及显示装置
CN107422516B (zh) 2017-09-19 2020-01-21 厦门天马微电子有限公司 异形显示面板和显示装置
CN107742499B (zh) 2017-11-30 2021-02-19 武汉天马微电子有限公司 一种异形显示面板及显示装置
CN107861288B (zh) 2017-12-14 2020-12-29 京东方科技集团股份有限公司 显示面板和显示装置
CN108364568B (zh) 2018-03-19 2020-05-12 京东方科技集团股份有限公司 一种显示面板、显示装置及彩膜基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170219893A1 (en) * 2015-08-07 2017-08-03 Mitsubishi Electric Corporation Array substrate and liquid crystal display device using the array substrate
CN205334901U (zh) * 2016-01-25 2016-06-22 成都京东方光电科技有限公司 异形显示面板及显示装置
CN105511152A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN106292108A (zh) * 2016-09-08 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN107255883A (zh) * 2017-08-01 2017-10-17 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107390422A (zh) * 2017-08-22 2017-11-24 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107390444A (zh) * 2017-09-06 2017-11-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111352267A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 一种显示面板

Also Published As

Publication number Publication date
US11404582B2 (en) 2022-08-02
US12002887B2 (en) 2024-06-04
WO2019114456A1 (zh) 2019-06-20
US20210336065A1 (en) 2021-10-28
EP3731007A4 (en) 2021-11-03
EP3731007A1 (en) 2020-10-28
US20230343874A1 (en) 2023-10-26
US11728435B2 (en) 2023-08-15
US20220320345A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
CN107731101B (zh) 显示面板和显示装置
WO2020192054A1 (zh) 透明阵列基板、透明显示面板、显示面板及显示终端
CN111129102A (zh) 一种显示面板及显示装置
US20220102438A1 (en) Display panel and display device
CN108538895A (zh) 一种显示基板、显示基板的制作方法及显示装置
CN108681137B (zh) 一种显示基板及其制作方法、显示面板、显示装置
TWI390315B (zh) 畫素陣列
CN107255883A (zh) 一种显示基板及显示装置
CN109920795A (zh) 阵列基板及其制造方法、显示装置
CN108427226B (zh) 一种显示基板及显示装置
CN110767706B (zh) 显示基板以及其显示优化方法、显示面板及显示装置
WO2015113371A1 (zh) 显示基板和显示装置
US9921426B2 (en) Display with blue pigment layer under black matrix
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN108376523B (zh) 一种显示面板和显示装置
WO2016011726A1 (zh) 阵列基板及其制备方法、显示装置
CN104166177B (zh) 光栅及其制作方法、显示基板和显示装置
CN114694524A (zh) 一种oled显示面板及智能终端
CN106940504A (zh) 一种阵列基板、其制作方法及液晶显示面板、显示装置
CN107861288B (zh) 显示面板和显示装置
WO2017020338A1 (zh) 薄膜晶体管阵列基板及其制备方法、液晶面板
WO2019174334A1 (zh) 显示基板、制作方法、显示面板及显示装置
WO2017186095A1 (zh) 显示面板及其制备方法、显示装置
CN106200151B (zh) 一种阵列基板及其制备方法、显示面板
CN111929952A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190621