CN109891593A - 半导体装置以及电力变换装置 - Google Patents
半导体装置以及电力变换装置 Download PDFInfo
- Publication number
- CN109891593A CN109891593A CN201680090345.8A CN201680090345A CN109891593A CN 109891593 A CN109891593 A CN 109891593A CN 201680090345 A CN201680090345 A CN 201680090345A CN 109891593 A CN109891593 A CN 109891593A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- protective film
- chip end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 230000001681 protective effect Effects 0.000 claims abstract description 50
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 95
- 238000010276 construction Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 9
- 238000013515 script Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Inverter Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
半导体装置具备：有效区域，其是形成有半导体元件的区域；芯片端部，其是半导体层的外周部；以及耐压保持区域，其配置于有效区域与芯片端部之间。耐压保持区域之上由保护膜(15)覆盖，该保护膜(15)包含第1层(15a)以及形成于第1层(15a)之上的第2层(15b)。保护膜(15)的第1层(15a)以及第2层(15b)具有彼此相同的组成。第2层(15b)是保护膜(15)的最上层，以保护膜(15)的上表面变得凹凸这样的形状形成。
Description
技术领域
本发明涉及半导体装置以及电力变换装置，特别地，涉及用于抑制沿面放电的技术。
背景技术
就电力控制用半导体装置即功率半导体装置而言，因为需要保持高电压，所以在形成半导体元件的有效区域与半导体芯片的端部(以下称为“芯片端部”)之间，配置用于保持高电压的无效区域(以下称为“耐压保持区域”)。通常在耐压保持区域形成FLR(FieldLimiting Ring)构造、RESURF(REduced SURface Field)构造以及VLD构造(Variation ofLateral Doping)等对高电压进行分担、保持的扩散层。通过将这样的耐压保持区域设置于半导体装置的芯片内，从而半导体装置能够保持高电压。
但是，如果耐压保持区域的宽度宽，则芯片的尺寸变大，从1片半导体晶片获取的芯片数量减少，因此芯片成本增加。因此，正在研究使耐压保持区域变窄。尤其是，作为下一代的功率半导体装置而备受期待的碳化硅(SiC)半导体装置由于除了SiC晶片昂贵以外，晶体缺陷多，因此谋求使耐压保持区域的面积减小而使芯片尺寸减小。如果芯片尺寸减小，则能够降低芯片成本以及缺陷含有率。当前，使用FLR构造、RESURF构造以及VLD构造等而实现耐压保持区域的宽度的缩小。
另一方面，如果耐压保持区域的宽度变小，则芯片端部与有效区域之间的沿面距离变短，因此在芯片端部与有效区域之间容易产生沿面放电。因此，耐压保持区域的宽度短的半导体装置有时为了防止沿面放电，需要向使用了例如介电常数高的树脂的树脂模塑封装件进行搭载等，对封装件封装材料进行改良，结果导致成本上升。
在下述专利文献1中，公开了以下这样的半导体装置，即，通过在覆盖耐压保持区域的保护膜的上表面设置多个沟槽，从而在保护膜的上表面形成凹凸，使沿面距离变长。另外，在专利文献2中，公开了以下这样的半导体装置，即，通过将保护膜设为由等离子氮化膜及其之上的PSG膜构成的二层构造，将PSG膜图案化，从而在保护膜的上表面设置凹凸。在专利文献3中，公开了以下这样的半导体装置，即，在芯片周边设置露出PN结部的台面(mesa)沟，将露出了PN结部的台面沟的侧壁由保护膜覆盖。
专利文献1：日本特开2014-204067号公报
专利文献2：日本特开平02-119248号公报
专利文献3：日本特开2007-158218号公报
发明内容
就专利文献1的技术而言，由于在单层构造的保护膜形成沟槽，因此担心损伤保护膜的原本的功能即绝缘性的确保、应力缓和、相对于异物的保护等功能。就专利文献2的技术而言，存在以下这样的问题，即，由于构成保护膜的等离子氮化膜与PSG膜之间的密接力低，因此无法充分缓和外部应力。就专利文献3的技术而言，尽管能够使沿面距离变长，但由于以使PN结部露出的方式形成台面沟，因此存在以下这样的担忧，即，由形成台面沟时的蚀刻产生的异物、可移动离子给半导体装置的特性带来影响，以及，耐压保持区域的宽度变得过小。
本发明就是为了解决上述这样的课题而提出的，其目的在于提供能够确保高绝缘性、应力缓和等保护膜原本的功能，并且防止在芯片端部与有效区域之间产生沿面放电的半导体装置。
本发明的第1方案涉及的半导体装置，具备：半导体层；半导体元件，其形成于所述半导体层；有效区域，其是所述半导体层的所述半导体元件的形成区域；芯片端部，其是所述半导体层的外周部；耐压保持区域，其配置于所述有效区域与所述芯片端部之间；以及保护膜，其覆盖所述耐压保持区域，所述保护膜包含第1层以及形成于所述第1层之上的第2层，所述第1层以及第2层具有彼此相同的组成，所述第2层是所述保护膜的最上层，以所述保护膜的上表面变得凹凸的形状形成。
本发明的第2方案涉及的半导体装置，具备：半导体层；半导体元件，其形成于所述半导体层；有效区域，其是所述半导体层的所述半导体元件的形成区域；芯片端部，其是所述半导体层的外周部；耐压保持区域，其配置于所述有效区域与所述芯片端部之间；以及保护膜，其覆盖所述耐压保持区域，所述芯片端部的所述半导体层以在上表面产生台阶的方式具有比其它部分薄的部分，所述保护膜的所述芯片端部侧的端部位于所述半导体层的所述薄的部分之上。
发明的效果
根据本发明，能够维持高绝缘性、应力缓和等保护膜原本的功能，并且由于能够在芯片端部与有效区域之间使沿面距离变长，因此能够防止在芯片端部与有效区域之间产生沿面放电。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1涉及的半导体装置的结构的图。
图2是表示实施方式2涉及的半导体装置的结构的图。
图3是表示实施方式3涉及的半导体装置的结构的图。
图4是表示实施方式4涉及的电力变换系统的结构的框图。
具体实施方式
＜实施方式1＞
图1是表示实施方式1涉及的半导体装置的结构的图，示出了半导体芯片的端部附近的剖面。如图1所示，该半导体装置使用由半导体衬底1以及在其之上形成的外延层2构成的半导体层而形成。另外，该半导体层具有：有效区域，其是形成有半导体元件的区域；芯片端部，其是半导体芯片的外周部；以及耐压保持区域，其是配置于有效区域与芯片端部之间的耐压保持区域。耐压保持区域以及芯片端部以将有效区域包围的方式而配置。
在本实施方式中，作为在有效区域形成的半导体元件的例子，示出N型MOSFET。在这种情况下，将半导体衬底1以及外延层2的导电型设定为N型。另外，这里，使半导体衬底1以及外延层2由SiC形成。但是，半导体元件不限于N型MOSFET，也可以是P型MOSFET，还可以是IGBT、二极管等。另外，半导体衬底1以及外延层2的材料也不限于SiC，也可以是其它宽带隙半导体(氮化镓(GaN)、金刚石等)。另外，使用了硅(Si)的半导体装置也能够应用本发明。
在有效区域，在外延层2的表层部选择性地形成有P型的阱区域3。在阱区域3的表层部形成有N型的源极区域4以及作为高浓度的P型区域的阱接触区域5。阱区域3的夹在外延层2的N型区域与源极区域4之间的部分成为MOSFET的沟道区域。
在外延层2之上以覆盖沟道区域的上方的方式形成有栅极绝缘膜6，在栅极绝缘膜6之上形成有栅极电极7。另外，在栅极电极7之上形成有层间绝缘膜8，在层间绝缘膜8之上形成有源极电极9。源极电极9通过形成于层间绝缘膜8的接触孔而与源极区域4以及阱接触区域5连接。另外，在半导体衬底1的下表面(背面)配置有漏极电极10。
另一方面，在耐压保持区域，在外延层2的表层部，作为用于保持电压的终端构造，设置有P型的终端阱区域11以及在其外侧形成的P型的FLR 13。终端阱区域11通过接触孔而与源极电极9连接，在其连接部分形成有高浓度的P型区域即终端阱接触区域12。此外，作为设置于耐压保持区域的终端构造，除了FLR构造以外，也可以使用RESURF构造、VLD构造以及JTE(Junction Termination Extension)构造等。
在耐压保持区域的外延层2之上形成有场绝缘膜14，在场绝缘膜14之上以覆盖耐压保持区域的方式形成有由聚酰亚胺等构成的保护膜15。
在实施方式1中，保护膜15成为由第1层15a以及第2层15b构成的二层构造。第1层15a和第2层15b具有彼此相同的组成。第2层15b是保护膜15的最上层。另外，在第2层15b形成有沟槽16，以使得保护膜15的上表面变得凹凸。沟槽16能够通过对第2层15b进行照相制版等图案化处理而形成。
第2层15b具有沟槽16，由此保护膜15的上表面变得凹凸，因此芯片端部与有效区域之间的沿面距离(在图1中由虚线示出)变长，因此能够防止在芯片端部与有效区域之间产生沿面放电。另外，保护膜15是由第1层15a和第2层15b构成的二层构造，为了形成沟槽16而被加工的只是上侧的第2层15b。并且，由于第1层15a以及第2层15b组成相同，所以在两者之间得到高密接性。因此，高绝缘性、应力缓和等保护膜原本的功能得到良好的维持。并且，通过在第1层15a和第2层15b之间进行功能划分，从而还具有以下优点，即，能够将存在制造缺陷的情况下的功能变差控制在最小限度。
设置于第2层15b的沟槽16越深，越能够使沿面距离变长。因此，如图1所示，使沟槽16以到达第1层15a的上表面的方式而形成即可。另外，从使沿面距离变长的观点来看，优选沟槽16的延伸方与从芯片端部朝向有效区域的方向垂直。但是，沟槽16的形状只要能够使沿面距离变长即可，可以是任意的形状。例如，也可以取代沟槽16而设置多个任意形状的开口。
另外，在本实施方式中，将保护膜15设为仅由第1层15a以及第2层15b构成的二层构造，但保护膜15只要在最上层部包含第1层15a以及第2层15b即可，也可以是大于或等于三层的多层构造。
＜实施方式2＞
图2是表示实施方式2涉及的半导体装置的结构的图，示出半导体芯片的端部附近的剖面。在图2中，对具有与图1所示的要素相同的功能的要素，标注相同的标号。图2的半导体装置的结构与图1相比较，仅保护膜15的构造不同，其它相同。
在实施方式2中，同样地，保护膜15具有二层构造，该二层构造由彼此具有相同的组成的第1层15a以及第2层15b构成，第2层15b以保护膜15的上表面变得凹凸的形状形成。但是，在第2层15b形成有孔洞(void)17而非沟槽16，该孔洞17在第2层15b的上表面进行开口。
通过在容易产生孔洞的条件下形成第2层15b，从而能够使孔洞17在第2层15b内自然地产生。另外，在用于将保护膜15图案化的蚀刻工序中，如果将第2层15b的表面部分去除，则能够在第2层15b的上表面使孔洞17开口。由此，无需将第1层15a和第2层15b加工成不同的图案，就能够在保护膜15的上表面形成凹凸，能够使芯片端部与有效区域之间的沿面距离变长。此外，为了确保高绝缘性、应力缓和等保护膜原本的功能，优选第1层15a在难以产生孔洞的条件下形成。
第2层15b具有在其上表面开口的孔洞17，由此保护膜15的上表面变得凹凸，由此芯片端部与有效区域之间的沿面距离(在图2中由虚线示出)变长，能够防止在芯片端部与有效区域之间产生沿面放电。另外，保护膜15是由第1层15a和第2层15b构成的二层构造，形成孔洞17的仅是上侧的第2层15b。并且，由于第1层15a以及第2层15b组成相同，因此在两者之间得到高密接性。因此，高绝缘性、应力缓和等保护膜原本的功能得到良好的维持。并且，通过在第1层15a和第2层15b之间进行功能划分，从而还具有以下这样的优点，即，能够将存在制造缺陷的情况下的功能变差控制在最小限度。
在第2层15b的上表面开口的孔洞17越深，越能够使沿面距离变长。因此，如图2所示，优选以孔洞17的底部到达第2层15b的底部的方式而形成。即，优选孔洞17的大小与第1层15a的厚度相等。
＜实施方式3＞
图3是表示实施方式3涉及的半导体装置的结构的图，示出半导体芯片的端部附近的剖面。在图3中，对具有与图1所示的要素相同的功能的要素，标注相同的标号。图3的半导体装置的结构与图1相比较，仅芯片端部的构造以及保护膜15的构造不同，其它相同。另外，在本实施方式中，将保护膜15设为单层构造。
如图3所示，就实施方式3的半导体装置而言，芯片端部的半导体层(半导体衬底1以及外延层2)具有与其它部分的半导体层相比薄的部分18(以下，有时简称为“薄的部分18”)。由此，在芯片端部的半导体层的上表面形成台阶部19。并且，覆盖耐压保持区域的保护膜15将台阶部19覆盖，保护膜15的外侧的端部位于薄的部分18之上。
如此，通过对芯片端部和有效区域设置厚度(高度)差，使保护膜15的外侧的端部位于芯片端部的薄的部分18之上，从而能够使芯片端部与有效区域之间的沿面距离(在图3中由虚线示出)变长，能够防止在芯片端部与有效区域之间产生沿面放电。另外，由于不需要对保护膜15实施特殊的加工，因此高绝缘性、应力缓和等保护膜原本的功能得到良好的维持。但是，作为保护膜15，如果应用实施方式1或2所示的二层构造的保护膜15，则能够进一步使芯片端部与有效区域之间的沿面距离变长。
在本实施方式中，与上述专利文献3不同，台阶部19设置于没有PN结部的芯片端部，在台阶部19未露出PN结部。因此，不会产生以下问题，即，由形成台阶部19时的蚀刻产生的异物、可移动离子给半导体装置的特性带来影响，以及，使耐压保持区域的宽度过小。
并且，优选台阶部19倾斜，即，台阶部19的侧面相对于与外延层2的上表面垂直的方向倾斜。即使台阶部19的深度(外延层2与薄的部分18之间的台阶)、薄的部分18的宽度相同，与台阶部19垂直的情况相比，台阶部19倾斜的情况也能够确保更长的沿面距离。
特别地，实施方式3在半导体衬底1为SiC的情况下是有效的。通常，由于由SiC构成的半导体衬底1厚，容易使台阶部19的深度变深，因此能够容易地使芯片端部与有效区域之间的纵向的沿面距离变长。
＜实施方式4＞
本实施方式是将上述实施方式1～3涉及的半导体装置应用于电力变换装置。本发明不限定于特定的电力变换装置，但以下，作为实施方式4，对将本发明应用于三相逆变器的情况进行说明。
图4是表示电力变换系统的结构的框图，在该电力变换系统中应用了本实施方式涉及的电力变换装置。
图4所示的电力变换系统由电源100、电力变换装置200、负载300构成。电源100是直流电源，向电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以使电源100由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成。
电力变换装置200是连接在电源100和负载300之间的三相逆变器，将从电源100供给的直流电力变换为交流电力，向负载300供给交流电力。电力变换装置200如图4所示，具备：主变换电路201，其将直流电力变换为交流电力而输出；驱动电路202，其输出对主变换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将对驱动电路202进行控制的控制信号向驱动电路202输出。
负载300是由从电力变换装置200供给的交流电力驱动的三相电动机。此外，负载300不限定于特定的用途，是搭载于各种电气设备的电动机，例如，用作面向混合动力汽车或电动汽车、铁道车辆、电梯或者空调设备的电动机。
以下，对电力变换装置200的详细情况进行说明。主变换电路201具备开关元件和续流二极管(未图示)，通过开关元件进行通断，从而将从电源100供给的直流电力变换为交流电力，向负载300供给。主变换电路201的具体的电路结构存在各种结构，但本实施方式涉及的主变换电路201是两电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个续流二极管构成。对于主变换电路201的各开关元件应用上述实施方式1至3中的任意者涉及的半导体装置。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。并且，各上下桥臂的输出端子即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成对主变换电路201的开关元件进行驱动的驱动信号，供给至主变换电路201的开关元件的控制电极。具体地说，按照来自后述的控制电路203的控制信号，向各开关元件的控制电极输出将开关元件设为接通状态的驱动信号和将开关元件设为断开状态的驱动信号。在将开关元件维持为接通状态的情况下，驱动信号是大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制，以向负载300供给期望的电力。具体地说，基于应向负载300供给的电力，对主变换电路201的各开关元件应成为接通状态的时间(接通时间)进行计算。例如，能够通过与应输出的电压相对应地对开关元件的接通时间进行调制的PWM控制，对主变换电路201进行控制。并且，向驱动电路202输出控制指令(控制信号)，以在各时刻向应成为接通状态的开关元件输出接通信号，向应成为断开状态的开关元件输出断开信号。驱动电路202按照该控制信号，将接通信号或者断开信号作为驱动信号而向各开关元件的控制电极输出。
在本实施方式涉及的电力变换装置中，作为主变换电路201的开关元件而应用实施方式1至3涉及的半导体装置，因此能够实现低成本的电力变换装置。
在本实施方式中，对在两电平的三相逆变器应用本发明的例子进行了说明，但本发明不限定于此，能够应用于各种电力变换装置。在本实施方式中，采用了两电平的电力变换装置，但也可以是三电平或多电平的电力变换装置，在向单相负载供给电力的情况下，也可以向单相逆变器应用本发明。另外，在向直流负载等供给电力的情况下，也能够向DC/DC转换器或AC/DC转换器应用本发明。
另外，应用了本发明的电力变换装置不限定于上述的负载为电动机的情况，例如，还能够用作放电加工机或激光加工机、或者感应加热烹调器以及非接触器供电系统的电源装置，并且也能够用作太阳能发电系统以及蓄电系统等的功率调节器。
此外，本发明能够在本发明的范围内对各实施方式自由地进行组合，对各实施方式适当地进行变形、省略。
对于本发明进行了详细说明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
1半导体衬底，2外延层，3阱区域，4源极区域，5阱接触区域，6栅极绝缘膜，7栅极电极，8层间绝缘膜，9源极电极，10漏极电极，11终端阱区域，12终端阱接触区域，13FLR，14场绝缘膜，15保护膜，15a第1层，15b第2层，16沟槽，17孔洞，18半导体层的薄的部分，19台阶部，100电源，200电力变换装置，201主变换电路，202驱动电路，203控制电路，300负载。
Claims (9)
1.一种半导体装置，其特征在于，具备：
半导体层；
半导体元件，其形成于所述半导体层；
有效区域，其是所述半导体层的所述半导体元件的形成区域；
芯片端部，其是所述半导体层的外周部；
耐压保持区域，其配置于所述有效区域与所述芯片端部之间；以及
保护膜，其覆盖所述耐压保持区域，
所述保护膜包含第1层以及形成于所述第1层之上的第2层，
所述第1层以及第2层具有彼此相同的组成，
所述第2层是所述保护膜的最上层，以所述保护膜的上表面变得凹凸的形状形成。
2.根据权利要求1所述的半导体装置，其中，
所述第2层具有沟槽或者开口。
3.根据权利要求2所述的半导体装置，其中，
所述沟槽或者所述开口到达所述第1层的上表面。
4.根据权利要求1所述的半导体装置，其中，
所述第2层具有在所述第2层的上表面开口的孔洞。
5.根据权利要求4所述的半导体装置，其中，
所述孔洞的底部到达所述第2层的底部。
6.一种半导体装置，其特征在于，具备：
半导体层；
半导体元件，其形成于所述半导体层；
有效区域，其是所述半导体层的所述半导体元件的形成区域；
芯片端部，其是所述半导体层的外周部；
耐压保持区域，其配置于所述有效区域与所述芯片端部之间；以及
保护膜，其覆盖所述耐压保持区域，
所述芯片端部的所述半导体层以在上表面产生台阶的方式具有比其它部分薄的部分，
所述保护膜的所述芯片端部侧的端部位于所述半导体层的所述薄的部分之上。
7.根据权利要求6所述的半导体装置，其中，
所述芯片端部的所述台阶的侧面倾斜。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述半导体层由碳化硅形成。
9.一种电力变换装置，其具备：
主变换电路，其具有权利要求1至8中任一项所述的半导体装置，该主变换电路将被输入来的电力进行变换而输出；
驱动电路，其将驱动所述半导体装置的驱动信号向所述半导体装置输出；以及
控制电路，其将控制所述驱动电路的控制信号向所述驱动电路输出。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2016/082070 WO2018078799A1 (ja) | 2016-10-28 | 2016-10-28 | 半導体装置および電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109891593A true CN109891593A (zh) | 2019-06-14 |
Family
ID=62023322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680090345.8A Pending CN109891593A (zh) | 2016-10-28 | 2016-10-28 | 半导体装置以及电力变换装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20210288140A1 (zh) |
| JP (1) | JPWO2018078799A1 (zh) |
| CN (1) | CN109891593A (zh) |
| DE (1) | DE112016007385T5 (zh) |
| WO (1) | WO2018078799A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299612A (zh) * | 2020-02-21 | 2021-08-24 | 三菱电机株式会社 | 半导体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7287181B2 (ja) * | 2019-08-21 | 2023-06-06 | 株式会社デンソー | 半導体装置 |
| CN110854180B (zh) * | 2019-11-27 | 2024-04-16 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| JP2023182011A (ja) * | 2020-11-06 | 2023-12-26 | 住友電気工業株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| US20240006475A1 (en) * | 2021-01-19 | 2024-01-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
| JP7504066B2 (ja) | 2021-08-17 | 2024-06-21 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| WO2014054162A1 (ja) * | 2012-10-05 | 2014-04-10 | 株式会社 日立製作所 | 半導体装置およびそれを用いた電力変換装置 |
| JP2015019014A (ja) * | 2013-07-12 | 2015-01-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| CN104882357A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 半导体器件耐压终端结构及其应用于SiC器件的制造方法 |
| JP2016029735A (ja) * | 2015-10-21 | 2016-03-03 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119248A (ja) | 1988-10-28 | 1990-05-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2007158218A (ja) | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メサ型半導体装置 |
| JP2009267032A (ja) * | 2008-04-24 | 2009-11-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2014204067A (ja) | 2013-04-09 | 2014-10-27 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-10-28 WO PCT/JP2016/082070 patent/WO2018078799A1/ja active Application Filing
- 2016-10-28 JP JP2018547031A patent/JPWO2018078799A1/ja active Pending
- 2016-10-28 US US16/324,967 patent/US20210288140A1/en not_active Abandoned
- 2016-10-28 CN CN201680090345.8A patent/CN109891593A/zh active Pending
- 2016-10-28 DE DE112016007385.2T patent/DE112016007385T5/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| WO2014054162A1 (ja) * | 2012-10-05 | 2014-04-10 | 株式会社 日立製作所 | 半導体装置およびそれを用いた電力変換装置 |
| JP2015019014A (ja) * | 2013-07-12 | 2015-01-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| CN104882357A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 半导体器件耐压终端结构及其应用于SiC器件的制造方法 |
| JP2016029735A (ja) * | 2015-10-21 | 2016-03-03 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299612A (zh) * | 2020-02-21 | 2021-08-24 | 三菱电机株式会社 | 半导体装置 |
| CN113299612B (zh) * | 2020-02-21 | 2024-04-19 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112016007385T5 (de) | 2019-07-11 |
| JPWO2018078799A1 (ja) | 2019-01-10 |
| WO2018078799A1 (ja) | 2018-05-03 |
| US20210288140A1 (en) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109891593A (zh) | 半导体装置以及电力变换装置 | |
| JP6753951B2 (ja) | 半導体装置および電力変換装置 | |
| US11158511B2 (en) | Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer | |
| US11637184B2 (en) | Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter | |
| JPWO2018155566A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| US11915988B2 (en) | Semiconductor device and power converter | |
| JP6641523B2 (ja) | 半導体装置および電力変換装置 | |
| CN110582853B (zh) | 半导体装置和电力变换装置 | |
| US11239350B2 (en) | Semiconductor device, method of manufacturing semiconductor device, power conversion device | |
| CN110197826B (zh) | 半导体装置及其制造方法以及电力变换装置 | |
| US10601337B2 (en) | Semiconductor device and power conversion device | |
| US20230215942A1 (en) | Semiconductor device, power conversion apparatus, and method for producing semiconductor device | |
| US20230139229A1 (en) | Semiconductor device and power converter | |
| WO2022168240A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| JP6745737B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| US20240274655A1 (en) | Semiconductor device, electric power conversion device, and method for manufacturing semiconductor device | |
| JP7062143B1 (ja) | 半導体装置及び電力変換装置 | |
| JP7330396B2 (ja) | 半導体装置及び電力変換装置 | |
| JP7334678B2 (ja) | 半導体装置 | |
| JP2019110226A (ja) | ＳｉＣ半導体装置、電力変換装置およびＳｉＣ半導体装置の製造方法 | |
| CN116207140A (zh) | 半导体装置及电力变换装置 | |
| WO2022190269A1 (ja) | 炭化珪素半導体装置とその製造方法、および、電力変換装置 | |
| WO2022034636A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| CN117238946A (zh) | 半导体装置及电力转换装置 | |
| WO2022097262A1 (ja) | 半導体装置および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190614 |