[go: up one dir, main page]

CN109792147B - 用于低泄漏应用的esd保护电荷泵有源钳位 - Google Patents

用于低泄漏应用的esd保护电荷泵有源钳位 Download PDF

Info

Publication number
CN109792147B
CN109792147B CN201780055868.3A CN201780055868A CN109792147B CN 109792147 B CN109792147 B CN 109792147B CN 201780055868 A CN201780055868 A CN 201780055868A CN 109792147 B CN109792147 B CN 109792147B
Authority
CN
China
Prior art keywords
circuit
power supply
terminal
charge pump
supply node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780055868.3A
Other languages
English (en)
Other versions
CN109792147A (zh
Inventor
J·P·迪萨罗
F·法比兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109792147A publication Critical patent/CN109792147A/zh
Application granted granted Critical
Publication of CN109792147B publication Critical patent/CN109792147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0061—Details of emergency protective circuit arrangements concerning transmission of signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

所描述的示例包括静电放电(ESD)保护电路(100)，该ESD保护电路(100)包括：分流晶体管(MN0)，其耦合在第一电源节点(106)和第二电源节点(108)之间；感测电路(105)，其响应于检测到的由ESD应力事件引起的第一电源节点(106)的电压(VDD)的变化而递送控制电压信号(VG)以导通分流晶体管(MN0)；以及电荷泵电路(104)，其响应于控制电压信号(VG)将分流晶体管(MN0)导通而提升控制电压信号(VG)。

Description

用于低泄漏应用的ESD保护电荷泵有源钳位
背景技术
集成电路(IC)经常通过与带电体(例如，人)接触而经受静电放电(ESD)事件，该带电体在IC的一个或更多个引脚、焊盘或端子处引起高电压。当电荷量超过通过IC的电传导路径的能力时，ESD事件可能通过热失控和所导致的结短路和/或电介质击穿，导致金属氧化物半导体(MOS)电路中的栅结短路，从而损坏IC。可以在IC中提供保护电路(诸如钳位电路)，以使ESD电流在两个电源节点之间分流。然而，ESD分流晶体管通常非常大以传导大量的ESD相关电流。大尺寸的分流晶体管减小了集成电路中其他电路的空间，并且还增加了分流晶体管泄漏电流，从而增加了电路功耗。
发明内容
所描述的示例提供ESD保护电路，其具有分流晶体管，连同感测电路以及电荷泵电路，该分流晶体管耦合在电源节点之间，该感测电路响应于检测到的ESD应力事件而递送控制电压信号以导通分流晶体管，并且该电荷泵电路响应于控制电压信号将分流晶体管导通而提升控制电压信号。电荷泵增强了分流晶体管的导通状态驱动，以促进增加的分流电流能力和/或对于给定水平的ESD保护允许使用比其他方式所需的更小的分流晶体管。提升控制电压信号并减小分流晶体管尺寸减小整体ESD保护电路尺寸，并减小分流晶体管泄漏电流，从而提高电路功率效率。在某些示例中，阻挡电路防止从电荷泵到受保护电源节点的电流流动，并且允许来自受保护节点的电流流动以对电荷泵电路的电容器充电。在某些示例中，电荷泵电路包括电容器、触发晶体管，以及一个或更多个反相器，其在分流晶体管截止时对电容器充电，并且响应于控制电压信号将分流晶体管导通而将电容器放电以提升控制电压信号。
附图说明
图1是根据一个实施例的ESD保护电路的示意图，该ESD保护电路包括分流晶体管、用于基于检测到的ESD事件导通分流晶体管的感测电路、二极管连接的MOS晶体管阻挡电路，以及用于提升分流晶体管驱动信号的电荷泵。
图2是示出根据另一实施例的包括形成ESD保护电路中的电荷泵的开关电路的CMOS反相器级的示例电荷泵的进一步细节的示意图。
图3是根据另一实施例的使用二极管阻挡电路的另一示例ESD保护电路的示意图。
图4是图1的ESD保护电路中的栅极电压、焊盘电压和ESD电流的信号图。
图5是用于具有大分流晶体管的标准有源钳位和具有较小分流晶体管的图1的ESD保护电路的焊盘电压的信号图。
图6是用于具有类似尺寸的分流晶体管的标准有源钳位和图1的ESD保护电路的焊盘电压的信号图。
图7是根据另一实施例的包括图1的ESD保护电路的IC的示意图。
具体实施方式
在附图中，相同的附图标记始终表示相同的元件，并且各种特征不一定按比例绘制。在本说明书中，术语“耦合”或“耦接”包括间接或直接电连接或间接或直接机械连接或其组合。例如，如果第一设备耦合到第二设备或与第二设备耦合，则该连接可以通过直接电连接，或通过经由一个或更多个中间设备和连接的间接电连接。
在制造、组装、测试期间或在给定应用中的正常操作期间，集成电路可能被ESD事件损坏。如本文所述，ESD应力事件可以被理解为包括在I/O或电源焊盘或电路的其他外部可接近节点上产生高于正常供应到焊盘的电压(例如，高于VDD)的升高的电压(例如，相对于VSS或其他电压参考节点)的事件，或若不通过ESD保护电路衰减则会使电路部件受到应力或劣化的其他ESD事件。例如，ESD应力事件可以包括用于针对人体模型(HBM类0、1A、1B、1C、2、3A和3B)、充电设备模型(CDM类C1、C2、C3、C4、C5和C6)，以及机器模型(MM类M1、M2、M3和M4)进行测试ESD免疫分类的事件。人体模型模拟由人类放电引起的ESD，并且各种水平的HBM分类通常用于描述ESD应力事件。CDM模拟带电设备与导电材料接触时的放电，并且MM表示从物体到部件的放电。许多IC包括可能被ESD事件损坏的主机电路，该ESD事件将高电压递送到一个或更多个IC端子(例如，引脚、焊盘)。已经使用包括有源钳位电路的有源ESD保护电路，以在电源轨之间分流ESD电流以保护内部电路。例如，大的MOS晶体管可以耦合在电源轨之间并由控制信号驱动以分流ESD电流从而保护连接到电源轨的电路。然而，MOS分流晶体管相对较大并且通常占据ESD保护电路的总面积的大部分。在每个IC引脚提供有包括大分流晶体管的对应的ESD保护电路的情况下，该问题更加严重。
参照图1，示例ESD保护电路100包括有源钳位电路102，有源钳位电路102具有耦合在第一电源节点或轨106(例如，VDD)和第二电源节点或轨108(例如，VSS)之间的分流晶体管MN0。在一个示例中，第一电源节点106是相对于第二电源节点108的电压VSS(例如，电路接地)为正的电压VDD(例如，3.3V)。可以在集成电路(IC)中制造电路100，该集成电路包括主机电路和一个或更多个I/O焊盘118，以提供到主机电路的外部连接，如下面结合图7进一步描述的。图1的示例示出了一个此类I/O焊盘118。在该示例中，焊盘118分别通过二极管D1和二极管D2连接到电源节点106和电源节点108。第一二极管D1包括连接到I/O焊盘118的阳极，以及连接到电源节点106的阴极，诸如以允许来自与I/O焊盘118相关联的事件的ESD电流流入第一电源节点106。第二二极管D2包括连接到第二电源节点108的阳极，以及连接到I/O焊盘118的阴极，以允许从第二电源节点108到I/O焊盘118的电流流动。在这种配置中，由ESD电路100提供的保护可以保护：连接到I/O焊盘118的主机电路(未示出)；以及连接到电源节点106和电源节点108的任何电路。
该示例中的ESD电路100提供针对与I/O焊盘118和直接连接到电源节点106和/或电源节点108的焊盘相关联的ESD事件的保护，并且保护主机IC的电路免受I/O焊盘-VSS和VDD-VSS ESD应力事件的影响。此外，ESD电路100通过响应于控制电压信号VG导通分流晶体管MN0而使用电荷泵电路104提升提供到分流晶体管MN0的控制端子112的栅极控制电压信号VG，从而允许使用比常规设计小得多的分流晶体管MN0。以这种方式，可以在较高的栅极电压下驱动相对小的分流晶体管MN0，以便将比使用小于VDD的栅极控制信号可能传导的ESD应力电流更多的ESD应力电流从第一电源节点106传导到第二电源节点108。
该示例中的分流晶体管MN0是NMOS晶体管，其具有连接到第一电源节点106的漏极、连接到第二电源节点108的源极，以及栅极控制端子112。有源钳位电路102还包括感测电路105，该感测电路105响应于检测到的由ESD应力事件引起的电压VDD的变化(例如，增加)而递送控制电压信号VG以导通MN0。感测电路105包括电阻器R0，电阻器R0具有连接到电源节点106的上部第一端子，以及连接到第一内部节点110的第二端子。在第一内部节点110和第二电源节点108之间的电容器C0与R0串联连接。PMOS感测晶体管MP1用于感测或检测与电源节点106相关联的ESD事件。感测晶体管MP1包括在第二内部节点116处连接到阻挡电路103的源极，以及连接到分流晶体管MN0的栅极112的漏极。MP1的栅极控制端子连接到第一内部节点110以感测感测电容器C0两端的电压。感测电路105通过检测VDD相对于C0两端的电容器电压VC0的变化(例如，增加)来间接地感测电源电压VDD。响应于检测到的由ESD应力事件引起的电压VDD的增加，感测电路105提供控制电压信号VG以导通MN0。
阻挡电路103连接在第一电源节点106和感测电路105之间。电路103阻挡或以其他方式防止从电荷泵电路104到第一电源节点的电流流动。这有助于通过电荷泵电路104提升控制电压VG，以增强ESD电流分流和/或减小MN0的尺寸。阻挡电路106还允许从电源节点106到电荷泵电路103的电流流动，以便于对电荷泵电路104中的电容器充电。图1中的阻挡电路103包括PMOS晶体管MP0，PMOS晶体管MP0具有连接到电源节点106的源极，以及在节点116处连接到感测电路105和电荷泵电路104的栅极、漏极和管体，以提供从电源节点106到感测电路105的正向源极-管体二极管。可以使用防止从节点116到节点106的电流流动而允许沿相反方向的电流流动的其他阻挡电路。
电荷泵电路104包括电荷泵电容器C1和开关电路，该开关电路包括电荷泵触发晶体管MN1和奇数N个反相器，其中N≥1。在图1的示例中，三个反相器120、122和124在晶体管MN1和电容器C1之间彼此串联连接。图1中的电容器C1包括第一端子和第二端子，该第二端子在第二内部节点116处连接到阻挡电路103。反相器形成反相器电路，该反相器电路包括反相器电路输入端114和连接到电荷泵电容器C1的第一端子的反相器电路输出端125。在某些示例中，电荷泵电容器C1具有大约为分流晶体管MN0的栅极电容的电容，以在ESD事件期间提供显著的栅极电压提升。该示例中的电荷泵触发晶体管MN1是NMOS晶体管，该NMOS晶体管具有连接到第二电源节点108的源极、连接到反相器电路输入端114的漏极，以及连接到分流晶体管MN0的栅极112的栅极。电阻器R1连接在反相器电路输入端114和第一电源节点106之间。晶体管MN1和电阻器R1形成分压器，以在反相器电路输入端114处提供触发电压信号，以便切换第一反相器120。
还参照图2，在一个示例中，反相器120、122和124是CMOS反相器。该示例中的每个反相器分别包括反相器输入端和反相器输出端121、123和125。各个反相器120、122和124还包括上部PMOS晶体管M1，该上部PMOS晶体管M1具有连接到正电源节点106的源极、连接到反相器输出端的漏极，以及连接到反相器输入端的栅极。各个反相器还包括下部NMOS晶体管M2，该下部NMOS晶体管M2具有连接到电源节点108的源极、连接到反相器输出端的漏极和连接到对应的反相器输入端的栅极。当分流晶体管MN0截止时，开关电路MN1、120、122和124根据控制电压信号VG操作以在正常操作中对C1充电。开关电路响应于信号VG将分流晶体管MN0导通而切换第一电荷泵电容器端子的电压以将C1放电，从而提升控制电压信号VG。
在正常操作中(例如，VDD＝3.3V，VSS＝0V)，电容器C0通过电阻器R0充电至VDD。这在内部节点110上提供使MP1截止的高栅极电压。在这种状态下，节点116处的电压约为比VDD低一个二极管压降。此外，由于来自先前ESD保护事件的任何残余栅极电压已通过电阻器R2放电，分流晶体管MN0的栅极112处的电压约为0V。节点112上的低电压确保MN0截止。此外，所描述的提升操作允许减小MN0的尺寸，并因此减小通过MN0的任何正常操作模式泄漏电流。在正常操作中，节点112上的低电压使NMOS晶体管MN1截止，并且没有电流流过R1。在这种情况下，反相器电路输入端114处的电压为高(例如，大约为VDD)。因此，第一反相器120向其输出端121提供低信号，并且第二反相器122的输出为高。结果，最终反相器124在反相器电路输出端125处向电容器C1的第一端子提供低电压(例如，大约VSS)。在稳态操作中，C1充电，并且由于阻挡电路103的晶体管MP0两端的二极管压降，所得到的电荷泵电容器电压VC1接近VDD。
在与第一电源节点106(或二极管连接的I/O焊盘118)相关联的ESD事件期间，第一电源节点106的电压VDD将增加。电压VDD的增加引起感测晶体管MP1导通，因为电容器电压VC0不会瞬时改变，并且MP1的栅极110处的电压比MP1的源极节点116处的电压低得超过阈值电压量。当MP1导通时，控制端子112处的电压上升。这增加了分流晶体管MN0的栅极电压VG和电荷泵触发晶体管MN1的栅极电压。因此，感测电路晶体管MP1响应于由ESD应力事件引起的VDD的增加引起的第二内部节点116的电压的增加而将控制电压信号VG提供到栅极112，从而导通MN0。导通MN0使MN0开始将ESD电流从第一电源节点106传导到第二电源节点108。此外，控制电压信号VG的上升导通MN1。在这种情况下，MN1和R1提供分压器，并且节点114处的电压下降到低于第一反相器120(图2)的PMOS晶体管M1的阈值电压。这将第一反相器输出端121处的电压改变为高值。第二反相器122相应地在其输出端123处提供低电压，并且最终反相器124在反相器电路输出节点125处提供高输出电压。在这种情况下，电荷泵电容器C1的第一端子125处的电压接近VDD(在图2中，第三反相器124的M1导通)。因此，充电电容器C1的先前充电通过电荷分配将节点116处的电压提升到高于VDD，而阻挡电路103防止从节点116到电源节点106的电流流动。节点116处的电压的这种提升进而增加节点112处的控制电压信号VG，以进一步增强分流晶体管MN0的驱动，并因此增加由晶体管MN0分流的ESD电流的量。
MN0根据给定应用的给定ESD保护参数组来确定尺寸，使得由MN0进行的分流电流的持续传导防止电源节点106上的显著过电压状况。感测电路RC网络R0、C0的时间常数被设置成大约为(或略大于)预期ESD事件的持续时间。在有源钳位的这种配置中，R0*C0用于检测ESD应力事件的上升沿，并且被设置为略大于最大预期上升时间，例如50ns-100ns。确定有源钳位将保持有效的持续时间的RC时间常数由MN0的寄生栅极电容和放电电阻器R2形成，并且在一个示例中大约为几微秒。电源节点106处的VDD电压的上升引起通过电阻器R0对感测电路电容器C0进一步充电，这最终将节点110处的电压(VC0)升高到使感测晶体管MP1截止的电平。结果，通过将MN0的栅极电容放电来减小节点112处的控制电压信号VG，这使分流晶体管MN0和电荷泵触发晶体管MN1截止。反相器电路输入端114处的电压被R1上拉至大约VDD，并且反相器输出端121、123和125分别返回到低电平、高电平和低电平。电荷泵电容器C1的第一端子处的低电压允许经由流过阻挡电路103的电流将电容器C1再次充电到略小于VDD。
图3示出了另一示例ESD保护电路，其中阻挡电路103包括二极管D3，该二极管D3防止从电荷泵电容器C1到电源节点106的电流流动并允许从电源节点106到电荷泵电容器C1的电流流动。在该示例中，D3的阳极连接到电源节点106，并且D3的阴极连接到感测电路105。
图4示出了包括具有栅极电压曲线402和焊盘电压曲线404的电压曲线图400的信号图，栅极电压曲线402示出了在图1的保护电路100中的ESD事件期间分流晶体管MN0的栅极控制端子112处的控制电压信号VG，焊盘电压曲线404示出了在图1的保护电路100中的ESD事件期间第一电源节点106处的电压VDD。在一个示例中，ESD事件可以通过施加到第一电源节点106或I/O焊盘118的2kV的人体模型(HBM)电压脉冲来近似。图4还示出了具有曲线412的电流曲线图410，曲线412示出了在ESD事件期间由晶体管MN0传导的分流电流。在该示例中，电荷泵电容器C1在HBM脉冲的上升沿期间由反相器电路切换。ESD保护电路100通过比节点106处的VDD电压高约1.3V的栅极112处的提升的控制电压信号VG来启用NMOS分流晶体管MN0。如电压曲线图400所示，电路100有效地控制受保护节点106处的电压，并且曲线404包括初始上升，随后是由电路100的操作引起的下降以导通分流晶体管MN0。
图5示出了包括曲线502的信号图500，曲线502对应于在使用大分流晶体管(例如，具有4050μm的沟道宽度)的常规有源钳位电路的ESD事件期间在受保护正电源节点处的焊盘电压。图500还示出了曲线504，曲线504示出了使用具有宽度为2700μm的较小分流晶体管的ESD保护电路100MN0的在节点106处的VDD电压。如图5所示，曲线502和曲线504示出了所描述的保护电路100使用显著更小的分流晶体管MN0提供等效的ESD保护。此外，晶体管宽度的减小允许分流晶体管MN0的漏极-源极电容的显著减小，并且因此显著地减小与分流晶体管相关联的任何泄漏电流，从而提高效率。
图6提供了示出受保护节点电压曲线602和受保护节点电压曲线604的曲线图600，受保护节点电压曲线602和受保护节点电压曲线604分别对应于使用类似尺寸的分流晶体管的标准有源钳位和ESD保护电路100。在该示例中，4050μm的晶体管沟道宽度用于这两个电路。如图6所示，所描述的使用电荷泵电路104的示例ESD保护电路100增强了分流晶体管MN0的驱动，并且将受保护节点106处的峰值ESD电压降低了多于0.6V。在上文的示例中，在电荷泵电路104中使用大约7pF的充电电容器C1。电荷泵电路104本身占据显著小于分流晶体管MN0的空间，电荷泵电路104主要由MOS晶体管MN1、M1、M2和小电荷泵电容器C1构成，以用于选择性地将用于导通分流晶体管MN0的栅极控制电压信号VG提升。因此，与常规有源分流电路技术相比，受保护集成电路可以使用所描述的示例100来使用减小的空间量来保护内部电路免受ESD事件的影响。此外，由于在正常操作期间减小的分流晶体管电容和相关联的泄漏电流，分流晶体管MN0的尺寸的潜在减小降低了所得IC的功耗。
图7示出了包括图1的ESD保护电路100的IC 700。IC 700包括如上所述的第一电源节点106(VDD)和第二电源节点108(VSS)。在这种情况下，电源节点106连接到外部端子(例如，焊盘或引脚)711，并且第二电源节点108(VSS)连接到另一个IC端子712。此外，ICU 700包括主机电路702(例如，放大器电路、功率转换电路)，该主机电路702连接到电源节点106和电源节点108，并且连接到一个或更多个I/O焊盘或节点118。其他外部电路(未示出)通过对应的IC端子713可从外部访问I/O节点118。IC 700还包括如上所述的ESD保护电路100，该ESD保护电路100包括感测电路105、阻挡电路103、分流晶体管MN0和电荷泵电路104。如上所述，各个I/O端子713和相关联的I/O节点118分别使用对应的二极管D1和D2二极管式地连接到第一电源节点106和第二电源节点108。保护电路100响应于与电源端子711和/或I/O端子713相关联的ESD事件，激活晶体管MN0以将ESD电流从电源端子106分流到第二电源端子108。以这种方式，即使连接到电源节点106、电源节点108和I/O节点118，主机电路702也被保护免受ESD事件的影响。
其他实施方式是可能的，诸如通过在电路100中用NMOS晶体管代替PMOS晶体管，反之亦然，以便针对VSS节点108上的ESD事件提供保护。所描述的保护电路100可以用于有利地减轻或避免与常规有源钳位电路相关联的问题。对于给定水平的ESD稳健性，有源钳位具有相对大的面积和相关联的高水平的截止状态漏极泄漏电流，该面积主要由单个大FET的面积决定，该大FET通常具有至少几千微米的总宽度，并且高水平的截止状态漏极泄漏电流导致不希望的功耗，可能不适合某些应用。所描述的示例通过将栅极电压VG驱动到高于其漏极电压和受保护电源节点106上的电压二者，有助于显著减小分流晶体管MN0的尺寸，同时保持相同水平的ESD保护(例如，如图5的曲线502和曲线504所示)。与常规有源钳位不同，包括电荷泵电路104使得大FET的栅极电压能够超过其漏极电压。增加的栅极驱动允许减小大FET的总宽度，同时保持相同的ESD钳位电压，或者对于相同的大FET宽度允许较低的ESD钳位电压，从而实现ESD保护水平、泄漏和面积的更有利的组合。此外，所描述的示例100不需要添加单独的电源节点或总线来提供分流晶体管栅极控制信号，并且电荷泵电路104的添加提供了低复杂度的解决方案。
在所描述的实施例中，修改是可能的，并且在权利要求的范围内，其他实施例也是可能的。

Claims (21)

1.一种静电放电保护电路，即ESD保护电路，其包括：
钳位电路，所述钳位电路包括：分流晶体管，其耦合在第一电源节点和第二电源节点之间，所述分流晶体管包括控制端子；以及感测电路，其被配置为感测所述第一电源节点的电压，并且被配置为响应于检测到的由ESD应力事件引起的所述第一电源节点的所述电压的增加，将控制电压信号提供到所述控制端子以导通所述分流晶体管；
电荷泵电路，所述电荷泵电路包括：电荷泵电容器；以及开关电路，其被配置为当所述分流晶体管截止时对所述电荷泵电容器充电，并且被配置为响应于所述控制电压信号将所述分流晶体管导通而将所述电荷泵电容器放电以提升所述控制电压信号；以及
阻挡电路，其连接在所述第一电源节点和所述感测电路之间，所述阻挡电路被配置为防止从所述电荷泵电容器到所述第一电源节点的电流流动，并且被配置为允许从所述第一电源节点到所述电荷泵电容器的电流流动。
2.根据权利要求1所述的ESD保护电路，其中所述阻挡电路包括二极管，所述二极管具有连接到所述第一电源节点的阳极和连接到所述感测电路的阴极。
3.根据权利要求1所述的ESD保护电路，其中所述阻挡电路包括PMOS晶体管，所述PMOS晶体管具有连接到所述第一电源节点的源极、连接到所述感测电路的漏极、连接到所述感测电路的栅极，以及连接到所述感测电路的管体。
4.根据权利要求1所述的ESD保护电路，其中所述感测电路包括：
电阻器，其具有连接到所述第一电源节点的第一端子，以及连接到第一内部节点的第二端子；
电容器，其连接在所述第一内部节点和所述第二电源节点之间；以及
PMOS感测晶体管，其包括在第二内部节点处连接到所述阻挡电路的源极、连接到所述分流晶体管的所述控制端子的漏极，以及连接到所述第一内部节点的栅极，所述PMOS感测晶体管被配置为响应于由所述第一电源节点的所述电压的所述增加引起的所述第二内部节点的电压的增加，将所述控制电压信号提供到所述控制端子以导通所述分流晶体管。
5.根据权利要求4所述的ESD保护电路：
其中所述电荷泵电容器包括第一端子和第二端子，所述第二端子在所述第二内部节点处连接到所述阻挡电路；以及
其中所述电荷泵电路的开关电路包括：反相器电路，其包括反相器电路输入端、连接到所述电荷泵电容器的所述第一端子的反相器电路输出端，以及串联连接在所述反相器电路输入端和所述反相器电路输出端之间的奇数N个反相器，N是大于或等于1的奇数；NMOS电荷泵触发晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器电路输入端的漏极，以及连接到所述分流晶体管的所述控制端子的栅极；以及电阻器，其连接在所述反相器电路输入端和所述第一电源节点之间。
6.根据权利要求5所述的ESD保护电路，其中所述反相器电路包括串联连接在所述反相器电路输入端和所述电荷泵电容器的所述第一端子之间的三个反相器。
7.根据权利要求6所述的ESD保护电路，其中所述三个反相器是CMOS反相器，每个反相器包括：
反相器输入端；
反相器输出端；
PMOS晶体管，其包括连接到所述第一电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极，以及
NMOS晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极。
8.根据权利要求5所述的ESD保护电路，其中所述反相器是CMOS反相器，每个反相器包括：
反相器输入端；
反相器输出端；
PMOS晶体管，其包括连接到所述第一电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极，以及
NMOS晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极。
9.根据权利要求1所述的ESD保护电路，其中所述感测电路包括：
电阻器，其具有连接到所述第一电源节点的第一端子，以及连接到第一内部节点的第二端子；
电容器，其连接在所述第一内部节点和所述第二电源节点之间；以及
PMOS感测晶体管，其包括在第二内部节点处连接到所述电荷泵电路的源极、连接到所述分流晶体管的所述控制端子的漏极，以及连接到所述第一内部节点的栅极，所述PMOS感测晶体管被配置为响应于由所述第一电源节点的所述电压的所述增加引起的所述第二内部节点的电压的增加，将所述控制电压信号提供到所述控制端子以导通所述分流晶体管。
10.根据权利要求9所述的ESD保护电路：
其中所述电荷泵电容器包括第一端子和第二端子，所述第二端子在所述第二内部节点处连接到所述PMOS感测晶体管的所述源极；以及
其中所述电荷泵电路的开关电路包括：反相器电路，其包括反相器电路输入端、连接到所述电荷泵电容器的第一端子的反相器电路输出端，以及串联连接在所述反相器电路输入端和所述反相器电路输出端之间的奇数N个反相器，N是大于或等于1的奇数；NMOS电荷泵触发晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器电路输入端的漏极，以及连接到所述分流晶体管的所述控制端子的栅极；以及电阻器，其连接在所述反相器电路输入端和所述第一电源节点之间。
11.根据权利要求1所述的ESD保护电路：
其中所述电荷泵电容器包括第一端子和第二端子，所述第二端子与所述分流晶体管的所述控制端子耦合；以及
其中所述电荷泵电路的开关电路包括：反相器电路，其包括反相器电路输入端、连接到所述电荷泵电容器的所述第一端子的反相器电路输出端，以及串联连接在所述反相器电路输入端和所述反相器电路输出端之间的奇数N个反相器，N是大于或等于1的奇数；NMOS电荷泵触发晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器电路输入端的漏极，以及连接到所述分流晶体管的所述控制端子的栅极；以及电阻器，其连接在所述反相器电路输入端和所述第一电源节点之间。
12.根据权利要求11所述的ESD保护电路，其中每个反相器包括：
反相器输入端；
反相器输出端；
PMOS晶体管，其包括连接到所述第一电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极，以及
NMOS晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器输出端的漏极，以及连接到所述反相器输入端的栅极。
13.根据权利要求1所述的ESD保护电路，还包括连接在所述分流晶体管的所述控制端子和所述第二电源节点之间的电阻器。
14.一种集成电路，即IC，其包括：
第一电源节点；
第二电源节点；
主机电路，其与所述第一电源节点和所述第二电源节点耦合；以及
静电放电保护电路，即ESD保护电路，其包括：钳位电路；和电荷泵电路；
所述钳位电路包括：分流晶体管，其耦合在所述第一电源节点和所述第二电源节点之间，所述分流晶体管包括控制端子；以及感测电路，其被配置为响应于检测到的由ESD应力事件引起的所述第一电源节点的电压的增加，将控制电压信号递送到所述控制端子以导通所述分流晶体管；
所述电荷泵电路包括：电荷泵电容器；以及开关电路，所述开关电路用于在所述分流晶体管截止时对所述电荷泵电容器充电，并且所述开关电路用于响应于所述控制电压信号将所述分流晶体管导通，将所述电荷泵电容器放电以提升所述控制电压信号；以及
阻挡电路，其连接在所述第一电源节点和所述感测电路之间，所述阻挡电路被配置为防止从所述电荷泵电容器到所述第一电源节点的电流流动，并且被配置为允许从所述第一电源节点到所述电荷泵电容器的电流流动。
15.根据权利要求14所述的IC，其中所述感测电路包括：
电阻器，其具有连接到所述第一电源节点的第一端子，以及连接到第一内部节点的第二端子；
电容器，其连接在所述第一内部节点和所述第二电源节点之间；以及
PMOS感测晶体管，其包括在第二内部节点处连接到所述电荷泵电路的源极、连接到所述分流晶体管的所述控制端子的漏极，以及连接到所述第一内部节点的栅极，所述PMOS感测晶体管被配置为响应于由所述第一电源节点的所述电压的所述增加引起的所述第二内部节点的电压的增加，将所述控制电压信号提供到所述控制端子以导通所述分流晶体管。
16.根据权利要求14所述的IC：
其中所述电荷泵电容器包括第一端子和第二端子，所述第二端子与所述分流晶体管的所述控制端子耦合；以及
其中所述电荷泵电路的开关电路包括：反相器电路，其包括反相器电路输入端、连接到所述电荷泵电容器的第一端子的反相器电路输出端，以及串联连接在所述反相器电路输入端和所述反相器电路输出端之间的奇数N个反相器，N是大于或等于1的奇数；NMOS电荷泵触发晶体管，其包括连接到所述第二电源节点的源极、连接到所述反相器电路输入端的漏极，以及连接到所述分流晶体管的所述控制端子的栅极；以及电阻器，其连接在所述反相器电路输入端和所述第一电源节点之间。
17.根据权利要求14所述的IC，还包括：
I/O焊盘，其被配置为提供到所述主机电路的外部连接；
第一二极管，其包括连接到所述I/O焊盘的阳极，以及连接到所述第一电源节点的阴极；以及
第二二极管，其包括连接到所述第二电源节点的阳极，以及连接到所述I/O焊盘的阴极。
18.一种静电放电保护电路，即ESD保护电路，其包括：
分流晶体管，其耦合在第一电源节点和第二电源节点之间；
感测电路，其被配置为响应于检测到的由ESD应力事件引起的所述第一电源节点的电压的变化而递送控制电压信号以导通所述分流晶体管；
电荷泵电路，其被配置为响应于所述控制电压信号将所述分流晶体管导通而提升所述控制电压信号；以及
阻挡电路，其连接在所述第一电源节点和所述感测电路之间，所述阻挡电路被配置为防止从所述电荷泵电路到所述第一电源节点的电流流动，并且被配置为允许从所述第一电源节点到所述电荷泵电路的电流流动。
19.根据权利要求18所述的ESD保护电路，其中所述第一电源节点的正常电压相对于所述第二电源节点的正常电压为正。
20.根据权利要求18所述的ESD保护电路，其中所述分流晶体管包括控制端子，并且所述电荷泵电路包括：
电荷泵电容器，其具有第一端子和第二端子，所述第二端子与所述分流晶体管的所述控制端子耦合；以及
开关电路，所述开关电路包括：反相器电路，其包括反相器电路输入端、连接到所述电荷泵电容器的所述第一端子的反相器电路输出端，以及串联连接在所述反相器电路输入端和所述反相器电路输出端之间的奇数N个反相器，N是大于或等于1的奇数；电荷泵触发晶体管，其包括连接到所述第二电源节点的第一端子、连接到所述反相器电路输入端的第二端子，以及连接到所述分流晶体管的所述控制端子的控制端子；以及电阻器，其连接在所述反相器电路输入端和所述第一电源节点之间。
21.根据权利要求18所述的ESD保护电路，其中所述分流晶体管包括控制端子，并且所述ESD保护电路还包括连接在所述分流晶体管的所述控制端子和所述第二电源节点之间的电阻器。
CN201780055868.3A 2016-09-30 2017-10-02 用于低泄漏应用的esd保护电荷泵有源钳位 Active CN109792147B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/281,379 2016-09-30
US15/281,379 US10396550B2 (en) 2016-09-30 2016-09-30 ESD protection charge pump active clamp for low-leakage applications
PCT/US2017/054754 WO2018064666A1 (en) 2016-09-30 2017-10-02 Esd protection charge pump active clamp for low-leakage applications

Publications (2)

Publication Number Publication Date
CN109792147A CN109792147A (zh) 2019-05-21
CN109792147B true CN109792147B (zh) 2021-12-10

Family

ID=61757246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780055868.3A Active CN109792147B (zh) 2016-09-30 2017-10-02 用于低泄漏应用的esd保护电荷泵有源钳位

Country Status (4)

Country Link
US (2) US10396550B2 (zh)
EP (1) EP3520191B1 (zh)
CN (1) CN109792147B (zh)
WO (1) WO2018064666A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944256B2 (en) * 2018-03-29 2021-03-09 Intel Corporation On-die circuitry for electrostatic discharge protection (ESD) analysis
TWI654733B (zh) * 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
JP7110162B2 (ja) * 2019-09-13 2022-08-01 株式会社東芝 保護回路
CN116316443B (zh) * 2023-03-15 2025-03-25 电子科技大学 一种用于电荷泵的自监测电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852541A (en) * 1997-10-22 1998-12-22 Winbond Electronics Corp. Early trigger of ESD protection device by an oscillation circuit
CN104638622A (zh) * 2013-11-13 2015-05-20 瑞昱半导体股份有限公司 静电放电保护电路
CN105680433A (zh) * 2016-03-24 2016-06-15 北京大学 一种esd电源钳位保护电路

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0435047A3 (en) 1989-12-19 1992-07-15 National Semiconductor Corporation Electrostatic discharge protection for integrated circuits
US6043967A (en) * 1997-10-22 2000-03-28 Winbond Electronics Corp. Early trigger of ESD protection device by a voltage pump circuit
US6091593A (en) * 1997-10-22 2000-07-18 Winbond Electronics Corp. Early trigger of ESD protection device by a negative voltage pump circuit
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6400540B1 (en) 1999-03-12 2002-06-04 Sil.Able Inc. Clamp circuit to prevent ESD damage to an integrated circuit
US6624992B1 (en) * 2000-10-06 2003-09-23 Qualcomm, Incorporated Electro-static discharge protection circuit
TW538522B (en) * 2002-05-15 2003-06-21 Winbond Electronics Corp Fast-triggered static charge protection circuit and its method
JP4574960B2 (ja) * 2003-06-24 2010-11-04 ルネサスエレクトロニクス株式会社 車両用電源制御装置及び制御チップ
KR100587089B1 (ko) 2004-12-28 2006-06-08 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
RU2308146C2 (ru) * 2005-12-13 2007-10-10 Общество с ограниченной ответственностью "Юник Ай Сиз" Устройство защиты выводов интегральных схем со структурой мдп от электростатических разрядов
WO2008059451A2 (en) * 2006-11-15 2008-05-22 Nxp B.V. Protection circuit with overdrive technique
KR101016957B1 (ko) 2007-02-15 2011-02-28 주식회사 하이닉스반도체 반도체 장치용 정전기 보호 장치
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8102632B2 (en) 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Electrostatic discharge power clamp trigger circuit using low stress voltage devices
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8335064B2 (en) 2010-06-30 2012-12-18 Infineon Technologies Ag ESD clamp adjustment
US8431959B2 (en) 2010-10-19 2013-04-30 Semiconductor Components Industries, Llc Method of forming an ESD protection device and structure therefor
US8633541B2 (en) 2010-12-28 2014-01-21 Texas Instruments Incorporated Diode isolated drain extended NMOS ESD cell
US8576526B2 (en) * 2012-02-16 2013-11-05 International Business Machines Corporation Reduced current leakage in RC ESD clamps
FR2987496A1 (fr) * 2012-02-29 2013-08-30 St Microelectronics Rousset Circuit de protection contre les decharges electrostatiques
US8935117B2 (en) * 2012-03-09 2015-01-13 Freescale Semiconductor, Inc. Circuit and method for measuring voltage
US8643987B2 (en) * 2012-05-04 2014-02-04 International Business Machines Corporation Current leakage in RC ESD clamps
US9224724B2 (en) 2012-05-30 2015-12-29 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional ESD device
DE102012108105A1 (de) * 2012-08-31 2014-03-06 Ams Ag Schutzschaltung und Verfahren zum Schutz einer Schaltung
RU2585882C2 (ru) * 2013-07-18 2016-06-10 Открытое акционерное общество "АНГСТРЕМ" Устройство защиты от разрядов статического электричества выводов питания комплементарных моп (металл-окисел-полупроводник) интегральных схем на кремниевых пластинах с проводимостью n-типа
TWI504090B (zh) * 2013-11-06 2015-10-11 Realtek Semiconductor Corp 靜電放電防護電路
US9711643B2 (en) 2013-11-25 2017-07-18 Texas Instruments Incorporated ESD robust MOS device
US9431384B2 (en) 2014-03-21 2016-08-30 Texas Instruments Incorporated Programmable ESD protection circuit
US9413169B2 (en) * 2014-04-02 2016-08-09 Globalfoundries Inc. Electrostatic discharge protection circuit with a fail-safe mechanism
US9337651B2 (en) * 2014-04-23 2016-05-10 Via Alliance Semiconductor Co., Ltd. Electrostatic discharge protection circuit
US9640988B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. Comparative ESD power clamp
US9614368B2 (en) * 2015-02-10 2017-04-04 Texas Instruments Incorporated Area-efficient active-FET ESD protection circuit
EP3107121B1 (en) * 2015-06-16 2018-02-21 Nxp B.V. An electrostatic discharge power rail clamp circuit
US10312230B2 (en) * 2016-02-04 2019-06-04 Nxp Usa, Inc. ESD protection circuit having clamp control loop
US10381823B2 (en) * 2016-05-20 2019-08-13 Infineon Technologies Ag Device with power switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852541A (en) * 1997-10-22 1998-12-22 Winbond Electronics Corp. Early trigger of ESD protection device by an oscillation circuit
CN104638622A (zh) * 2013-11-13 2015-05-20 瑞昱半导体股份有限公司 静电放电保护电路
CN105680433A (zh) * 2016-03-24 2016-06-15 北京大学 一种esd电源钳位保护电路

Also Published As

Publication number Publication date
CN109792147A (zh) 2019-05-21
US10396550B2 (en) 2019-08-27
EP3520191A4 (en) 2019-11-20
EP3520191A1 (en) 2019-08-07
US20190341773A1 (en) 2019-11-07
WO2018064666A1 (en) 2018-04-05
EP3520191B1 (en) 2021-04-28
US11114848B2 (en) 2021-09-07
US20180097357A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN109792147B (zh) 用于低泄漏应用的esd保护电荷泵有源钳位
EP2937901B1 (en) Electrostatic discharge protection circuit
US9825022B2 (en) ESD clamp circuit
US7394631B2 (en) Electrostatic protection circuit
US7209332B2 (en) Transient detection circuit
CN105633072B (zh) 静电保护电路以及半导体集成电路装置
TWI568179B (zh) 高壓閘極驅動電路
TWI611552B (zh) 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法
US7990667B2 (en) Semiconductor device including esd protection field effect transistor with adjustable back gate potential
US6965503B2 (en) Electro-static discharge protection circuit
US8867183B2 (en) ESD protection techniques
US9263884B2 (en) Electrostatic protection circuit
US20080106834A1 (en) electrostatic discharge protection circuit
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
US7233467B2 (en) Method and apparatus for protecting a gate oxide using source/bulk pumping
KR101039856B1 (ko) 정전기 방전 회로
JP2018064082A (ja) 静電放電回路
JP2018534766A (ja) 静電気放電保護デバイス及び回路装置
KR101016964B1 (ko) 정전기 방전 보호 회로
CN211830608U (zh) 包括具有动态耦合到漏极的本体的nmos晶体管的电路
JP2015103689A (ja) 静電保護回路
US20180152019A1 (en) Esd protection circuit with passive trigger voltage controlled shut-off
US20180102642A1 (en) Electrostatic discharge circuit
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
JP2009021332A (ja) 静電気放電保護回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant