[go: up one dir, main page]

CN109766645B - 三值忆容器的电路模型 - Google Patents

三值忆容器的电路模型 Download PDF

Info

Publication number
CN109766645B
CN109766645B CN201910038760.4A CN201910038760A CN109766645B CN 109766645 B CN109766645 B CN 109766645B CN 201910038760 A CN201910038760 A CN 201910038760A CN 109766645 B CN109766645 B CN 109766645B
Authority
CN
China
Prior art keywords
voltage
circuit
operational amplifier
term
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910038760.4A
Other languages
English (en)
Other versions
CN109766645A (zh
Inventor
王晓媛
张雪
闵晓涛
周鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201910038760.4A priority Critical patent/CN109766645B/zh
Publication of CN109766645A publication Critical patent/CN109766645A/zh
Application granted granted Critical
Publication of CN109766645B publication Critical patent/CN109766645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种三值忆容器的电路模型。本发明包括负磁通‑φ项产生电路，φ+0.25项产生电路，φ‑0.25项产生电路，饱和输出电压Usat1项产生电路，饱和输出电压Usat2项产生电路，‑0.04sgn(φ+0.25)项产生电路，0.025sgn(φ‑0.25)项产生电路，C(φ)项产生电路，电荷q(t)产生电路。本发明原理简单、结构清晰、易于实现。该电路模型可用于三值忆容器电路的实验以及应用，在高密度非易失性存储器以及非线性电路等诸多领域中的应用具有重要意义。

Description

三值忆容器的电路模型
技术领域
本发明属于电路设计技术领域，涉及一种三值忆容器的电路模型，具体涉及一种物理可实现、具有忆容器特性的三值忆容器等效电路模型。
背景技术
忆容器(或称记忆电容器)是继忆阻器之后提出的一类具有记忆特性的无源二端口非线性电路元件，其电路特性取决于自身的历史条件。与忆阻器相比，忆容器能够储存能量，在数据读写和存储方面丢失的数据更少。由于忆容器是在纳米尺度下的器件，具有体积小、能耗低、断电还不易丢失的优点，可应用于非遗失性存储以及学习、适应和自发行为仿真等领域，此外，忆容器可应用于非线性电路中，以此产生动力学特性更为复杂的混沌振荡电路，可应用于通信工程、密码学等诸多领域。
由于目前记忆器件的物理实现还停留在实验室阶段，尚未进入商业化生产阶段，所以还无法从市场直接购得实际的记忆器件，为了对记忆元件所构成的电路和系统进行仿真研究，建立与其相关的模型是非常重要的。目前，虽已报导了少量忆容器的数学模型，但大多数模型都只停留在理论分析与仿真验证，而很少由硬件电路构成的等效电路，有的模型较复杂，导致实际应用中难以实现；有的误差较大，难以精确模拟实际忆容器的特性。此外，相较于连续忆容器，三值及多值忆容器的研究需求越来越大，因此，建立三值忆容器的数学模型并搭建其等效电路模型是十分有意义的。
发明内容
针对现有技术的不足，本发明提出了一种新的三值忆容器等效电路模型。
本发明解决技术问题所采取的技术方案如下：包括负磁通
Figure BDA00019468141800000217
项产生电路，
Figure BDA0001946814180000021
项产生电路，
Figure BDA0001946814180000022
项产生电路，饱和输出电压Usat1项产生电路，饱和输出电压Usat2项产生电路，-0.04sgn
Figure BDA0001946814180000023
项产生电路，0.025sgn
Figure BDA0001946814180000024
项产生电路，C
Figure BDA0001946814180000025
项产生电路，电荷q(t)产生电路。
负磁通
Figure BDA0001946814180000026
项产生电路由集成运算放大器芯片U1中的放大器1、电阻R1、电容C1和输入电压V(t)构成，输入电压V(t)加至
Figure BDA0001946814180000027
项产生电路，由集成运算放大器芯片U1中的放大器1，通过积分运算实现
Figure BDA0001946814180000028
的输出。
Figure BDA0001946814180000029
项产生电路由集成运算放大器芯片U1中的放大器2、电阻R2、R3、R4和-0.25V直流电压构成，将
Figure BDA00019468141800000210
和-0.25V直流电压加至
Figure BDA00019468141800000211
项产生电路，由集成运算放大器芯片U1中的放大器2，通过反相比例求和运算实现
Figure BDA00019468141800000212
的输出。
Figure BDA00019468141800000213
项产生电路由集成运算放大器芯片U1中的放大器3、电阻R5、R6、R7和0.25V直流电压构成，将
Figure BDA00019468141800000214
和+0.25V直流电压加至
Figure BDA00019468141800000215
项产生电路，由集成运算放大器芯片U1中的放大器3，通过反相比例求和运算实现
Figure BDA00019468141800000216
的输出。
饱和输出电压Usat1项产生电路由电压比较器芯片U3的比较器1和电阻R10构成，将
Figure BDA0001946814180000031
项加至饱和输出电压Usat1项产生电路，由电压比较器芯片U3的比较器1，通过比较运算实现Usat1的输出。
饱和输出电压Usat2项产生电路由电压比较器芯片U3的比较器2和电阻R11构成，将
Figure BDA0001946814180000032
项加至饱和输出电压Usat2项产生电路，由电压比较器芯片U3的比较器2，通过比较运算实现Usat2的输出。
-0.04sgn
Figure BDA0001946814180000033
项产生电路由集成运算放大器U1芯片中的放大器4、电阻R8、R9构成，将Usat1加至-0.04sgn
Figure BDA0001946814180000034
项产生电路，由集成运算放大器芯片U1中的放大器4，通过反相比例运算实现0.04sgn
Figure BDA0001946814180000035
的输出。
0.025sgn
Figure BDA0001946814180000036
项产生电路由集成运算放大器芯片U2中的放大器1、电阻R12、R13构成，将Usat2加至0.025sgn
Figure BDA0001946814180000037
项产生电路，由集成运算放大器芯片U2中的放大器1，通过反相比例运算实现的0.025sgn
Figure BDA0001946814180000038
输出。
C
Figure BDA0001946814180000039
项产生电路由集成运算放大器芯片U2中的放大器2、电阻R14、R15、R16、R17构成，将-0.04sgn
Figure BDA00019468141800000310
项、0.025sgn
Figure BDA00019468141800000311
项和-0.025V加至C
Figure BDA00019468141800000312
项产生电路，由集成运算放大器芯片U2中的放大器2，通过反相比例求和运算实现C
Figure BDA00019468141800000313
的输出。
q(t)产生电路由乘法器U4、集成运算放大器芯片U2中的放大器3、集成运算放大器芯片U2中的放大器4、电阻R18、电阻R19、电阻R20和R21构成。将C
Figure BDA00019468141800000314
项和输入电压V(t)通过乘法器U4的乘法运算，实现0.1q(t)的输出，将0.1q(t)项加至集成运算放大器芯片U2中的放大器3，通过反相比例运算实现-q(t)的输出，将-q(t)项加至集成运算放大器芯片U2中的放大器4，通过反相比例运算实现q(t)的输出。
优选的，所述的一种三值忆容器电路，包括集成运算放大器U1、集成运算放大器U2、电压比较器U3、乘法器U4、二十一个电阻、一个电容。所述的集成运算放大器U1和集成运算放大器U2采用LF347；电压比较器U3采用LM393；乘法器U4采用AD633AN。
所述的集成运算放大器U1的第1引脚与第一电容C1的一端相连；第2引脚与第一电容C1的另一端和第一电阻R1的一端相连，第一电阻R1的另一端与激励电压V(t)相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻R2的一端、第三电阻R3的一端和第四电阻R4的一端相连，第二电阻R2的另一端与第1引脚相连，第三电阻R3的另一端与-0.25V电压相连；第7引脚与第四电阻R4的另一端相连；第8引脚与第五电阻R5的一端相连；第9引脚与第五电阻R5的另一端、第六电阻R6的一端、第七电阻R7的一端相连，第六电阻R6的另一端与第1引脚相连，第七电阻R7的另一端与+0.25V电压相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第八电阻R8的一端、第九电阻R9的一端相连，第九电阻R9的另一端与电压比较器U3的第1引脚相连；第14引脚与第八电阻R8的另一端相连。
所述的集成运算放大器U2的第1引脚与第十二电阻R12的一端相连；第2引脚与第十二电阻R12的另一端、第十三电阻R13的一端相连，第十三电阻R13的另一端与电压比较器U3的第7引脚相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十四电阻R14的一端、第十五电阻R15的一端、第十六电阻R16的一端、第十七电阻R17的一端相连，第十四电阻R14的另一端与-0.025V电压相连，第十五电阻R15的另一端与集成运算放大器U1的第14引脚相连，第十六电阻R16的另一端与集成运算放大器U2的第1引脚相连；第7引脚与第十七电阻R17的另一端相连；第8引脚与第十八电阻R18的一端相连；第9引脚与第十八电阻R18的另一端、第十九电阻R19的一端相连，第十九电阻R19的另一端与乘法器U4的第7引脚相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第二十电阻R20的一端、第二十一电阻R21的一端相连，第二十一电阻R21的另一端与第8引脚相连；第14引脚与第二十电阻R20的另一端相连。
所述的电压比较器U3的第1引脚与第九电阻R9的另一端、第十电阻R10的一端相连；第2引脚接地；第3引脚与集成运算放大器U1的第7引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器U1的第8引脚相连；第7引脚与第十一电阻R11的一端、第十三电阻R13的另一端相连；第8引脚与第十电阻R10的另一端、第十一电阻R11的另一端、正15伏电源相连。
所述的乘法器U4的第1引脚与集成运算放大器U2的第7引脚相连；第2引脚接地；第3引脚与激励电压V(t)相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十九电阻R19的另一端相连；第8引脚接正15伏电源。
本发明设计了一种具有物理可实现性和丰富的忆容器特性的三值忆容器电路模型，该模型含有2个集成运算放大器芯片、1个电压比较器芯片、1个乘法器，原理简单、结构清晰、易于实现。该电路模型可用于三值忆容器电路的实验以及应用，在高密度非易失性存储器以及非线性电路等诸多领域中的应用具有重要意义。
附图说明
图1是本发明的等效电路框图。
图2是本发明模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明设计的三值忆容器电路模型，利用模拟电路实现忆容器模型的三种容值状态。本发明利用集成运算放大器、电压比较器和模拟乘法器电路实现忆容器特性中的相应运算，其中，集成运算放大器主要用于实现电压的积分运算、比例运算、反相求和运算。电压比较器用于实现电压大小的比较。模拟乘法器用于实现激励电压V(t)和C
Figure BDA0001946814180000064
的乘积运算。
本发明的理论出发点是得到一个分段线性函数描述的磁控忆容器模型的数学表达式:
Figure BDA0001946814180000061
在上式两边对时间进行微分,可得
Figure BDA0001946814180000062
其中
Figure BDA0001946814180000063
为磁控忆容器的忆容,即
Figure BDA0001946814180000071
如图1所示，本实例对三值忆容器等效电路包括集成运算放大器芯片U1、集成运算放大器芯片U2、电压比较器U3、乘法器U4。激励电压V(t)经过集成运算放大器芯片U1得到负的磁通量
Figure BDA0001946814180000072
负磁通量
Figure BDA0001946814180000073
和-0.25V电压经过集成运算放大器芯片U1得到变量
Figure BDA0001946814180000074
变量
Figure BDA0001946814180000075
和0.25V电压经过集成运算放大器芯片U1得到变量
Figure BDA0001946814180000076
变量
Figure BDA0001946814180000077
通过电压比较器U3得到饱和输出电压Usat1。变量
Figure BDA0001946814180000078
通过电压比较器U3得到饱和输出电压Usat2。变量Usat1算放大器芯片U1得到变量0.04sgn
Figure BDA0001946814180000079
变量Usat2通过集成运算放大器芯片U2得到变量-0.025sgn
Figure BDA00019468141800000710
变量0.04sgn
Figure BDA00019468141800000711
-0.025sgn
Figure BDA00019468141800000712
和-0.025V电压通过集成运算放大器芯片U2得到忆容值C
Figure BDA00019468141800000713
忆容值C
Figure BDA00019468141800000714
和激励电压V(t)通过乘法器U4得到变量0.1q(t)。变量0.1q(t)通过运算放大器芯片U2得到变量-q(t)。变量-q(t)通过运算放大器芯片U2得到变量q(t)。最后通过示波器观察激励电压V(t)和电荷q(t)的伏库特性关系。集成运算放大器芯片U1主要实现积分运算、反相比例运算和反相求和运算；集成运算放大器芯片U2主要实现反相比例运算和反相求和运算；电压比较器U3实现电压大小的比较；乘法器U4实现两信号的相乘运算。U1、U2采用LF347，U3采用LM393，U4采用AD633，LF347、LM393和AD633均为现有技术。
如图2所示，集成运算放大器芯片U1内集成4个运算放大器，其中第1、2、3引脚对应的运算放大器与电阻R1和电容C1构成积分运算电路，用于实现对激励电压V(t)的积分，其中设置电容C1的初始电压为-0.4V，即U1引脚1的输出为：
Figure BDA0001946814180000081
集成运算放大器U1的第5、6、7引脚对应的运算放大器与电阻R2、R3、R4构成反相比例求和运算电路，用于实现对负的磁通量
Figure BDA0001946814180000086
和-0.25V电压的反相比例求和，即U1引脚7的输出为：
Figure BDA0001946814180000082
集成运算放大器U1的第8、9、10引脚对应的运算放大器与电阻R5、R6、R7构成反相比例求和运算电路，用于实现对负的磁通量
Figure BDA0001946814180000087
和+0.25V电压的反相比例求和，即U1引脚8的输出为：
Figure BDA0001946814180000083
集成运算放大器U1的第12、13、14引脚对应的运算放大器与电阻R8、R9构成反相比例运算电路，用于实现对Usat1的反相比例运算，即U1引脚14的输出为：
Figure BDA0001946814180000084
集成运算放大器U2的第1、2、3引脚对应的运算放大器与电阻R12、R13构成反相比例运算电路，用于实现对Usat2的反相比例运算，即U2引脚1的输出为：
Figure BDA0001946814180000085
集成运算放大器U2的第5、6、7引脚对应的运算放大器与电阻R14、R15、R16、R17构成反相求和运算电路，用于实现对-0.04sgn
Figure BDA0001946814180000091
0.025sgn
Figure BDA0001946814180000092
和-0.25V电压的反相求和，得到忆容值C
Figure BDA0001946814180000093
即U2引脚7的输出为：
Figure BDA0001946814180000094
乘法器U4的型号为AD633，用以实现激励电压V(t)和忆容值C
Figure BDA0001946814180000095
的乘积运算，即U4输出端W引脚的输出为：
Figure BDA0001946814180000096
集成运算放大器U2的第8、9、10引脚对应的运算放大器与电阻R18、R19构成反相比例运算电路，用于实现对0.1q(t)的反相比例运算，即U2引脚8的输出为：
Figure BDA0001946814180000097
集成运算放大器U2的第12、13、14引脚对应的运算放大器与电阻R20、R21构成反相比例运算电路，用于实现对-q(t)的反相比例运算，即U2引脚14的电压为：
Figure BDA0001946814180000098
电压比较器U3的第1、2、3引脚对应的电压比较器1与电阻R10构成的电压比较电路，用于实现对
Figure BDA0001946814180000099
和参考接地电压的比较，即U3引脚1的输出电压为Usat1。
电压比较器U3的第5、6、7引脚对应的电压比较器2与电阻R11构成的电压比较电路，用于实现对
Figure BDA00019468141800000910
和参考接地电压的比较，即U3引脚7的输出电压为Usat2。
集成运算放大器U1的第1引脚与第一电容C1的一端连接，并作为负的磁通量
Figure BDA0001946814180000105
的输出端；第2引脚与第一电容C1的另一端与第一电阻R1的一端连接，第一电阻R1的另一端与激励电压V(t)连接；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻R2的一端、第三电阻R3、第四电阻R4的一端相连，第二电阻R2的另一端与第1引脚相连，第三电阻R3的另一端与-0.25V电压相连；第7引脚与第四电阻R4的另一端连接，并作为
Figure BDA0001946814180000101
的输出端。第8引脚与第五电阻R5的一端连接，并作为
Figure BDA0001946814180000102
的输出端；第9引脚与第五电阻R5的另一端、第六电阻R6的一端、第七电阻R7的一端连接，第六电阻R6的另一端与第1引脚相连，第七电阻R7的另一端与+0.25V电压相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第八电阻R8的一端、第九电阻R9的一端相连；第10引脚与第八电阻R8的另一端连接，并作为-0.04sgn
Figure BDA0001946814180000103
的输出端。
集成运算放大器U2的引脚1与第十二电阻R12的一端连接，并作为0.025sgn
Figure BDA0001946814180000104
的输出端；第2引脚与第十二电阻R12的另一端、第十三电阻R13的另一端相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十四电阻R14的一端、第十五电阻R15的一端、第十六电阻R16的一端、第十七电阻R17的一端相连，第十四电阻R14与-0.025V电压相连，第十五电阻R15的另一端与集成运算放大器U1的第14引脚相连，第十六电阻R16的另一端与集成运算放大器U2的第1引脚相连；第7引脚与第十七电阻R17的另一端连接，并作为C
Figure BDA0001946814180000111
的输出端；第8引脚与第十八电阻R18的一端连接，并作为-q(t)的输出端；第9引脚与第十八电阻R18的另一端、第十九电阻R19的一端相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第二十电阻R20的一端、第二十一电阻R21的一端相连，第二十一电阻R21的另一端与第8引脚相连；第14引脚与第二十电阻R20的另一端连接，并作为q(t)的输出端。
电压比较器U3的第1引脚与第九电阻R9的另一端、第十电阻R10的一端相连，并作为Usat1的输出端；第2引脚接地；第3引脚与集成运算放大器U1的第7引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器U1的第8引脚相连；第7引脚与第十一电阻R11的一端、第十三电阻R13的一端相连，并作为Usat2的输出端；第8引脚与第十电阻R10的另一端、第十一电阻R11的另一端、正15伏电源相连。
乘法器U4的第1引脚与集成运算放大器U2的第7引脚相连；第2引脚接地；第3引脚与激励电压V(t)相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十九电阻R19的另一端相连，并作为0.1q(t)的输出端；第8引脚接正15伏电源。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (5)

1.三值忆容器的电路模型，其特征在于：该电路模型基于以下数理关系建立：
Figure FDA0001946814170000011
其中
Figure FDA0001946814170000012
为磁通；
该电路模型包括负磁通
Figure FDA0001946814170000013
项产生电路，
Figure FDA0001946814170000014
项产生电路，
Figure FDA0001946814170000015
项产生电路，饱和输出电压Usat1项产生电路，饱和输出电压Usat2项产生电路，
Figure FDA0001946814170000016
项产生电路，
Figure FDA0001946814170000017
项产生电路，
Figure FDA0001946814170000018
项产生电路，电荷q(t)产生电路；
负磁通
Figure FDA0001946814170000019
项产生电路由集成运算放大器芯片U1中的第一放大器、电阻R1、电容C1和输入电压V(t)构成，输入电压V(t)加至
Figure FDA00019468141700000110
项产生电路，由集成运算放大器芯片U1中的第一放大器，通过积分运算实现
Figure FDA00019468141700000111
的输出；
Figure FDA00019468141700000112
项产生电路由集成运算放大器芯片U1中的第二放大器、电阻R2、R3、R4和-0.25V直流电压构成，将
Figure FDA00019468141700000113
和-0.25V直流电压加至
Figure FDA00019468141700000114
项产生电路，由集成运算放大器芯片U1中的第二放大器，通过反相比例求和运算实现
Figure FDA00019468141700000115
的输出；
Figure FDA00019468141700000116
项产生电路由集成运算放大器芯片U1中的第三放大器、电阻R5、R6、R7和0.25V直流电压构成，将
Figure FDA00019468141700000117
和+0.25V直流电压加至
Figure FDA00019468141700000118
项产生电路，由集成运算放大器芯片U1中的第三放大器，通过反相比例求和运算实现
Figure FDA00019468141700000119
的输出；
饱和输出电压Usat1项产生电路由电压比较器芯片U3的第一比较器和电阻R10构成，将
Figure FDA00019468141700000120
项加至饱和输出电压Usat1项产生电路，由电压比较器芯片U3的第一比较器，通过比较运算实现Usat1的输出；
饱和输出电压Usat2项产生电路由电压比较器芯片U3的第二比较器和电阻R11构成，将
Figure FDA00019468141700000121
项加至饱和输出电压Usat2项产生电路，由电压比较器芯片U3的第二比较器，通过比较运算实现Usat2的输出；
Figure FDA00019468141700000122
项产生电路由集成运算放大器U1芯片中的第四放大器、电阻R8、R9构成，将Usat1加至
Figure FDA00019468141700000123
项产生电路，由集成运算放大器芯片U1中的第四放大器，通过反相比例运算实现
Figure FDA00019468141700000124
的输出；
Figure FDA00019468141700000125
项产生电路由集成运算放大器芯片U2中的第一放大器、电阻R12、R13构成，将Usat2加至
Figure FDA00019468141700000126
项产生电路，由集成运算放大器芯片U2中的第一放大器，通过反相比例运算实现的
Figure FDA00019468141700000127
输出；
Figure FDA0001946814170000021
项产生电路由集成运算放大器芯片U2中的第二放大器、电阻R14、R15、R16、R17构成，将
Figure FDA0001946814170000022
项、
Figure FDA0001946814170000023
项和-0.025V加至
Figure FDA0001946814170000024
项产生电路，由集成运算放大器芯片U2中的第二放大器，通过反相比例求和运算实现
Figure FDA0001946814170000025
的输出；
q(t)产生电路由乘法器U4、集成运算放大器芯片U2中的第三放大器、集成运算放大器芯片U2中的放大器4、电阻R18、电阻R19、电阻R20和R21构成；将
Figure FDA0001946814170000026
项和输入电压V(t)通过乘法器U4的乘法运算，实现0.1q(t)的输出，将0.1q(t)项加至集成运算放大器芯片U2中的第三放大器，通过反相比例运算实现-q(t)的输出，将-q(t)项加至集成运算放大器芯片U2中的第四放大器，通过反相比例运算实现q(t)的输出；
所述的集成运算放大器U1和集成运算放大器U2采用LF347；电压比较器U3采用LM393；乘法器U4采用AD633AN。
2.根据权利要求1所述的电路模型，其特征在于：集成运算放大器芯片U1内集成4个运算放大器，其中第1、2、3引脚对应的运算放大器与电阻R1和电容C1构成积分运算电路，用于实现对激励电压V(t)的积分，其中设置电容C1的初始电压为-0.4V，即U1引脚1的输出为：
Figure FDA0001946814170000027
集成运算放大器U1的第5、6、7引脚对应的运算放大器与电阻R2、R3、R4构成反相比例求和运算电路，用于实现对负的磁通量
Figure FDA0001946814170000028
和-0.25V电压的反相比例求和，即U1引脚7的输出为：
Figure FDA0001946814170000029
集成运算放大器U1的第8、9、10引脚对应的运算放大器与电阻R5、R6、R7构成反相比例求和运算电路，用于实现对负的磁通量
Figure FDA00019468141700000210
和+0.25V电压的反相比例求和，即U1引脚8的输出为：
Figure FDA00019468141700000211
电压比较器U3的第1、2、3引脚对应的第一电压比较器与电阻R10构成的电压比较电路，用于实现对
Figure FDA00019468141700000212
和参考接地电压的比较，即U3引脚1的输出电压为Usat1；
电压比较器U3的第5、6、7引脚对应的第二电压比较器与电阻R11构成的电压比较电路，用于实现对
Figure FDA0001946814170000031
和参考接地电压的比较，即U3引脚7的输出电压为Usat2；
集成运算放大器U1的第12、13、14引脚对应的运算放大器与电阻R8、R9构成反相比例运算电路，用于实现对Usat1的反相比例运算，即U1引脚14的输出为：
Figure FDA0001946814170000032
3.根据权利要求2所述的电路模型，其特征在于：
集成运算放大器U2的第1、2、3引脚对应的运算放大器与电阻R12、R13构成反相比例运算电路，用于实现对Usat2的反相比例运算，即U2引脚1的输出为：
Figure FDA0001946814170000033
集成运算放大器U2的第5、6、7引脚对应的运算放大器与电阻R14、R15、R16、R17构成反相求和运算电路，用于实现对
Figure FDA0001946814170000034
和-0.25V电压的反相求和，得到忆容值
Figure FDA0001946814170000035
即U2引脚7的输出为：
Figure FDA0001946814170000036
4.根据权利要求3所述的电路模型，其特征在于：
乘法器U4用以实现激励电压V(t)和忆容值
Figure FDA0001946814170000037
的乘积运算，即U4输出端W引脚的输出为：
Figure FDA0001946814170000038
5.根据权利要求4所述的电路模型，其特征在于：
集成运算放大器U2的第8、9、10引脚对应的运算放大器与电阻R18、R19构成反相比例运算电路，用于实现对0.1q(t)的反相比例运算，即U2引脚8的输出为：
Figure FDA0001946814170000039
CN201910038760.4A 2019-01-16 2019-01-16 三值忆容器的电路模型 Active CN109766645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910038760.4A CN109766645B (zh) 2019-01-16 2019-01-16 三值忆容器的电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910038760.4A CN109766645B (zh) 2019-01-16 2019-01-16 三值忆容器的电路模型

Publications (2)

Publication Number Publication Date
CN109766645A CN109766645A (zh) 2019-05-17
CN109766645B true CN109766645B (zh) 2022-12-09

Family

ID=66454037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910038760.4A Active CN109766645B (zh) 2019-01-16 2019-01-16 三值忆容器的电路模型

Country Status (1)

Country Link
CN (1) CN109766645B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104931758A (zh) * 2014-03-21 2015-09-23 上海电科电器科技有限公司 直流剩余电流检测装置
CN107169253A (zh) * 2017-07-19 2017-09-15 杭州电子科技大学 对数型忆容器等效模拟电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843472B2 (ja) * 2006-03-13 2011-12-21 株式会社東芝 電圧発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104931758A (zh) * 2014-03-21 2015-09-23 上海电科电器科技有限公司 直流剩余电流检测装置
CN107169253A (zh) * 2017-07-19 2017-09-15 杭州电子科技大学 对数型忆容器等效模拟电路

Also Published As

Publication number Publication date
CN109766645A (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
CN108846165B (zh) 一种四阶局部有源忆阻器电路模型
CN107169253B (zh) 对数型忆容器等效模拟电路
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN109766643B (zh) 三值忆阻器的电路模型
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN105553459A (zh) 浮地压控忆阻器仿真器电路
CN110245421B (zh) 一种对数绝对值局部有源忆阻器电路模型
CN108959837A (zh) 一种四值忆阻器仿真器的实现电路
CN108234106A (zh) 一种基于忆阻器的隐藏Lü系统超混沌信号源电路
CN105375914A (zh) 一种实现忆感器特性的模拟电路
CN105447270B (zh) 指数型忆感器电路
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN110222451B (zh) 三阶绝对值局部有源忆阻器电路模型
CN108696274A (zh) 一种指数型流控忆阻器的电路模型
CN209168107U (zh) 一种三值忆阻器的电路模型
CN109766645B (zh) 三值忆容器的电路模型
CN205263816U (zh) 一种指数型忆感器电路
CN108718190A (zh) 一种指数型局部有源忆阻器仿真器
CN109885858B (zh) 一种二次曲线忆感器等效模拟电路
CN207148838U (zh) 一种实现指数型荷控忆容器仿真器的电路
CN209168108U (zh) 一种三值忆容器的电路模型
CN108736860A (zh) 一种荷控忆容器等效电路模型
CN105373678B (zh) 一种忆容器仿真器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant