CN109765814B - 一种内置高速数据转换器的fpga集成电路芯片 - Google Patents
一种内置高速数据转换器的fpga集成电路芯片 Download PDFInfo
- Publication number
- CN109765814B CN109765814B CN201811430618.6A CN201811430618A CN109765814B CN 109765814 B CN109765814 B CN 109765814B CN 201811430618 A CN201811430618 A CN 201811430618A CN 109765814 B CN109765814 B CN 109765814B
- Authority
- CN
- China
- Prior art keywords
- interface
- digital
- fpga
- module
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种内置高速数据转换器的FPGA集成电路芯片，包括基板、FPGA模块、模数转换模块和数模转换模块，FPGA模块、模数转换模块和数模转换模块设置在基板上，模数转换模块和数模转换模块通过高速数字接口连接到FPGA模块的I/O接口，高速数字信号、模拟信号、时钟信号、控制信号和GPIO信号通过基板引出到芯片引脚上。内置高性能的模数转换模块(ADC)和数模转换模块(DAC)，芯片尺寸在30mm*30mm以内，同时还内置独立DSP的芯片尺寸在40mm*40mm以内。本发明可以大大缩小FPGA加ADC和DAC模块所占用的空间，同时因集成度的提高，还能降低成本20％以上。
Description
技术领域
本发明涉及一种FPGA集成电路芯片，尤其涉及一种内置高速数据转换器的FPGA集成电路芯片。
背景技术
FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,作为专用集成电路(ASIC)领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
许多数字处理系统都会使用FPGA，原因是FPGA有大量的专用DSP以及blockRAM资源，可以用于实现并行和流水线算法。一旦执行特定任务，FPGA系统必须与现实世界相连接，而所有工程师都知道现实世界是以模拟信号而非数字信号运转的,这意味着需要使用模数转换器(ADC)或数模转换器(DAC)在模拟信号域与数字信号域之间进行转换。因此，通常情况下，FPGA都要和高性能的ADC和DAC进行接口。
现有的FPGA内部一般不含或者只有性能很低的ADC和DAC，工程师在使用FPGA加ADC和DAC时不得不使用独立的FPGA芯片、多个ADC芯片和DAC芯片。这些芯片共同使用时需要选择更高性能和更大成本的PCB材料并且占用许多的空间,这对许多对成本和空间考量更多的应用场景来说，多个芯片在PCB上组合使用已经满足不了需求。一般的FPGA加ADC和DAC占用PCB空间在200mm2以上，这对很多应用场景如手持设备等来说已经太大，远远超出实际可以接受的范围。
发明内容
为了解决上述这个问题，本发明提供了一种新型的FPGA集成电路芯片，内置高性能的模数转换模块(ADC)和数模转换模块(DAC)，芯片尺寸在30mm*30mm以内，同时还内置独立DSP的芯片尺寸在40mm*40mm以内。这样可以大大的缩小FPGA加ADC和DAC模块所占用的空间，同时因集成度的提高，还能降低成本20％以上。具体技术方案如下：
一种内置高速数据转换器的FPGA集成电路芯片，包括：基板、FPGA模块、模数转换模块和数模转换模块；所述的FPGA模块、模数转换模块和数模转换模块设置在基板上并通过高速数字接口相互连接，所述的模数转换模块和数模转换模块通过高速数字接口连接到FPGA模块的I/O接口，高速数字信号、模拟信号、时钟信号、控制信号和GPIO信号通过基板引出到芯片引脚上。
进一步，所述的FPGA模块包含至少16组12.5Gb/s高速差分数字接口，至少150组1.6Gb/s的低速差分数字接口。
进一步，所述的高速差分数字接口或为GTX接口，或为GTH接口，低速差分数字接口为LVDS接口。
进一步，所述的高速数字接口或为LVDS接口，或为JESD204B接口，所述FPGA模块的I/O接口或为LVDS I/O接口，或为GTX/GTH I/O接口。
进一步，芯片尺寸在30mm*30mm以内。
进一步，内置至少一组独立的DSP模块，所述的DSP模块通过高速数字接口连接到FPGA模块的I/O接口。
进一步，所述高速数字接口为PCI、PCIe、Rapid-IO接口中的任一种，所述FPGA模块的I/O接口为LVDS I/O、GTX/GTH I/O接口中的任一种。
进一步，内置1组32位或64位的DDR缓存模块，所述的DDR缓存模块通过DDR3或DDR4总线连接到FPGA模块的LVDS I/O接口。
进一步，芯片尺寸在40mm*40mm以内。
一种内置高速数据转换器的FPGA集成电路芯片，包括基板、FPGA模块、模数转换模块(ADC)和数模转换模块(DAC)。所述的FPGA模块、模数转换模块(ADC)和数模转换模块(DAC)放置在基板上并通过高速数字接口(LVDS或GTX/GTH)相互连接，未相互连接的高速数字信号、模拟信号、时钟信号、控制信号和GPIO信号等通过基板引出到芯片引脚上。
所述的FPGA模块包含至少16组12.5Gb/s高速差分数字接口(GTX/GTH)，至少150组1.6Gb/s的低速差分数字接口(LVDS)。
所述的模数转换模块(ADC)通过高速数字接口(LVDS或JESD204B或其他高速接口)连接到FPGA模块的I/O接口(LVDS I/O或GTX/GTH I/O)。模拟到数字数据转换的输出接口为JESD204B时，ADC采样速率可达12位4GSPS或14位3GSPS或16位1GSPS；输出接口为LVDS时，ADC采样速率可达12位1000MSPS或14位400MSPS或16位250MSPS。
所述的数模转换模块(DAC)通过高速数字接口(LVDS或JESD204B或其他高速接口)连接到FPGA模块的I/O接口(LVDS I/O或GTX/GTH I/O)。数字到模拟数据转换的输入接口为JESD204B时，DAC采样率可达12位3.3GSPS或14位2.8GSPS或16位2.5GSPS；输入接口为LVDS时，DAC采样率可达12位1000MSPS或者14位1000MSPS或者16位1000MSPS。
所述的FPGA集成电路芯片，内置高性能的模数转换模块(ADC)和数模转换模块(DAC)芯片尺寸在30mm*30mm以内，同时还内置独立DSP的芯片尺寸在40mm*40mm以内。
FPGA集成电路芯片内部还可以内置1组或多组独立的高性能DSP模块。所述的DSP模块通过高速数字接口(PCI或PCIe或Rapid-IO或其他高速接口)连接到FPGA模块的I/O接口(LVDS I/O或GTX/GTH I/O)，数据处理速度可达定点4800MIPS以上。
FPGA集成电路芯片内部还可以内置1组32位或64位的DDR缓存模块。所述的DDR缓存模块通过DDR3或DDR4总线连接到FPGA模块的LVDS I/O接口，缓存容量可达2GB以上。
一般的FPGA加ADC和DAC占用PCB空间在200mm2以上，这对很多应用场景如手持设备等来说已经太大，远远超出实际可以接受的范围。本发明一种新型的FPGA集成电路芯片，内置高性能的模数转换模块(ADC)和数模转换模块(DAC)，芯片尺寸在30mm*30mm以内，同时还内置独立DSP的芯片尺寸在40mm*40mm以内。
这样可以大大的缩小FPGA加ADC和DAC模块所占用的空间，同时因集成度的提高，还能降低成本20％以上。
附图说明
图1为本发明实施例1的30mm*30mm结构布局图。
图2为本发明实施例1的30mm*30mm芯片原理示意图。
图3为本发明实施例1的30mm*30mm芯片引脚位置和尺寸图。
图4为本发明实施例1的30mm*30mm芯片尺寸图。
图5为图4的俯视图。
图6为图4的后视图。
图7为本发明实施例2的40mm*40mm结构布局图。
图8为本发明实施例2的40mm*40mm芯片原理示意图。
图9为本发明实施例2的40mm*40mm芯片引脚位置和尺寸图。
图10为本发明实施例2的40mm*40mm芯片尺寸图。
图11为图10的俯视图。
图12为图10的后视图。
具体实施方式
为了更加清楚明白理解本发明的目的、技术方案和优点，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
一种内置高速数据转换器的FPGA集成电路芯片，包括基板1、FPGA模块2、模数转换模块(ADC)3和数模转换模块(DAC)4。所述的FPGA模块2、模数转换模块(ADC)3和数模转换模块(DAC)4放置在基板1上并通过高速数字接口(LVDS或GTX/GTH)相互连接，未相互连接的高速数字信号、模拟信号、时钟信号、控制信号和GPIO信号等通过基板1引出到芯片引脚上。
FPGA模块2包含至少16组12.5Gb/s高速差分数字接口(GTX/GTH)，至少150组1.6Gb/s的低速差分数字接口(LVDS)。其中至少4组12.5Gb/s高速差分数字接口(GTX/GTH)引出到SIP芯片引脚上备用，其他用于ADC、DAC、DSP或者引出到SIP芯片引脚上。其中至少50组1.6Gb/s的低速差分数字接口(LVDS)引出到SIP芯片引脚上备用，其他用于ADC、DAC、DSP或者引出到SIP芯片引脚上。
模数转换模块(ADC)3通过高速数字接口(LVDS或JESD204B或其他高速接口)连接到FPGA模块的I/O接口(LVDS I/O或GTX/GTH I/O)。模拟到数字数据转换的输出接口为JESD204B时，ADC采样速率可达12位4GSPS或14位3GSPS或16位1GSPS；输出接口为LVDS时，ADC采样速率可达12位1000MSPS或14位400MSPS或16位250MSPS。
数模转换模块(DAC)通过高速数字接口(LVDS或JESD204B或其他高速接口)连接到FPGA模块的I/O接口(LVDS I/O或GTX/GTH I/O)。数字到模拟数据转换的输入接口为JESD204B时，DAC采样率可达12位3.3GSPS或14位2.8GSPS或16位2.5GSPS；输入接口为LVDS时，DAC采样率可达12位1000MSPS或者14位1000MSPS或者16位1000MSPS。
受限于目前芯片加工工艺能力，暂不支持更高性能的ADC/DAC模块，当未来工艺能力提升，ADC/DAC相应的采样速率可以继续提升。
参阅附图1，一种包含FPGA、ADC和DAC模块的SIP内部布局示意图，尺寸为30mm*30mm,厚度为2.5mm或3mm。SIP芯片内部放置1组FPGA裸片、2组或多组ADC和DAC裸片。芯片内部信号连接关系见附图2，30mm*30mm芯片原理框图。ADC和DAC通过JESD204B(或LVDS)信号与FPGA相连，其他信号引出到SIP芯片引脚上。30mm*30mm芯片的引脚位置和外形尺寸如附图3。
FPGA集成电路芯片内部还可以内置1组或多组独立的高性能DSP模块5。所述的DSP模块5通过高速数字接口(PCI或PCIe或Rapid-IO或其他高速接口)连接到FPGA模块2的I/O接口(LVDS I/O或GTX/GTH I/O)，数据处理速度可达定点4800MIPS以上。
FPGA集成电路芯片内部还可以内置1组32位或64位的DDR缓存模块。所述的DDR缓存模块通过DDR3或DDR4总线连接到FPGA模块的LVDS I/O接口，缓存容量可达2GB以上。
参阅附图7，一种包含FPGA、ADC、DAC、DSP和DDR模块的SIP内部布局示意图，尺寸为40mm*40mm,厚度为2.5mm或3mm。SIP芯片内部放置1组FPGA裸片、4组ADC裸片、2组DAC裸片、2组DSP裸片和4个DDR3芯片。芯片内部信号连接关系见附图8。ADC和DAC通过LVDS信号与FPGA相连，DSP通过PCI信号与FPGA相连，DDR通过64BIT DDR3总线与FPGA相连，其他信号引出到SIP芯片引脚上,参阅附图9。
Claims (3)
1.一种内置高速数据转换器的FPGA集成电路芯片，其特征在于，包括：基板、FPGA模块、模数转换模块和数模转换模块，芯片尺寸在40mm*40mm以内；所述的FPGA模块、模数转换模块和数模转换模块设置在基板上并通过高速数字接口相互连接，所述的模数转换模块和数模转换模块通过高速数字接口连接到FPGA模块的I/O接口，高速数字信号、模拟信号、时钟信号、控制信号和GPIO信号通过基板引出到芯片引脚上；
所述的FPGA模块包含至少16组12.5 Gb/s高速差分数字接口，至少150组1.6Gb/s的低速差分数字接口；
所述的高速差分数字接口或为GTX接口，或为GTH接口，低速差分数字接口为LVDS接口；
所述的高速数字接口或为LVDS接口，或为JESD204B接口，所述FPGA模块的I/O接口或为LVDS I/O接口，或为GTX/GTH I/O接口。
2.根据权利要求1所述的一种内置高速数据转换器的FPGA集成电路芯片，其特征在于，包括：内置至少一组独立的DSP模块，所述的DSP模块通过高速数字接口PCI或PCIe或Rapid-IO接口中的任一种连接到FPGA模块的I/O接口。
3. 根据权利要求1至2中任一项所述的一种内置高速数据转换器的FPGA集成电路芯片，其特征在于，包括：内置1组32位或64位的DDR缓存模块，所述的DDR缓存模块通过DDR3或DDR4总线连接到FPGA模块的LVDS I/O接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811430618.6A CN109765814B (zh) | 2018-11-28 | 2018-11-28 | 一种内置高速数据转换器的fpga集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811430618.6A CN109765814B (zh) | 2018-11-28 | 2018-11-28 | 一种内置高速数据转换器的fpga集成电路芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109765814A CN109765814A (zh) | 2019-05-17 |
| CN109765814B true CN109765814B (zh) | 2024-07-09 |
Family
ID=66450175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811430618.6A Active CN109765814B (zh) | 2018-11-28 | 2018-11-28 | 一种内置高速数据转换器的fpga集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109765814B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112054867B (zh) * | 2020-08-30 | 2022-10-28 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 大规模数字阵列信号同步采集系统 |
| CN113126878B (zh) * | 2021-03-20 | 2024-05-14 | 北京轩宇空间科技有限公司 | 一种基于SiP的可编程信号处理模块 |
| CN113451291A (zh) * | 2021-06-19 | 2021-09-28 | 中国电子科技集团公司第五十八研究所 | 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 |
| CN117294751B (zh) * | 2023-11-24 | 2024-02-06 | 浙江大学 | 兼容sip架构的jesd204c接口的传输系统、传输方法、通信设备及介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN208999802U (zh) * | 2018-11-28 | 2019-06-18 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101604541B (zh) * | 2009-06-24 | 2011-01-05 | 北京理工大学 | 双通道数字射频存储板 |
| TWI479806B (zh) * | 2011-02-01 | 2015-04-01 | Univ Macau | 類比至數位轉換系統 |
| US9059779B2 (en) * | 2012-11-27 | 2015-06-16 | Aviacomm Inc. | Serial digital interface between an RF transceiver and a baseband chip |
| CN104155630A (zh) * | 2014-08-08 | 2014-11-19 | 浙江大学 | 高速数据录取存储与回放系统 |
| US9595495B1 (en) * | 2015-09-28 | 2017-03-14 | Altera Corporation | Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge |
| CN105320633A (zh) * | 2015-11-20 | 2016-02-10 | 天津光电通信技术有限公司 | 一种双通道高速模拟数字信号采集处理板卡 |
| EP3392767B1 (en) * | 2017-04-21 | 2022-11-09 | Aerobits Sp. z o.o. | A method for real time processing of fast analogue signals and a system for application thereof |
| CN108736911A (zh) * | 2017-04-25 | 2018-11-02 | 扬智科技股份有限公司 | 多芯片连接电路 |
-
2018
- 2018-11-28 CN CN201811430618.6A patent/CN109765814B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN208999802U (zh) * | 2018-11-28 | 2019-06-18 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109765814A (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109765814B (zh) | 一种内置高速数据转换器的fpga集成电路芯片 | |
| CN109271335B (zh) | 一种多通道数据源ddr缓存的fpga实现方法 | |
| CN104020691B (zh) | 适用于多总线协议、多扩展接口的信号采集板卡 | |
| TWI647705B (zh) | 可再構成之半導體裝置及其控制方法、用以控制可再構成之半導體裝置之程式、記憶媒體 | |
| KR20240014432A (ko) | 스토리지 장치 및 이의 동작 방법 | |
| CN106027924A (zh) | 高性能cmos图像传感器阵列模数转换器的数字校正方法 | |
| US20160182054A1 (en) | Configurable Logic Circuit Including Dynamic Lookup Table | |
| Xue et al. | The design and data-throughput performance of readout module based on ZYNQ SoC | |
| CN103840829A (zh) | 逐次逼近型模数转换器 | |
| US20150016471A1 (en) | Configurable quad byte framer | |
| CN102687402A (zh) | 用于模数转换器的校准方案 | |
| CN103559161B (zh) | 一种用于fpga配置的总线多宽度转换电路 | |
| CN208999802U (zh) | 一种内置高速数据转换器的fpga集成电路芯片 | |
| CN111427809B (zh) | 皮秒级高精度定时同步高速互联背板 | |
| CN101431315B (zh) | 一种分级放大电路及多功能数据采集卡 | |
| JP2004153827A5 (zh) | ||
| CN103235537A (zh) | 同步高精度动态信号数据采集功能卡 | |
| US20110199245A1 (en) | Multi-channel analog digital conversion circuit and analog digital conversion method thereof | |
| CN109144927B (zh) | 一种多fpga互联装置 | |
| CN111078605A (zh) | 一种多通信接口中断的综合处理系统 | |
| CN101237238A (zh) | 基于开关电流技术的cmos电流舵da转换器 | |
| CN212256073U (zh) | 一种基于fpga的多通道数据采集卡 | |
| CN106094625B (zh) | 一种基于soc的采集传输装置 | |
| CN103916128A (zh) | 一种用于红外焦平面读出电路的逐次逼近型模数转换器 | |
| CN105099458A (zh) | 温度计译码器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20190517 Assignee: Zhejiang Weigu Information Technology Co.,Ltd. Assignor: SHANGHAI V&G INFORMATION TECHNOLOGY CO.,LTD. Contract record no.: X2024980016641 Denomination of invention: A FPGA integrated circuit chip with built-in high-speed data converter Granted publication date: 20240709 License type: Common License Record date: 20240929 |