[go: up one dir, main page]

CN109637939B - 半导体封装模具、半导体器件及半导体器件的封装方法 - Google Patents

半导体封装模具、半导体器件及半导体器件的封装方法 Download PDF

Info

Publication number
CN109637939B
CN109637939B CN201710931404.6A CN201710931404A CN109637939B CN 109637939 B CN109637939 B CN 109637939B CN 201710931404 A CN201710931404 A CN 201710931404A CN 109637939 B CN109637939 B CN 109637939B
Authority
CN
China
Prior art keywords
chip
packaging
chips
semiconductor device
accommodating cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710931404.6A
Other languages
English (en)
Other versions
CN109637939A (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710931404.6A priority Critical patent/CN109637939B/zh
Publication of CN109637939A publication Critical patent/CN109637939A/zh
Application granted granted Critical
Publication of CN109637939B publication Critical patent/CN109637939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装模具、半导体器件及半导体器件的封装方法。半导体封装方法包括提供封装基板，多个芯片堆叠于封装基板；将封装模具覆盖芯片，使芯片容纳腔容纳所有的芯片，且芯片容纳腔的轮廓表面形状与堆叠的芯片的轮廓表面形状相适应；通过注射孔向芯片容纳腔内部注入封装材料。芯片容纳腔与堆叠芯片的外轮廓表面相贴合使得后续形成的封装材料厚度较薄且均匀，避免了芯片和封装材料发生翘曲。

Description

半导体封装模具、半导体器件及半导体器件的封装方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体封装模具、半导体器件及半导体器件的封装方法。
背景技术
目前，在芯片封装的工艺中，芯片3D堆叠方式的出现减小了芯片二维排列所占据的面积。3D堆叠是将芯片堆叠放置在封装基板上，然后再进行封装。现有技术中，采用具有单一方形芯片容纳腔的封装模具覆盖芯片堆叠结构，然后进行封装。
利用现有技术中的封装模具进行封装，热处理使封装材料固化后，封装材料或芯片易发生翘曲，导致封装材料与芯片之间出现剥离，进而不能对芯片进行有效的封装和保护。
因此，现有技术亟需一种能避免封装材料或芯片发生翘曲，进而发生剥离的封装方法。
发明内容
本发明提供了一种半导体封装模具、半导体器件及半导体器件的封装方法，有效避免了封装材料或芯片发生翘曲，进而出现剥离的现象。
在本发明的技术方案提供了一种半导体封装模具，包括：壳体，允许多个堆叠的芯片通过的开口；设置于壳体中的芯片容纳腔，芯片容纳腔的轮廓与多个堆叠的芯片相适应，芯片容纳腔的轮廓至少一个沿芯片容纳腔的深度方向的截面的形状包括与开口相对应的底边、与芯片容纳腔顶部相对应的顶边以及分别连接底边与顶边对应端点的两侧边，顶边的长度小于底边的长度。
根据本发明的一个方面，从底边向顶边，两侧边平行于底边的连线的长度减小。
根据本发明的一个方面，至少一个侧边呈台阶状。
根据本发明的一个方面，还包括：注射孔，注射孔贯穿壳体，并连接芯片容纳腔。
根据本发明的一个方面，注射孔设置于壳体的顶部，连接芯片容纳腔的顶部。
根据本发明的一个方面，当多个堆叠的芯片被容纳在芯片容纳腔中时，芯片容纳腔的深度方向与多个堆叠的芯片的堆叠方向一致。
根据本发明的一个方面，多个堆叠的芯片能够通过开口被容纳在芯片容纳腔中。
本发明的技术方案提供了一种半导体器件，包括：封装基板；堆叠于封装基板的多个芯片；封装材料，封装材料覆盖多个堆叠的芯片的外轮廓表面，封装材料的外轮廓至少一个沿多个堆叠的芯片堆叠方向的截面的形状包括与封装基板表面相对应的底边、与封装材料顶部相对应的顶边以及分别连接底边与顶边对应端点的两侧边，顶边的长度小于底边的长度。
根据本发明的一个方面，从底边向顶边，两侧边平行于底边的连线的长度减小。
根据本发明的一个方面，至少一个侧边呈台阶状。
根据本发明的一个方面，封装材料表面与芯片外轮廓表面的对应位置之间的距离为封装材料的厚度。
根据本发明的一个方面，厚度范围为0.5mm～1.5mm。
根据本发明的一个方面，还包括：填充材料和金属互连结构，填充材料和金属互连结构位于封装基板和与封装基板相邻的芯片之间，以及相邻的芯片之间。
根据本发明的一个方面，至少两个芯片的宽度尺寸不同。
根据本发明的一个方面，上层芯片的宽度尺寸小于等于与之相邻的下层芯片的宽度尺寸。
根据本发明的一个方面，上层芯片的边缘部位不超出与之相邻的下层芯片的边缘。
本发明还提供了一种半导体器件的封装方法，包括：提供封装基板，多个芯片堆叠于封装基板；提供前文所述的任何一种半导体封装模具；将封装模具覆盖芯片，使芯片容纳腔容纳多个堆叠的芯片，且芯片容纳腔的轮廓形状与堆叠的芯片相适应；通过注射孔向芯片容纳腔内部注入封装材料。
根据本发明的一个方面，芯片容纳腔的轮廓表面与对应的芯片外轮廓表面之间的距离范围为0.5mm～1.5mm。
根据本发明的一个方面，至少两个芯片的宽度尺寸不同。
根据本发明的一个方面，上层芯片的宽度尺寸小于等于与之相邻的下层芯片的宽度尺寸。
根据本发明的一个方面，上层芯片的边缘部位不超出与之相邻的下层芯片的边缘。
根据本发明的一个方面，注射孔贯穿壳体，并与芯片容纳腔相连。
根据本发明的一个方面，注射孔设置于壳体的顶部，并与芯片容纳腔的顶部相连。
根据本发明的一个方面，还包括：用金属互连结构连接两个相邻的芯片、以及连接封装基板和与封装基板相邻的芯片；在芯片与封装基板之间以及相邻芯片之间的间隙内注入填充材料，填充材料覆盖金属互连结构。
根据本发明的一个方面，注入封装材料后，还包括：对封装材料进行热处理。
根据本发明的一个方面，热处理的工艺参数包括：温度为170℃～300℃，时间为90s～220s。
与现有技术相比，本发明实施例的技术方案具备的优点如下：
在本发明的技术方案提供的半导体封装模具中，芯片容纳腔的轮廓与多个堆叠的芯片相适应。这种设计使得芯片容纳腔轮廓与芯片表面距离较近，使得最终形成的封装材料厚度较小，降低了封装材料与芯片发生剥离的可能性。
进一步的，芯片容纳腔截面中的至少一个侧边呈台阶状。这样保证了芯片容纳腔与芯片表面相贴合，进一步减小了封装材料的厚度。
本发明还提供了半导体器件，封装材料覆盖堆叠的芯片的外轮廓表面，封装材料的外轮廓至少一个沿多个堆叠的芯片堆叠方向的截面的形状包括与封装基板表面相对应的底边、与封装材料顶部相对应的顶边以及分别连接底边与顶边对应端点的两侧边，顶边的长度小于底边的长度。具有这种形状的封装材料，减小了封装材料的厚度，降低了封装材料与芯片发生剥离的可能性。
进一步的，封装材料的厚度范围为0.5mm～1.5mm。封装材料的厚度较小，使得在固化过程中产生的体积变化也比较小，避免封装材料与芯片发生剥离。
本发明还提供了半导体器件的封装方法，芯片容纳腔的轮廓形状与堆叠的芯片相适应。这种设计使得芯片容纳腔的轮廓与芯片的表面距离比较近，形成的封装材料厚度较小，进而避免因为热处理过程封装材料体积膨胀过大，使得芯片与封装材料发生剥离。
附图说明
图1-图4是根据本发明一个实施例的半导体封装模具、半导体器件以及半导体器件的封装方法的剖面结构示意图；
图5-图8是根据本发明另一个实施例的半导体封装模具、半导体器件以及半导体器件的封装方法的剖面结构示意图；
图9-图11是根据本发明又一个实施例的半导体封装模具、半导体器件以及半导体器件的封装方法的剖面结构示意图；
图12-图14是根据本发明再一个实施例的半导体封装模具、半导体器件以及半导体器件的封装方法的剖面结构示意图。
具体实施方式
如前所述，现有的封装技术封装材料在芯片表面会发生翘曲的现象，进而出现导致两者发生剥离的问题。
经研究发现，造成上述问题的原因为：采用具有单一方形芯片容纳腔的封装模具进行封装，芯片容纳腔的轮廓与堆叠的芯片之间存在较大的剩余空间，最终半导体器件中封装材料较多、较厚。由于封装材料和芯片热膨胀系数的不同，在热处理时，较多、较厚的封装材料在受热后体积膨胀以及膨胀速率较大，而芯片体积膨胀以及膨胀速率较小，最终导致封装材料在芯片表面发生翘曲，进而导致两者之间发生剥离。
为了解决该问题，本发明提供了一种半导体封装方法，封装模具芯片容纳腔与堆叠芯片的表面相贴合，减少半导体器件中封装材料的数量，在热处理后，较少的封装材料产生的较小的体积膨胀量，使之与芯片膨胀的量相适应，避免封装材料与芯片之间发生翘曲与剥离。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例。
请参考图1，多个芯片130堆叠于封装基板100.
封装基板100起到对支撑、保护芯片130的作用。封装基板100的材料包括但不限于：环氧树脂、聚酰亚胺等。具体的，在本发明实施例中，封装基板100的材料为环氧树脂。
芯片130的形状为方形、圆形等，在这里没有具体限制。具体的，在本发明实施例中，芯片130的形状为方形。芯片130的基体材料为硅。
每个芯片130均包含相对的第一表面与第二表面。具体的，在本发明实施例中，第一表面是指每个芯片130的顶部表面，第二表面是指每个芯片130的底部表面。
需要说明的是，堆叠的芯片130的个数没有具体限制。芯片130堆叠的方向为图1中箭头方向所示。具体的，在本发明实施例中，堆叠的芯片130的个数为3个，自下至上分别是130a，130b，130c。
在堆叠的芯片130中，至少两个芯片130的宽度尺寸不同，且上层芯片130的宽度尺寸小于等于与之相邻的下层芯片130的宽度尺寸。在本发明实施例中，芯片130的尺寸完全不同。将不同尺寸的芯片130堆叠在封装基板100上时，相对较大宽度尺寸的芯片130在下方，相对较小宽度尺寸的芯片130在上方，即芯片130a、130b、130c的宽度尺寸依次减小。而且，在本发明实施例中，上层芯片130的边缘部位不超出相邻下层芯片130的边沿。同时，所有芯片130相对应的侧壁的表面保持平行。
又因为芯片130宽度尺寸不同，使得堆叠的芯片130至少一侧的外轮廓表面呈现阶梯状。具体的，在本发明实施例中，堆叠的芯片130两侧外轮廓表面呈现阶梯状。在这里，需要说明的是，芯片130的外轮廓是指芯片130被堆叠之后暴露在外部的表面，且后续要在芯片130的外轮廓上形成封装材料。下文中堆叠的芯片外轮廓的意义与此处的意义相同。
在本发明实施例中，还包括金属互连结构120。金属互连结构120的目的在于连接两个相邻的芯片130，以及连接封装基板100和与封装基板100相邻的芯片130，从而达到芯片与芯片、芯片与封装基板连通的目的，进而实现整个半导体器件的特殊功能。
在本发明实施例中，与封装基板100相邻的芯片为130a，所以芯片130a与封装基板100之间包括金属互连结构120，下层芯片130的第一表面与其相邻的上层芯片130的第二表面之间也包括金属互连结构120，即130a与130b之间，130b与130c之间也包括金属互连结构120。
需要说明的是，金属互连结构120与芯片130的连接点与芯片130的具体结构有关，所以，本发明实施例对金属互连结构120的个数与位置不作具体限制。
金属互连结构120包括：铜线、锡球等。具体的，在本发明实施例中，金属互连结构120为铜线。
在本发明实施例中，相邻芯片130之间的间隙内，以及芯片130a与封装基板100之间的间隙内还包括填充材料110。
填充材料110的作用在于将相邻芯片130、封装基板100和与封装基板100相邻的芯片130粘结固定，防止半导体器件发生滑动或错位。在本发明实施例中，填充材料110还将金属互连结构120覆盖，从而还起到保护金属互连结构120的作用。
在本发明实施例中，每一层填充材料110的面积与相邻上层芯片130的面积大小相适应。
请参考图2，将封装模具140覆盖堆叠的芯片130。
封装模具140覆盖堆叠的芯片130是为了后续填入封装材料。芯片容纳腔容纳所有芯片130，封装模具140的芯片容纳腔的轮廓与堆叠的芯片130相适应。
具体的，在本发明实施例中，相适应是指封装模具140的芯片容纳腔与芯片130外轮廓表面之间的距离比较近，能够减少后续封装材料的用量。下文中芯片容纳腔的轮廓与堆叠的芯片相适应的意义与此处的意义相同。
封装材料区150是封装模具140覆盖堆叠芯片130后，与芯片130之间的距离，用于后续填充封装材料。
请参考图3，通过注射孔146向封装材料区150注射封装材料151。
封装材料151起到保护堆叠结构的作用。封装材料151的材料包括：环氧树脂、改性的环氧树脂等。具体的，在本发明实施例中，封装材料151的材料为改性的环氧树脂。与未改性的环氧树脂相比，改性的环氧树脂在一定程度上降低了封装材料151的热膨胀系数(Coefficient of Thermal Expansion，CTE)，减小了封装材料151与芯片130之间CTE的差异，一定程度上能够防止芯片130与封装材料151剥离现象的发生。
在这里，需要说明的是，在本发明的其他实施例中，封装材料151还可以是其他材料，只要满足封装后不影响半导体器件性能的条件即可。
在本发明实施例中，注入封装材料151后，还包括对封装材料151进行热处理。热处理封装材料151是为了使封装材料151固化成型。热处理封装材料151的工艺条件要根据其种类来确定。具体的，在本发明实施例中，热处理封装材料151的工艺参数包括：温度范围为170℃～300℃(在这里，温度为大于等于170℃，小于等于300℃，即范围包括端点数值，后续的范围表述语此处的意义相同)，时间范围为90s～220s。如在本发明的一个实施例中，热处理温度为190℃，热处理时间为200s。
相应的，请继续参考图3，本发明提供了半导体器件，包括：封装基板100、堆叠于封装基板100的多个芯片130、填充材料110、金属互连结构120以及封装材料151。
在堆叠的芯片130中，至少两个芯片130的宽度尺寸不同。且上层芯片130的宽度尺寸小于等于与之相邻的下层芯片130的宽度尺寸。上层芯片130的边缘部位不超出与之相邻的下层芯片130的边缘。所有芯片130相对应的侧壁的表面保持平行。在本发明实施例中，堆叠的芯片130共有3个，自下而上分别是：芯片130a、芯片130b、芯片130c，而且芯片130a、130b、130c的尺寸依次减小。堆叠的芯片130外轮廓表面呈台阶状。
填充材料110和金属互连结构120位于相邻芯片130之间，以及封装基板100和与封装基板100相邻的芯片130之间，且填充材料110覆盖金属互连结构120。
封装材料151覆盖堆叠芯片130的外轮廓表面，封装材料151的外轮廓至少一个沿多个芯片堆叠方向的截面的形状包括与封装基板100表面相对应的底边、与封装材料151顶部相对应的顶边以及分别连接底边与顶边对应端点的两侧边，顶边的长度小于底边的长度。
封装材料151的轮廓从底边向顶边，两侧边平行于底边的连线的长度减小。
相应的，请参考图4，本发明实施例还提供了半导体封装模具140。
封装模具140的作用是覆盖堆叠结构，从而向其型腔内注射封装材料，使封装材料成型。
封装模具140包括壳体141、允许多个堆叠的芯片通过的开口142、位于壳体141中的芯片容纳腔143以及注射孔146。
开口142使芯片能够顺利进入芯片容纳腔143内部。当模具140覆盖芯片后，所有芯片位于芯片容纳腔143的内部。
芯片容纳腔143的轮廓与多个堆叠的芯片相适应。在这里，相适应是指芯片容纳腔143的轮廓与堆叠芯片的外轮廓表面之间的距离比较近。
芯片容纳腔143的轮廓至少一个沿芯片容纳腔143深度方向的截面的形状包括与开口142相对应的底边、与芯片容纳腔顶部144相对应的顶边以及分别连接底边与顶边对应端点的侧边145a和145b。明显的芯片容纳腔143的底边、顶边以及侧边145a和145b共同构成了芯片容纳腔143的轮廓。
在这里，需要说明的是，芯片容纳腔143的深度为d，芯片容纳腔143的深度方向如图4所示。且在本发明实施例中，顶边的长度小于底边的长度。
侧边145a和145b构成了芯片容纳腔143侧边轮廓的形状。且从底边向顶边，侧边145a和145b平行于底边的连线的长度减小。从底边向顶边，侧边145a和145b平行于底边的连线的长度分别为l1、l2和l3，明显的，在本发明实施例中，l1＞l2＞l3。
注射孔146的作用是为后续向型腔143内部注射封装材料。注射孔146贯穿壳体141，且与芯片容纳腔143相连接。由于封装材料为液态，所以在本发明实施中，注射孔146设置于壳体141的顶部147，且与芯片容纳腔143的顶部144相连接。这样设置注射孔146便于封装材料自然向下流动，覆盖整个堆叠芯片的表面。
在这里，需要说明的是，注射孔146的大小、形状没有具体限制。
第二实施例。
第二实施例与第一实施例的不同之处在于，封装模具的芯片容纳腔轮廓形状不同，其他部位以及部位之间的位置关系均与第一实施例一致。
请参考图5，将封装模具240覆盖堆叠的芯片230。
封装基板200、金属互连结构210、填充材料220的作用以及位置关系均与第一实施例一致，在此不做赘述。
芯片230的形状、堆叠方式、位置关系、以及宽度尺寸大小请参考第一实施例。
封装模具240覆盖堆叠的芯片230是为了后续填入封装材料。芯片容纳腔容纳所有芯片230，封装模具240的芯片容纳腔的轮廓与堆叠的芯片230相适应。
具体的，在本发明实施例中，封装模具240芯片容纳腔的轮廓与堆叠的芯片外轮廓表面相贴合。在这里，相贴合是指封装模具240芯片容纳腔的轮廓形状与堆叠的芯片230外轮廓表面形状相适应，芯片容纳腔的轮廓与堆叠的芯片230表面距离比较近，并不是封装模具240芯片容纳腔的轮廓与堆叠的芯片230表面紧密接触。
封装材料区250是封装模具240芯片容纳腔的轮廓与堆叠的芯片外轮廓表面相贴合后，芯片容纳腔的轮廓与堆叠的芯片外轮廓表面之间的空间。封装材料区250是后续填充封装材料的空间。明显的，由于前述的贴合，封装材料区250较窄，所以后续成型后的封装材料的厚度较小、数量较少。
具体的，在本发明实施例中，封装材料区250的宽度s的范围为0.5mm～1.5mm，而且，封装材料区250的宽度是均匀的。
在这里，需要说明的是，由于芯片容纳腔轮廓与堆叠芯片230的轮廓表面之间存在一定空间，即封装材料区250。所以，封装模具240在覆盖堆叠的芯片230时有一定的活动距离，在实际的生产过程中，很难达到封装材料区250不同部位的宽窄均匀。所以，在这里均匀是指封装材料区250的宽度基本固定在0.5mm～1.5mm之间的一个数值，误差不超过5％，后续的均匀表述与此处的意义相同。如在本发明的一个实施例中，封装材料区250的宽度s固定在1mm，其最大距离不超过1.05mm，最小距离不低于0.95mm。
请参考图6，通过注射孔246向封装材料区250注射封装材料251。
封装材料251的作用、位置、材料的选择以及后续热处理的工艺均与第一实施例一致。
请参考图7，固化封装材料251后，去掉封装模具后得到半导体器件。
一般的，封装材料251的热膨胀系数(CTE)70≤γ≤80，而芯片230的热膨胀系数γ≤20。封装材料251与芯片230之间热膨胀系数γ存在较大差异。在热处理的过程中，封装材料251与芯片230的体积膨胀大小或者膨胀速率不同，导致固化后封装材料251在芯片230表面发生翘曲，进而两者之间出现剥离的现象，不能有效保护半导体器件中的芯片230。
一般的，当半导体器件表面封装材料251的数量越少时，热处理的过程中封装材料251与芯片230因热膨胀系数不同而产生体积膨胀大小或者膨胀速率的差异就会越小。因此减少封装材料251的量，能够有效避免封装材料251和芯片230发生翘曲，进而出现剥离的现象。具体的，在本发明实施例中，封装模具240的芯片容纳腔的轮廓与堆叠的芯片230外轮廓表面的贴合使得封装材料区150的宽度减小，进而减少封装材料251的量，封装材料251变的更薄且更均匀。
如果封装材料251的厚度h过厚，就会常发生如前所述的芯片230与封装材料251剥离的现象。如果封装材料的厚度h过小，如厚度h＜0.5mm，后续处理工艺容易破坏固化后的封装材料251，暴露芯片230，进而使芯片230破损，影响半导体器件的电学性能。
如前所述，在本发明实施例中，由于封装材料区150的宽度s的范围为0.5mm～1.5mm，因此后续成型后的封装材料251的厚度h的范围也为0.5mm～1.5mm，而且厚度均匀。如在本发明的一个实施例中，封装材料厚度h＝1mm，其各处厚度h误差不超过5％，如前所述。在这里，封装材料的厚度是指封装材料表面与芯片外轮廓表面的对应位置之间的距离。
综上所述，在本发明的第二实施例中，封装模具240的芯片容纳腔的轮廓与堆叠芯片230的外轮廓表面相贴合，减小封装材料区250的宽度s，降低封装材料251的厚度h，减少封装材料251的量。热处理后，避免因热膨胀系数不同而出现体积膨胀大小或者膨胀速率差异的现象，防止固化后封装材料251发生翘曲，进而出现封装材料251与芯片230剥离的现象。
相应的，请继续参考图7，本发明提供了半导体器件，包括：封装基板200、堆叠于封装基板200的多个芯片230、填充材料210、金属互连结构220以及封装材料251。
在堆叠的芯片230中，芯片230的堆叠方式、宽度尺寸大小均与第一实施例一致，在此不做赘述。
填充材料210和金属互连结构220位于相邻芯片230之间，以及封装基板200和与封装基板200相邻的芯片230之间，且填充材料210覆盖金属互连结构220。
封装材料251覆盖堆叠芯片230的外轮廓表面，封装材料251的外轮廓至少一个沿多个堆叠芯片堆叠方向的截面的形状包括与封装基板200表面相对应的底边、与封装材料251顶部相对应的顶边以及分别连接底边与顶边对应端点的两侧边，顶边的长度小于底边的长度。
封装材料251的轮廓从底边向顶边，两侧边平行于底边的连线的长度减小。且两侧边中至少一个侧边呈台阶状。具体的，在本发明实施例中，封装材料251轮廓的两个侧边均呈台阶状。半导体器件的顶部与底部，如图7所示。
在本发明实施例中，封装材料251的厚度均匀，厚度h的范围为0.5mm～1.5mm，厚度误差如前所述。
综上所述，封装材料251与堆叠芯片230的外轮廓表面的贴合，减少了封装材料的量，使封装材料厚度相对较薄，能够有效的避免固化后芯片230封装材料251发生翘曲。
相应的，请参考图8，本发明实施例还提供了半导体封装模具240。
封装模具240的作用是覆盖堆叠结构，从而向其型腔内注射封装材料，使封装材料成型。
封装模具240的作用请参考第一实施例。封装模具240包括：壳体241、开口242、芯片容纳腔243、芯片容纳腔顶部244、侧边245a和245b、开孔246以及封装模具240的顶部247。其作用请参考第一实施例。
侧边245a和245b构成了芯片容纳腔243侧边轮廓的形状。且从底边向顶边，侧边245a和245b平行于底边的连线的长度减小。从底边向顶边，侧边245a和245b平行于底边的连线的长度分别为l1、l2和l3，明显的，在本发明实施例中，l1＞l2＞l3。
侧边245中至少一个侧边呈台阶状。具体的，在本发明实施例中，两个侧边245a与245b均呈台阶状。
注射孔246的作用请参考第一实施例。
第三实施例。
第三实施例与第二实施例的不同之处在于封装模具芯片容纳腔的轮廓形状以及芯片的堆叠方式。封装模具芯片容纳腔在深度方向的截面轮廓形状一侧为平面，同时堆叠的所有芯片一侧面保持平齐。第三实施例的其他部件的作用、位置关系请参考第二实施例。
请参考图9，多个芯片330堆叠于封装基板300。
封装基板300的作用、材料均与第二实施例一致，在此不做赘述。
芯片330堆叠在封装基板300上。芯片330堆叠的作用、不同芯片330之间以及芯片330与封装基板300之间的连接方式均与第二实施例一致，在此不作赘述。
在本发明实施例中，不同宽度尺寸的芯片330在堆叠时，所有芯片330相应的侧面保持平齐，即在本发明实施例中，芯片330a、330b和330c相应的侧面保持平齐。芯片330其他部位的堆叠形状均与第二实施例一致。
本发明实施例中，还包括：填充材料310与金属互连结构320。两者的作用、位置关系以及与其他部件的位置关系均与第二实施例一致，在此不做赘述。
请参考图10，将封装模具340覆盖堆叠的多个芯片330。
封装模具340芯片容纳腔的轮廓与堆叠的芯片330相适应，如第二实施例，在此不做赘述。同样的，封装模具240芯片容纳腔的轮廓与堆叠的芯片330外轮廓表面相贴合。
明显的，在本发明实施例中，封装模具340的芯片容纳腔的一个侧面为平面，与芯片330堆叠的平齐侧边相适应。芯片容纳腔的轮廓与堆叠的芯片330外轮廓表面的距离，即封装材料区的宽度请参考第二实施例。
本发明实施例中，还包括通过注射孔346向封装材料区注射封装材料351。注射孔346的作用、位置均与第二实施例一致，在此不再详述。
固化封装材料351的工艺参数请参考第二实施例，这里不再详述。固化后封装材料351的厚度与第二实施例一致，这里不再赘述。
相应的，请继续参考图10，本发明实施例提供了半导体器件，包括：封装基板300、填充材料310、金属互连结构320、堆叠于封装基板300的多个芯片330、以及封装材料351。
芯片330的宽度尺寸大小请参考第二实施例。在本发明实施例中，不同的芯片330相对应的侧面保持平齐。明显的，不同的芯片330的其他的轮廓表面呈现台阶状。
填充材料310和金属互连结构320的位置关系均与第二实施例一致。
封装材料351贴合覆盖堆叠芯片330的外轮廓表面。封装材料351的作用、厚度均与第二实施例一致，在此不做赘述。
相应的，请参考图11，本发明还提供了半导体封装模具340，包括：壳体341、允许多个堆叠芯片通过的开口342、芯片容纳腔343以及注射孔346。
在本发明实施例中，由于封装模具340要覆盖堆叠的芯片330，所以封装模具340的芯片容纳腔330的轮廓形状也相应发生变化，封装模具340的芯片容纳腔330沿其深度方向上截面的轮廓的一侧为平面。
需要说明的是，封装模具340芯片容纳腔330的轮廓至少一个沿深度方向的截面的形状包括与开口342相对应的底边、与芯片容纳腔顶部344相对应的顶边以及分别连接底边与顶边对应端点的侧边345a与345b。且从底边到顶边，侧边345a与345b平行于底边的连线长度减小。且至少一侧的侧边呈台阶状。具体的，在本发明实施例中，在芯片容纳腔330沿深度方向的截面形状中，侧边345b呈台阶状。
封装模具340的壳体上还设置有注射孔346。注射孔346的设置位置、作用以及形状大小均与第二实施例一致，在此不做赘述。
封装模具340覆盖堆叠芯片330的方式，封装材料351的材料选择及厚度，以及热处理的条件均与第二实施例一致，在此不作赘述。
第四实施例。
第四实施例与第二实施例和第三实施例的不同之处在于堆叠的芯片中存在相邻芯片的宽度尺寸相同。同时，封装模具芯片容纳腔沿深度方向截面形状也不同。第四实施例中，芯片之间、芯片与封装基板之间连接方式，以及封装模具与堆叠芯片之间贴合的状态均第二实施例和第三实施例一致。
请参考图12，多个芯片430堆叠于封装基板400。
芯片430之间、芯片430与封转基板400之间的连接方式均与第二实施例和第三实施例的相同，在此不作赘述。
具体的，在本发明实施例中，芯片430为四个，分别是：芯片430a，芯片430b、芯片430c、芯片430d。其中，芯片430b和芯片430c的尺寸完全相等，而430a的宽度尺寸大于430b，430b的宽度尺寸大于430d。
在这里，需要说明的是，在本发明的实施例中，当相邻芯片430尺寸相等时，要求芯片430的个数多于两个。因为如果堆叠的芯片430中只有两个宽度尺寸相等的芯片，则芯片容纳腔的结构与现有技术中的相同，即为截面为矩形的芯片容纳腔。
在本发明实施例中，芯片430的堆叠方式可以与第二实施例的一致，即堆叠芯片430两侧的轮廓表面均出现台阶状；芯片430的堆叠方式也可以与第三实施例一致，即所有芯片430相对应的侧面保持平齐，在此不作具体限制。具体的，在本发明实施例中，芯片430的堆叠方式与第二实施例的一致。
请参考图13，封装模具440覆盖堆叠的芯片430。
封装模具440覆盖堆叠的芯片430后，封装模具440的芯片容纳腔轮廓与堆叠芯片430的外轮廓表面相贴合。
本发明实施例还包括：通过注射孔446向封装材料区注射封装材料。注射孔446的作用、位置均与第二实施例一致，在此不再详述。
固化封装材料451的工艺参数请参考第二实施例，这里不再详述。固化后封装材料451的厚度与第二实施例一致，这里不再赘述。
相应的，请继续参考图13，本发明还提供了半导体器件，包括：封装基板400、堆叠在封装基板400上的多个宽度尺寸不同的芯片430、填充材料410、金属互连结构420以及封装材料451。
在本发明实施例中，堆叠结构中芯片共有4个，分别是：芯片430a，芯片430b、芯片430c、芯片430d。其中，芯片430b和芯片430c的尺寸完全相等，而430a的宽度尺寸大于430b，430b的宽度尺寸大于430d。
填充材料410和金属互连结构420的位置关系均与第二实施例一致。
封装材料451贴合覆盖堆叠芯片430的外轮廓表面。封装材料451的作用、厚度均与第二实施例一致，在此不做赘述。
相应的，请参考图14，本发明还提供了半导体封装模具440，包括：壳体441、允许多个堆叠芯片通过的开口442、芯片容纳腔443以及注射孔446。
在本发明实施例中，由于封装模具440要覆盖堆叠的芯片430，所以封装模具440的芯片容纳腔430的轮廓形状也相应发生变化，芯片容纳腔430的轮廓至少一个沿芯片容纳腔430深度方向的截面的形状包括与开口442相对应的底边、与芯片容纳腔顶部444相对应的顶边以及分别连接底边与顶边对应端点的侧边445a与445b。且从底边到顶边，侧边445a与445b平行于底边的连线长度减小。且至少一侧的侧边呈台阶状。具体的，在本发明实施例中，在芯片容纳腔430沿其深度方向的截面形状中，侧边445a与445b均呈台阶状。
封装模具440的壳体上还设置有注射孔446。注射孔446的设置位置、作用以及形状大小均与第二实施例一致，在此不做赘述。
封装模具440覆盖堆叠芯片430的方式，封装材料451的材料选择及厚度，以及热处理的条件均与第二实施例一致，在此不作赘述。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (26)

1.一种半导体封装模具，其特征在于，包括：
壳体，
允许多个堆叠的芯片通过的开口；和
设置于所述壳体中的芯片容纳腔，所述芯片容纳腔的内轮廓与多个堆叠的所述芯片的外轮廓相适应，且所述芯片容纳腔的内轮廓表面与所述芯片的外轮廓表面之间的距离为固定值；所述芯片容纳腔的内轮廓至少一个沿所述芯片容纳腔深度方向的截面的形状包括与所述开口相对应的底边、与所述芯片容纳腔顶部相对应的顶边以及分别连接所述底边与所述顶边对应端点的两侧边，所述顶边的长度小于所述底边的长度。
2.根据权利要求1所述的半导体封装模具，其特征在于，从所述底边向所述顶边，所述两侧边平行于所述底边的连线的长度减小。
3.根据权利要求2所述的半导体封装模具，其特征在于，至少一个所述侧边呈台阶状。
4.根据权利要求1所述的半导体封装模具，其特征在于，还包括：注射孔，所述注射孔贯穿所述壳体，并连接所述芯片容纳腔。
5.根据权利要求4所述的半导体封装模具，其特征在于，所述注射孔设置于所述壳体的顶部，连接所述芯片容纳腔的顶部。
6.根据权利要求1所述的半导体封装模具，其特征在于，当所述多个堆叠的芯片被容纳在所述芯片容纳腔中时，所述芯片容纳腔的深度方向与所述多个堆叠的芯片的堆叠方向一致。
7.根据权利要求1所述的半导体封装模具，其特征在于，所述多个堆叠的芯片能够通过所述开口被容纳在所述芯片容纳腔中。
8.一种半导体器件，其特征在于，包括：
封装基板；
堆叠于所述封装基板的多个芯片；和
封装材料，所述封装材料覆盖所述多个堆叠的芯片的外轮廓表面，所述封装材料的外轮廓至少一个沿所述多个堆叠的芯片堆叠方向的截面的形状包括与所述封装基板表面相对应的底边、与所述封装材料顶部相对应的顶边以及分别连接所述底边与所述顶边对应端点的两侧边，所述顶边的长度小于所述底边的长度；所述封装材料的外轮廓表面与所述芯片的外轮廓表面之间的距离为固定值。
9.根据权利要求8所述的半导体器件，其特征在于，从所述底边向所述顶边，所述两侧边平行于所述底边的连线的长度减小。
10.根据权利要求9所述的半导体器件，其特征在于，至少一个所述侧边呈台阶状。
11.根据权利要求10所述的半导体器件，其特征在于，所述封装材料表面与所述芯片外轮廓表面的对应位置之间的距离为所述封装材料的厚度。
12.根据权利要求11所述的半导体器件，其特征在于，所述厚度范围为0.5mm～1.5mm。
13.根据权利要求8所述的半导体器件，其特征在于，还包括：填充材料和金属互连结构，所述填充材料和所述金属互连结构位于所述封装基板和与所述封装基板相邻的所述芯片之间，以及相邻的所述芯片之间。
14.根据权利要求8所述的半导体器件，其特征在于，至少两个所述芯片的宽度尺寸不同。
15.根据权利要求14所述的半导体器件，其特征在于，上层所述芯片的宽度尺寸小于等于与之相邻的下层所述芯片的宽度尺寸。
16.根据权利要求15所述的半导体器件，其特征在于，上层所述芯片的边缘部位不超出与之相邻的下层所述芯片的边缘。
17.一种半导体器件的封装方法，其特征在于，包括：
提供封装基板，多个芯片堆叠于所述封装基板；
提供权利要求4或5所述的半导体封装模具；
将所述封装模具覆盖所述芯片，使所述芯片容纳腔容纳所述多个堆叠的芯片，且所述芯片容纳腔的内轮廓表面形状与所述堆叠的芯片的外轮廓表面形状相适应，且所述芯片容纳腔的内轮廓表面与所述堆叠的芯片的外轮廓表面之间的距离为固定值；和
通过所述注射孔向所述芯片容纳腔内部注入封装材料。
18.根据权利要求17所述的半导体器件的封装方法，其特征在于，所述芯片容纳腔的轮廓表面与对应的所述芯片轮廓表面之间的距离范围为0.5mm～1.5mm。
19.根据权利要求17所述的半导体器件的封装方法，其特征在于，至少两个所述芯片的宽度尺寸不同。
20.根据权利要求19所述的半导体器件的封装方法，其特征在于，上层所述芯片的宽度尺寸小于等于与之相邻的下层所述芯片的宽度尺寸。
21.根据权利要求20所述的半导体器件的封装方法，其特征在于，上层所述芯片的边缘部位不超出与之相邻的下层所述芯片的边缘。
22.根据权利要求17所述的半导体器件的封装方法，其特征在于，所述注射孔贯穿所述壳体，并与所述芯片容纳腔相连。
23.根据权利要求22所述的半导体器件的封装方法，其特征在于，所述注射孔设置于所述壳体的顶部，并与所述芯片容纳腔的顶部相连。
24.根据权利要求17所述的半导体器件的封装方法，其特征在于，还包括：
用金属互连结构连接两个相邻的所述芯片、以及连接所述封装基板和与所述封装基板相邻的所述芯片；
在所述芯片与所述封装基板之间以及相邻所述芯片之间的间隙内注入填充材料，所述填充材料覆盖所述金属互连结构。
25.根据权利要求17所述的半导体器件的封装方法，其特征在于，注入所述封装材料后，还包括：对所述封装材料进行热处理。
26.根据权利要求25所述的半导体器件的封装方法，其特征在于，所述热处理的工艺参数包括：温度为170℃～300℃，时间为90s～220s。
CN201710931404.6A 2017-10-09 2017-10-09 半导体封装模具、半导体器件及半导体器件的封装方法 Active CN109637939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710931404.6A CN109637939B (zh) 2017-10-09 2017-10-09 半导体封装模具、半导体器件及半导体器件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710931404.6A CN109637939B (zh) 2017-10-09 2017-10-09 半导体封装模具、半导体器件及半导体器件的封装方法

Publications (2)

Publication Number Publication Date
CN109637939A CN109637939A (zh) 2019-04-16
CN109637939B true CN109637939B (zh) 2020-08-18

Family

ID=66051199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710931404.6A Active CN109637939B (zh) 2017-10-09 2017-10-09 半导体封装模具、半导体器件及半导体器件的封装方法

Country Status (1)

Country Link
CN (1) CN109637939B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348857B2 (en) 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485291A (zh) * 2014-12-23 2015-04-01 南通富士通微电子股份有限公司 一种半导体叠层封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485291A (zh) * 2014-12-23 2015-04-01 南通富士通微电子股份有限公司 一种半导体叠层封装方法

Also Published As

Publication number Publication date
CN109637939A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
EP2885812B1 (en) THIN SUBSTRATE PoP STRUCTURE
US6617680B2 (en) Chip carrier, semiconductor package and fabricating method thereof
WO2007083352A1 (ja) 半導体装置およびその製造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US9024448B2 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
CN101375389A (zh) 用于电路管芯的高热性能封装
CN109637939B (zh) 半导体封装模具、半导体器件及半导体器件的封装方法
KR102437774B1 (ko) 인쇄 회로 기판
KR20120056624A (ko) 반도체 패키지
JP2014204082A (ja) 半導体装置の製造方法
JP3479121B2 (ja) Ｂｇａパッケージの樹脂モールド方法
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
CN102593090A (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
TWI728528B (zh) 記憶卡結構及其製造方法
US20140291822A1 (en) Integrated circuit package
JP5561072B2 (ja) 半導体装置の製造方法
CN105185756B (zh) 半导体封装件和制造该半导体封装件的方法
US8067841B2 (en) Semiconductor devices having a resin with warpage compensated surfaces
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
CN218996708U (zh) 电子器件
TWI732732B (zh) 記憶卡結構及其製造方法
JP4823161B2 (ja) 半導体装置
KR20000001008A (ko) 반도체칩을 내장한 플라스틱 패키지 몰드 장치와 그의 몰딩방법
US20130087901A1 (en) Design for exposed die package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant