CN109599332A - 一种低伏电压调整二极管制造方法 - Google Patents
一种低伏电压调整二极管制造方法 Download PDFInfo
- Publication number
- CN109599332A CN109599332A CN201811609229.XA CN201811609229A CN109599332A CN 109599332 A CN109599332 A CN 109599332A CN 201811609229 A CN201811609229 A CN 201811609229A CN 109599332 A CN109599332 A CN 109599332A
- Authority
- CN
- China
- Prior art keywords
- voltage adjustment
- low volt
- adjustment diode
- volt voltage
- diode manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 28
- 238000000034 method Methods 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000004886 process control Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract 4
- 238000002513 implantation Methods 0.000 abstract 2
- 238000005275 alloying Methods 0.000 abstract 1
- 239000002131 composite material Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 239000003381 stabilizer Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/041—Manufacture or treatment of multilayer diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/045—Manufacture or treatment of PN junction diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种低伏电压调整二极管制造方法，涉及半导体分立器件制造技术领域，具体为，所述该低伏电压调整二极管制造方法的工艺过程为：芯片氧化，光刻隔离，隔离N+扩散，光刻P+区，注入，退火，光刻N+区，注入，退火，光刻引线孔，正面金属化，合金，减薄，背面金属化，划片。该低伏电压调整二极管制造方法，采用复合穿通工艺制备PN结，设计采用N+P+P‑N+四层结构，通过工艺控制调整两个薄基区的厚度，降低PN结击穿电压，这种结构易于集成，不但适用于单管制造，更方便制成多路ESD保护器件，这种工艺方法制成的低伏电压调整二极管器件具有反向漏电流小、动态电阻小的突出特点，极大地提升极低稳压器件的稳压性能。
Description
技术领域
本发明涉及半导体分立器件制造技术领域，具体为一种低伏电压调整二极管制造方法。
背景技术
二极管是电子元件当中，一种具有两个电极的装置，只允许电流由单一方向流过，许多的使用是应用其整流的功能，早期的真空电子二极管是一种能够单向传导电流的电子器件，在半导体二极管内部有一个PN结两个引线端子，这种电子器件按照外加电压的方向，具备单向电流的传导性，一般来讲，晶体二极管是一个由p型半导体和n型半导体烧结形成的p-n结界面，在其界面的两侧形成空间电荷层，构成自建电场。
现在通行的电压调整二极管稳定电压最低是2.4V，更低电压的电压调整二极管则表现出动态电阻很大，原因是PN结击穿机理是齐纳击穿，这种隧道效应导致低伏电压调整二极管反向击穿特性曲线变软，动态电阻较大，因此影响其稳压使用，近年来，为降低整机的功耗，CPU设计电压低于3.3V，相应的电路电压进一步下降，传统的低压电压调整二极管，已经不能满足现代使用要求，需要开发出一款新的低伏电压调整二极管及其制造方法。
发明内容
针对现有技术的不足，本发明提供了一种低伏电压调整二极管制造方法，解决了上述背景技术中提出的问题。
为实现以上目的，本发明通过以下技术方案予以实现：一种低伏电压调整二极管制造方法，所述该低伏电压调整二极管制造方法的工艺过程为：芯片氧化，光刻隔离，隔离N+扩散，光刻P+区，注入，退火，光刻N+区，注入，退火，光刻引线孔，正面金属化，合金，减薄，背面金属化，划片；
所述该低伏电压调整二极管制造方法的具体步骤为：
（1）在N+衬底上异型外延一层高阻P-外延层；
（2）在P-外延层上制备一个P+阱区；
（3）在阱区内制备N+区，形成N+P+P-N+四层结构；
（4）N+P+P-N+四层结构在施加反向偏压时（衬底加负极），N+P+势垒耗尽层随着偏压增加，延伸扩展到衬底N+区，形成一个穿通过程，穿通后的PN结呈现雪崩状态，区别于穿通稳压管的齐纳型隧道击穿。
可选的，所述该低伏电压调整二极管制造方法采用复合穿通工艺技术，取代传统PN结齐纳击穿，制作低伏稳压管。
可选的，所述芯片采用异型外延片。
可选的，所述轻掺杂P-区，防止N+P+结发生雪崩击穿。
可选的，所述低伏电压调整二极管的制作过程中，通过工艺控制形成两个薄的基区。
可选的，所述衬底N型材料电阻率小于0.01Ω.cm，P-型轻掺杂区的掺杂浓度范围5E13cm-3～5E16cm-3，厚度4μm～8μm。
可选的，所述N+结表面浓度NSN>2E19cm-3，结深范围xj(N+)=0.5μm～1μm；P+结表面浓度NSP>8E16cm-3，结深范围xj(N+)=1μm～2μm；P-扩展区厚度范围xj(N+)=0.5μm～1μm。
可选的，所述该低伏电压调整二极管制造方法所制得的低伏电压调整二极管器件，采用SOT-23C型表贴封装或SOD123型塑料封装。
可选的，所述该低伏电压调整二极管制造方法所制得的低伏电压调整二极管，最小稳定电压可达1.8V，最大电压6V，动态电阻小于100Ω，与雪崩击穿器件的动态电阻相当。
本发明提供了一种低伏电压调整二极管制造方法，与传统方式相比，该低伏电压调整二极管制造方法的有益效果如下：本发明采用复合穿通工艺制备PN结，设计采用N+P+P-N+四层结构，通过工艺控制调整两个薄基区的厚度，降低PN结击穿电压，这种结构易于集成，不但适用于单管制造，更方便制成多路ESD保护器件；本发明采用新型复合型穿通结构，首先在N+衬底上反型外延一层P-高阻层，然后在P-外延层上设计一个P+阱，再在该阱上通过扩散制备N+区，使得在反向偏置下，耗尽层延伸至衬底，形成穿通机制，这种工艺方法制成的器件具有反向漏电流小、动态电阻小的突出特点；本发明提升极低稳压器件的稳压性能，满足现在电子技术日益增长的低功耗、低稳压值、低动态电阻的要求，产品的稳压特性优于传统的PN结击穿产品，具有良好的线路适用性。
附图说明
图1为本发明产品剖面结构示意图；
图2为本发明一较佳实施例的0.5W低伏稳压管光刻版示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
请参阅图1至图2，本发明提供一种技术方案：一种低伏电压调整二极管制造方法，该低伏电压调整二极管制造方法的工艺过程为：芯片氧化，光刻隔离，隔离N+扩散，光刻P+区，注入，退火，光刻N+区，注入，退火，光刻引线孔，正面金属化，合金，减薄，背面金属化，划片；
该低伏电压调整二极管制造方法的具体步骤为：
（1）在N+衬底上异型外延一层高阻P—外延层；
（2）在P-外延层上制备一个P+阱区；
（3）在阱区内制备N+区，形成N+P+P-N+四层结构；
（4）N+P+P-N+四层结构在施加反向偏压时（衬底加负极），N+P+势垒耗尽层随着偏压增加，延伸扩展到衬底N+区，形成一个穿通过程，穿通后的PN结呈现雪崩状态，区别于穿通稳压管的齐纳型隧道击穿；
该低伏电压调整二极管制造方法采用复合穿通工艺技术，取代传统PN结齐纳击穿，制作低伏稳压管；
芯片采用异型外延片；
轻掺杂P-区，防止N+P+结发生雪崩击穿；
低伏电压调整二极管的制作过程中，通过工艺控制形成两个薄的基区；
衬底N型材料电阻率小于0.01Ω.cm，P-型轻掺杂区的掺杂浓度范围5E13cm-3～5E16cm-3，厚度4μm～8μm；
N+结表面浓度NSN>2E19cm-3，结深范围xj(N+)=0.5μm～1μm；P+结表面浓度NSP>8E16cm-3，结深范围xj(N+)=1μm～2μm；P-扩展区厚度范围xj(N+)=0.5μm～1μm；
该低伏电压调整二极管制造方法所制得的低伏电压调整二极管，已经采用SOT-23C型表贴封装或SOD123型塑料封装；
该低伏电压调整二极管制造方法所制得的低伏电压调整二极管，最小稳定电压达达1.8V，最大电压6V，动态电阻小于100Ω，与雪崩击穿器件的动态电阻相当。
本发明采用集成电路设计和工艺控制方法，通过分布注入，精确控制掺杂杂质浓度分布和结深工艺方法，制造一种极低电压穿通击穿方式，替代传统的齐纳击穿；即首先在N+衬底上反型外延一层P-高阻层，然后在P-外延层上设计一个P+阱，再在该阱上通过扩散制备N+区，外加反向偏压时，使得N+P+结在处于反向偏置下，P+耗尽层扩展到P-外延层，最后延伸至N+衬底，形成穿通机制，器件处于穿通状态；该种穿通型击穿特性曲线类似于雪崩击穿特性，雪崩击穿点处有小段明显负阻热性，这是因为在反向偏压下，N+P-存在载流子注入效应，因此该工艺具有较小的动态电阻和较小的反向漏电流。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种低伏电压调整二极管制造方法，其特征在于：所述该低伏电压调整二极管制造方法的工艺过程为：芯片氧化，光刻隔离，隔离N+扩散，光刻P+区，注入，退火，光刻N+区，注入，退火，光刻引线孔，正面金属化，合金，减薄，背面金属化，划片；
所述该低伏电压调整二极管制造方法的具体步骤为：
（1）在N+衬底上异型外延一层高阻P—外延层；
（2）在P-外延层上制备一个P+阱区；
（3）在阱区内制备N+区，形成N+P+P-N+四层结构；
（4）N+P+P-N+四层结构在施加反向偏压时（衬底加负极），N+P+势垒耗尽层随着偏压增加，延伸扩展到衬底N+区，形成一个穿通过程，穿通后的PN结呈现雪崩状态，区别于传统低压稳压管的齐纳型隧道击穿。
2.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述该低伏电压调整二极管制造方法采用复合穿通工艺技术，取代传统PN结齐纳击穿，制作低伏稳压管。
3.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述芯片采用异型外延片。
4.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述轻掺杂P-区，防止N+P+结发生雪崩击穿。
5.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述低伏电压调整二极管的制作过程中，通过工艺控制形成两个薄的基区。
6.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述衬底N型材料电阻率小于0.01Ω.cm，P型轻掺杂区的掺杂浓度范围5E13cm-3～5E16cm-3，厚度4μm～8μm。
7.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述N+结表面浓度NSN>2E19cm-3，结深范围xj(N+)=0.5μm～1μm；P+结表面浓度NSP>8E16cm-3，结深范围xj(N+)=1μm～2μm；P-扩展区厚度范围xj(N+)=0.5μm～1μm。
8.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述该低伏电压调整二极管制造方法所制得的低伏电压调整二极管器件，采用SOT-23C型表贴封装或SOD123型塑料封装。
9.根据权利要求1所述的一种低伏电压调整二极管制造方法，其特征在于：所述该低伏电压调整二极管制造方法所制得的低伏电压调整二极管，最小稳定电压可达1.8V，最大电压6V，动态电阻小于100Ω，与雪崩击穿器件的动态电阻相当。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811609229.XA CN109599332A (zh) | 2018-12-27 | 2018-12-27 | 一种低伏电压调整二极管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811609229.XA CN109599332A (zh) | 2018-12-27 | 2018-12-27 | 一种低伏电压调整二极管制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109599332A true CN109599332A (zh) | 2019-04-09 |
Family
ID=65963737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811609229.XA Pending CN109599332A (zh) | 2018-12-27 | 2018-12-27 | 一种低伏电压调整二极管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109599332A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710669A (zh) * | 2020-06-02 | 2020-09-25 | 朝阳微电子科技股份有限公司 | 一种esd器件结构及其设计方法 |
| WO2020220665A1 (zh) * | 2019-04-30 | 2020-11-05 | 苏州固锝电子股份有限公司 | 一种四颗二极管集成芯片的制造工艺 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1470077A (zh) * | 2000-10-13 | 2004-01-21 | St | 平面双端开关 |
| CN102013436A (zh) * | 2010-01-15 | 2011-04-13 | 傲迪特半导体(南京)有限公司 | 具有双向击穿防护功能的低电压过电压抑制器及制造方法 |
| CN102290337A (zh) * | 2011-09-26 | 2011-12-21 | 南京国盛电子有限公司 | 低压tvs用硅外延片的制造方法 |
| CN107256883A (zh) * | 2017-05-08 | 2017-10-17 | 苏州矽航半导体有限公司 | 一种两路双向tvs二极管及其制作方法 |
| CN207868204U (zh) * | 2018-03-06 | 2018-09-14 | 深圳市优恩半导体有限公司 | 一种双向tvs二极管 |
| CN108899312A (zh) * | 2018-05-17 | 2018-11-27 | 上海芯石半导体股份有限公司 | 一种单向npn穿通型超低压tvs结构及其制备方法 |
-
2018
- 2018-12-27 CN CN201811609229.XA patent/CN109599332A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1470077A (zh) * | 2000-10-13 | 2004-01-21 | St | 平面双端开关 |
| CN102013436A (zh) * | 2010-01-15 | 2011-04-13 | 傲迪特半导体(南京)有限公司 | 具有双向击穿防护功能的低电压过电压抑制器及制造方法 |
| CN102290337A (zh) * | 2011-09-26 | 2011-12-21 | 南京国盛电子有限公司 | 低压tvs用硅外延片的制造方法 |
| CN107256883A (zh) * | 2017-05-08 | 2017-10-17 | 苏州矽航半导体有限公司 | 一种两路双向tvs二极管及其制作方法 |
| CN207868204U (zh) * | 2018-03-06 | 2018-09-14 | 深圳市优恩半导体有限公司 | 一种双向tvs二极管 |
| CN108899312A (zh) * | 2018-05-17 | 2018-11-27 | 上海芯石半导体股份有限公司 | 一种单向npn穿通型超低压tvs结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020220665A1 (zh) * | 2019-04-30 | 2020-11-05 | 苏州固锝电子股份有限公司 | 一种四颗二极管集成芯片的制造工艺 |
| CN111710669A (zh) * | 2020-06-02 | 2020-09-25 | 朝阳微电子科技股份有限公司 | 一种esd器件结构及其设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101271926B (zh) | 高效整流器 | |
| US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| CN104022162B (zh) | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN109599332A (zh) | 一种低伏电压调整二极管制造方法 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| US9837275B2 (en) | Fabrication method of fast recovery diode | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| KR101049797B1 (ko) | 고성능 과도전압 방호소자 및 그 제조방법 | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| US9502534B2 (en) | Preparation method for power diode | |
| CN103441074B (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN108565259B (zh) | 半导体器件及其制造方法 | |
| CN107293533A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN216288469U (zh) | 一种击穿电压对称的双向tvs器件 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN106409827A (zh) | 一种整流器件及其制备方法 | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN103730465B (zh) | 一种线性恒流器件及其制作方法 | |
| CN107301996A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN106252420A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 | |
| CN208142188U (zh) | 一种基于倒阱工艺的功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190409 |
|
| RJ01 | Rejection of invention patent application after publication |