CN109545692A - 一种降低晶圆键合边缘扭曲度的方法 - Google Patents
一种降低晶圆键合边缘扭曲度的方法 Download PDFInfo
- Publication number
- CN109545692A CN109545692A CN201811401688.9A CN201811401688A CN109545692A CN 109545692 A CN109545692 A CN 109545692A CN 201811401688 A CN201811401688 A CN 201811401688A CN 109545692 A CN109545692 A CN 109545692A
- Authority
- CN
- China
- Prior art keywords
- wafer
- device wafers
- fixture
- torsion resistance
- wafer bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Micromachines (AREA)
Abstract
本发明公开一种降低晶圆键合边缘扭曲度的方法，用于晶圆键合工艺中，其中包括：提供一具有芯片的器件晶圆与一承载晶圆；通过一夹具夹持叠置的器件晶圆及承载晶圆的边缘，并通过施加预设压力至器件晶圆与承载晶圆的中心区域上，进行晶圆键合工艺，以形成键合晶圆；根据器件晶圆上的芯片数量，控制夹具的释放时间。本发明的技术方案有益效果在于：在晶圆键合的过程中，根据器件晶圆上的芯片数量，控制夹具的释放时间，从而降低键合晶圆的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
Description
技术领域
本发明涉及三维集成晶圆键合工艺技术领域，尤其涉及一种降低晶圆键合边缘扭曲度的方法。
背景技术
随着三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案，所谓三维集成电路，广义上是指将具有三维集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够使得芯片向减小发热、功耗和延迟的方向发展，可以提高芯片的性能，同时可以大幅度缩短功能芯片之间的金属互联，减小发热、功耗和延迟。
在三维集成电路中，晶圆与晶圆的键合方法是核心重点，其中晶圆的键合扭曲度是衡量键合质量的重要参数，也是进行后续工艺的基础。晶圆的键合扭曲度是通过光刻机进行测量得到的，改善晶圆的键合扭曲度可以有效提高穿透晶圆的对准精度。在现有设备和工艺下，晶圆的整体扭曲度控制在70nm以内，中心区域较好，边缘区域较差；并且晶圆边缘的扭曲度不好会增加后续工艺如光刻、蚀刻的难度，影响晶圆产品的性能，甚至会影响整个产品的良率。
发明内容
针对现有技术中存在的上述问题，现提供一种降低晶圆键合边缘扭曲度的方法。
具体技术方案如下：
一种降低晶圆键合边缘扭曲度的方法，用于晶圆键合工艺中，其中包括：
提供一具有芯片的器件晶圆与一承载晶圆；
通过一夹具夹持叠置的所述器件晶圆及所述承载晶圆的边缘，并通过施加预设压力至所述器件晶圆与所述承载晶圆的中心区域上，进行所述晶圆键合工艺，以形成键合晶圆；
根据所述器件晶圆上的芯片数量，控制所述夹具的释放时间。
优选的，所述承载晶圆上设置有对应每个所述芯片的互连结构。
优选的，所述夹具为真空卡盘。
优选的，所述器件晶圆堆叠于所述承载晶圆之上。
优选的，所述预设压力施加于所述器件晶圆与所述承载晶圆的中心位置。
优选的，当所述器件晶圆上的芯片数量小于1000时，控制所述夹具的释放时间在1s-4s。
优选的，当所述器件晶圆上的芯片数量在大于等于1000，并小于2100时，控制所述夹具的释放时间在3s-6s。
优选的，当所述器件晶圆上的芯片数量在大于等于2100，并小于等于4500时，控制所述夹具的释放时间在5s-8s。
优选的，当所述器件晶圆上的芯片数量大于4500时，控制所述夹具的释放时间在6s-9s。
本发明的技术方案有益效果在于：在晶圆键合的过程中，根据器件晶圆上的芯片数量，控制夹具的释放时间，从而降低键合晶圆的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明的实施例的降低晶圆键合边缘扭曲度的方法的流程图；
图2为本发明的实施例的晶圆键合工艺的结构示意图；
图3为本发明的实施例的降低晶圆键合边缘扭曲度的方法的键合晶圆的划分不同数量芯片的结构示意图；
图4为本发明的实施例的降低晶圆键合边缘扭曲度的方法的键合晶圆在不同区域扭曲度的受力示意图；
图5为本发明的实施例的卡盘的边缘的真空已经释放，边缘扭曲度突变的分布图；
图6为本发明的实施例的卡盘的边缘的真空未释放，边缘扭曲度突变的分布图；
图7为本发明的实施例的卡盘的边缘的真空释放时间合适，边缘扭曲度平滑过渡没有突变的分布图；
图8为本发明的本实施例的夹具的最佳真空释放时间的曲线图；
图9为本发明的实施例在X轴方向上键合晶圆的边缘的扭曲度的曲线图；
图10为本发明的实施例在Y轴方向上键合晶圆的边缘的扭曲度的曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种降低晶圆键合边缘扭曲度的方法，用于晶圆键合工艺中，其中包括：
提供一具有芯片的器件晶圆1与一承载晶圆2；
通过一夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4；
根据器件晶圆1上的芯片数量，控制夹具3的释放时间。
通过上述降低晶圆键合边缘扭曲度的方法的技术方案，结合图1、2所示，于晶圆键合工艺中，首先提供具有芯片的器件晶圆1与承载晶圆2，其中器件晶圆1上设置有器件结构，器件结构包括电容、电阻、电感、MOS管、放大器或者逻辑电路中一个或多个组成；承载晶圆2设置有对应每个芯片的互连结构，比如电路结构包括电容、电阻、逻辑电路组成的互连结构。
进一步地，器件晶圆1、承载晶圆2均固定于卡盘10上，卡盘10分别为器件晶圆1与承载晶圆2提供支撑，将卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，在晶圆键合过程中，如图3所示，器件晶圆1在设计阶段通过横向线条与纵向线条以方形为分割单元进行分割以形成不同数量的芯片，根据器件晶圆1上的芯片数量的不同，键合晶圆4的键合应力波扩散的速度不一致，如图4所示；根据器件晶圆1上的芯片数量，控制夹具3的释放时间，其中释放时间指的是晶圆键合工艺形成键合晶圆4之后，在夹具3释放之前的等待时间，并且在器件晶圆1上的芯片数量越多时，夹具3的释放时间越长。
在现有技术中，举例来说，当器件晶圆1上的芯片数量为5078个时，如图5所示，该图5中横坐标表示晶圆的尺寸，以mm为单位，纵坐标表示晶圆的扭曲度，以nm为单位，在键合晶圆4的键合应力波尚未抵达夹具3的边缘时，夹具3已经释放，造成键合晶圆4的边缘的扭曲度增高，或者，当器件晶圆1上的芯片数量为1874个时，如图6所示，该图6中横坐标表示晶圆的尺寸，以mm为单位，纵坐标表示晶圆的扭曲度，以nm为单位，在键合晶圆4的键合应力波已经到达夹具3的边缘时，夹具3还未释放，造成键合晶圆4的边缘的扭曲度增高；针对上述两种情况，本发明通过大量实验统计，比如当器件晶圆1上的芯片数量为4507个时，如图7所示，该图7中横坐标表示晶圆的尺寸，以mm为单位，纵坐标表示晶圆的扭曲度，以nm为单位，选择合适的夹具3的释放时间，键合晶圆4的边缘的扭曲度不会发生突变。
进一步地，在晶圆键合的过程中，对于具有芯片的器件晶圆1，根据器件晶圆1上的芯片数量，控制夹具3的释放时间，从而降低键合晶圆的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，夹具3为真空卡盘。
具体地，如图2所示，当卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，其中，夹具3的边缘为真空结构，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，对于具有芯片的器件晶圆1，根据器件晶圆1上的芯片数量，控制夹具3的释放时间，从而降低键合晶圆的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，器件晶圆1堆叠于承载晶圆2之上。
具体地，如图2所示，在晶圆键合工艺中，当卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，这种承载晶圆2相比器件晶圆1具有更加简单和稳定的结构，承载晶圆2更适合移动来与下方的器件晶圆进行键合对准。
在一种较优的实施例中，预设压力施加于器件晶圆1与承载晶圆2的中心位置。
具体地，如图2所示，在晶圆键合过程中，当卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心位置，即施加压力在圆心位置，从而实现最佳的受力分布，以控制夹具的释放时间，从而降低键合晶圆的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，当器件晶圆1上的芯片数量小于1000时，控制夹具3的释放时间在1s-4s。
具体地，结合图2所示，首先提供具有芯片的器件晶圆1与承载晶圆2，器件晶圆1、承载晶圆2均固定于卡盘10上，卡盘10分别为器件晶圆1与承载晶圆2提供支撑，将卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，在晶圆键合过程中，如图3所示，器件晶圆1在设计阶段通过横向线条与纵向线条以方形为分割单元进行分割以形成数量小于1000的芯片，在经过大量实验数据统计，如图8所示，该图8中横坐标表示器件晶圆1上的芯片数量，纵坐标表示夹具3的释放时间，以s为单位，以调整控制夹具3的释放时间在1s-4s，从而降低键合晶圆4的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，当器件晶圆1上的芯片数量在大于等于1000，并小于2100时，控制夹具3的释放时间在3s-6s。
具体地，如图2所示，首先提供具有芯片的器件晶圆1与承载晶圆2，器件晶圆1、承载晶圆2均固定于卡盘10上，卡盘10分别为器件晶圆1与承载晶圆2提供支撑，将卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，在晶圆键合过程中，如图3所示，器件晶圆1在设计阶段通过横向线条与纵向线条以方形为分割单元进行分割以形成数量在大于等于1000，并小于2100时的芯片，在经过大量实验数据统计，如图8所示，该图8中横坐标表示器件晶圆1上的芯片数量，纵坐标表示夹具3的释放时间，以s为单位，以调整控制夹具3的释放时间在3s-6s，从而降低键合晶圆4的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，当器件晶圆1上的芯片数量在大于等于2100，并小于等于4500时，控制夹具3的释放时间在5s-8s。
具体地，如图2所示，首先提供具有芯片的器件晶圆1与承载晶圆2，器件晶圆1、承载晶圆2均固定于卡盘10上，卡盘10分别为器件晶圆1与承载晶圆2提供支撑，将卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，在晶圆键合过程中，如图3所示，器件晶圆1在设计阶段通过横向线条与纵向线条以方形为分割单元进行分割以形成数量在在大于等于2100，并小于等于4500时的芯片，在经过大量实验数据统计，如图8所示，该图8中横坐标表示器件晶圆1上的芯片数量，纵坐标表示夹具3的释放时间，以s为单位，以调整控制夹具3的释放时间在5s-8s，从而降低键合晶圆4的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
在一种较优的实施例中，当器件晶圆1上的芯片数量大于4500时，控制夹具3的释放时间在6s-9s。
具体地，如图2所示，首先提供具有芯片的器件晶圆1与承载晶圆2，器件晶圆1、承载晶圆2均固定于卡盘10上，卡盘10分别为器件晶圆1与承载晶圆2提供支撑，将卡盘10的反应腔室抽真空时，因为抽真空的过程为持续的过程，此时需要器件晶圆1与承载晶圆2对准放置，器件晶圆1堆叠于承载晶圆2之上，待真空度达到要求时，通过夹具3夹持叠置的器件晶圆1及承载晶圆2的边缘，并通过施加预设压力至器件晶圆1与承载晶圆2的中心区域上，进行晶圆键合工艺，以形成键合晶圆4。
进一步地，在晶圆键合过程中，如图3所示，器件晶圆1在设计阶段通过横向线条与纵向线条以方形为分割单元进行分割以形成数量大于4500的芯片，在经过大量实验数据统计，如图8所示，该图8中横坐标表示器件晶圆1上的芯片数量，纵坐标表示夹具3的释放时间，以s为单位，以调整控制夹具3的释放时间在6s-9s，从而降低键合晶圆4的边缘的扭曲度，提高后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
进一步地，在X轴方向上键合晶圆4的边缘的扭曲度的曲线图，如图9所示，该图9中横坐标表示器件晶圆1上的芯片数量，纵坐标表示键合晶圆4的边缘的扭曲度，以nm为单位；在Y轴方向上键合晶圆4的边缘的扭曲度的曲线图，如图10所示，该图10中横坐标表示器件晶圆1上的芯片数量，纵坐标表示键合晶圆4的边缘的扭曲度，以nm为单位，通过大量实验数据，得出结论，当夹具3的释放时间相同时，键合晶圆4的边缘的扭曲度是不同的，根据器件晶圆1上的芯片数量，优化夹具3的释放时间，键合晶圆4的边缘的扭曲度可降低5-10nm，从而提高了后续光刻制程或刻蚀制程穿透晶圆的对准精度，进一步提高键合晶圆的产品性能。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种降低晶圆键合边缘扭曲度的方法，用于晶圆键合工艺中，其特征在于，包括：
提供一具有芯片的器件晶圆与一承载晶圆；
通过一夹具夹持叠置的所述器件晶圆及所述承载晶圆的边缘，并通过施加预设压力至所述器件晶圆与所述承载晶圆的中心区域上，进行所述晶圆键合工艺，以形成键合晶圆；
根据所述器件晶圆上的芯片数量，控制所述夹具的释放时间。
2.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，所述承载晶圆上设置有对应每个所述芯片的互连结构。
3.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，所述夹具为真空卡盘。
4.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，所述器件晶圆堆叠于所述承载晶圆之上。
5.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，所述预设压力施加于所述器件晶圆与所述承载晶圆的中心位置。
6.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，当所述器件晶圆上的芯片数量小于1000时，控制所述夹具的释放时间在1s-4s。
7.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，当所述器件晶圆上的芯片数量在大于等于1000，并小于2100时，控制所述夹具的释放时间在3s-6s。
8.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，当所述器件晶圆上的芯片数量在大于等于2100，并小于等于4500时，控制所述夹具的释放时间在5s-8s。
9.根据权利要求1所述的降低晶圆键合边缘扭曲度的方法，其特征在于，当所述器件晶圆上的芯片数量大于4500时，控制所述夹具的释放时间在6s-9s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811401688.9A CN109545692B (zh) | 2018-11-22 | 2018-11-22 | 一种降低晶圆键合边缘扭曲度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811401688.9A CN109545692B (zh) | 2018-11-22 | 2018-11-22 | 一种降低晶圆键合边缘扭曲度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109545692A true CN109545692A (zh) | 2019-03-29 |
| CN109545692B CN109545692B (zh) | 2020-06-26 |
Family
ID=65849557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811401688.9A Active CN109545692B (zh) | 2018-11-22 | 2018-11-22 | 一种降低晶圆键合边缘扭曲度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545692B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110335826A (zh) * | 2019-05-29 | 2019-10-15 | 宁波芯健半导体有限公司 | 一种具有键合结构的晶圆级芯片的封装方法 |
| CN117116788A (zh) * | 2023-10-24 | 2023-11-24 | 苏州芯慧联半导体科技有限公司 | 一种晶圆键合装置及键合方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833659A (en) * | 1984-12-27 | 1989-05-23 | Westinghouse Electric Corp. | Sonar apparatus |
| CN101088912A (zh) * | 2007-05-30 | 2007-12-19 | 大连理工大学 | 一种导能导流和精密定位的聚合物微结构超声波键合结构 |
| CN101276731A (zh) * | 2007-03-27 | 2008-10-01 | 冲电气工业株式会社 | 半导体制造装置及使用该装置的半导体晶片的制造方法 |
| CN101401198A (zh) * | 2006-03-20 | 2009-04-01 | 三菱重工业株式会社 | 用于玻璃基板的静电吸引设备和吸引和释放玻璃基板的方法 |
| WO2013084761A1 (ja) * | 2011-12-07 | 2013-06-13 | タツモ株式会社 | 貼り合せ装置および貼り合せ方法 |
| CN105957817A (zh) * | 2016-07-12 | 2016-09-21 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| CN108428637A (zh) * | 2018-03-09 | 2018-08-21 | 中南大学 | 一种超声辅助微米银浆烧结实现微铜柱互连的方法 |
-
2018
- 2018-11-22 CN CN201811401688.9A patent/CN109545692B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833659A (en) * | 1984-12-27 | 1989-05-23 | Westinghouse Electric Corp. | Sonar apparatus |
| CN101401198A (zh) * | 2006-03-20 | 2009-04-01 | 三菱重工业株式会社 | 用于玻璃基板的静电吸引设备和吸引和释放玻璃基板的方法 |
| CN101276731A (zh) * | 2007-03-27 | 2008-10-01 | 冲电气工业株式会社 | 半导体制造装置及使用该装置的半导体晶片的制造方法 |
| CN101088912A (zh) * | 2007-05-30 | 2007-12-19 | 大连理工大学 | 一种导能导流和精密定位的聚合物微结构超声波键合结构 |
| WO2013084761A1 (ja) * | 2011-12-07 | 2013-06-13 | タツモ株式会社 | 貼り合せ装置および貼り合せ方法 |
| CN105957817A (zh) * | 2016-07-12 | 2016-09-21 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| CN108428637A (zh) * | 2018-03-09 | 2018-08-21 | 中南大学 | 一种超声辅助微米银浆烧结实现微铜柱互连的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110335826A (zh) * | 2019-05-29 | 2019-10-15 | 宁波芯健半导体有限公司 | 一种具有键合结构的晶圆级芯片的封装方法 |
| CN117116788A (zh) * | 2023-10-24 | 2023-11-24 | 苏州芯慧联半导体科技有限公司 | 一种晶圆键合装置及键合方法 |
| CN117116788B (zh) * | 2023-10-24 | 2024-01-26 | 苏州芯慧联半导体科技有限公司 | 一种晶圆键合装置及键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109545692B (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109545692A (zh) | 一种降低晶圆键合边缘扭曲度的方法 | |
| CN103943614B (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
| EP4471855A3 (en) | Bonded memory device and fabrication methods thereof | |
| CN103824787B (zh) | 基于粘接剂的晶圆键合方法 | |
| TW200901350A (en) | Method and apparatus for singulated die testing | |
| CN111081655B (zh) | 电子封装结构及其制作方法 | |
| CN109494182A (zh) | 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 | |
| CN105957817A (zh) | 一种晶圆键合方法 | |
| CN103280445B (zh) | 包裹式存储器和用于制造该包裹式存储器的制造方法 | |
| CN106024756A (zh) | 一种3d集成电路结构及其制造方法 | |
| CN108242433A (zh) | 一种基于光刻和电镀实现超精细封装引线的方法 | |
| CN110993490A (zh) | 一种不同尺寸芯片实现异质键合的方法 | |
| CN103495908A (zh) | 一种对InP基RFIC晶圆进行磁流变减薄抛光的方法 | |
| CN112136212B (zh) | 芯片互联装置、集成桥结构的基板及其制备方法 | |
| CN105215840A (zh) | 一种硅通孔的减薄方法 | |
| CN107046779B (zh) | 在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法 | |
| US20100081233A1 (en) | Method of manufacturing integrated circuit having stacked structure and the integrated circuit | |
| CN204935373U (zh) | 一种光学零件倒棱夹具 | |
| CN104716060A (zh) | 一种tsv多层芯片键合方法 | |
| CN105742243A (zh) | 三维集成电路切割方法以及三维集成电路结构 | |
| CN207645797U (zh) | 一种陶瓷基板结构 | |
| CN204045558U (zh) | 半导体器件阵列式倒片封装机构 | |
| Schubert et al. | Do chip size limits exist for DCA? | |
| CN116705625B (zh) | 一种基于daf膜的晶圆封装方法、结构和装置 | |
| CN110459501A (zh) | 一种用于减薄圆片的加固拿持结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |