[go: up one dir, main page]

CN109445855B - 一种用于多路低速外设集成的桥接装置 - Google Patents

一种用于多路低速外设集成的桥接装置 Download PDF

Info

Publication number
CN109445855B
CN109445855B CN201811276109.2A CN201811276109A CN109445855B CN 109445855 B CN109445855 B CN 109445855B CN 201811276109 A CN201811276109 A CN 201811276109A CN 109445855 B CN109445855 B CN 109445855B
Authority
CN
China
Prior art keywords
interface
processor
speed
peripheral
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811276109.2A
Other languages
English (en)
Other versions
CN109445855A (zh
Inventor
鲁毅
付彦淇
赵斌
王旭
何全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201811276109.2A priority Critical patent/CN109445855B/zh
Publication of CN109445855A publication Critical patent/CN109445855A/zh
Application granted granted Critical
Publication of CN109445855B publication Critical patent/CN109445855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明属于属于数字电路前端设计技术领域，具体涉及一种应用于在处理器外围扩展低速外部设备的用于多路低速外设集成的桥接装置。本发明可以确保由较高速处理器外部扩展接口向低速外部设备进行稳定可靠的数据传递。与使用分立器件搭建的方案相比，本发明能够极大地缩减电路板面积，达到降低成本的目的，同时也为逻辑调试和使用提供便利。本发明在应用过程中能够方便地提供用户扩展设置，方便根据实际使用情况增加或者减少逻辑使用资源量，具有良好的适应性。此外，本发明中的可扩展外设单元还可级联使用，构造二级地址映射关系，对于地址空间较少的设计也有较强的适应性。在带宽和FPGA资源允许的情况下，可提供一个处理器外设接口与任意多路低速外设设备之间实现跨时钟域同步处理。

Description

一种用于多路低速外设集成的桥接装置
技术领域
本发明属于数字电路前端设计技术领域，具体涉及一种应用于在处理器外围扩展低速外部设备的用于多路低速外设集成的桥接装置。
背景技术
在工业控制领域，串口和CAN等低速通信接口是常用的命令和数据传递途径。在一个整机系统中，通常会出现多路串口和CAN集成在一个主机节点或者中继节点上。这些控制系统通常使用在嵌入式领域，使用线卡的方式安装在机箱中。线卡尺寸较小，使用传统的串口控制芯片和CAN接口控制芯片实现时，会出现板卡面积不足的情况。通过在处理器外围集成单片容量适宜的FPGA芯片，将多路串口逻辑和CAN控制逻辑以及桥接逻辑集成到FPGA芯片中，能够极大缩小串口和CAN线卡的面积。
通常，处理器的外部扩展接口与外部低速设备之间的时钟频率都不相同，而且处理器外部扩展接口的速率一般高于外部设备接口，约为外部设备接口逻辑工作速率的2～3倍。此时，多路串口逻辑与外部低速设备之间存在跨时钟域的情况，如果不能使用合适的桥接结构，会导致逻辑资源占用较大，或者同步失败引起功能错误。
发明内容
(一)要解决的技术问题
本发明提出一种用于多路低速外设集成的桥接装置，以解决进行多路串口逻辑与外部低速设备之间跨时钟域行为的同步问题。
(二)技术方案
为了解决上述技术问题，本发明提出一种用于多路低速外设集成的桥接装置，该桥接装置包括同步桥接单元和可扩展外设接口单元；其中，同步桥接单元为双向接口单元，一侧接口实现与处理器外部扩展接口之间的连接，另一侧接口实现与可扩展外设接口单元之间的连接；访问外部设备的请求由处理器发出，同步桥接单元快速时钟域一侧接收访问请求，并将请求同步至慢速时钟域一侧；同步桥接单元内部不同时钟域两侧的信号通过请求、采样、反馈握手的方式，实现从高速接口向低速接口传输数据和控制信号的跨时钟域同步功能；可扩展外设接口单元为双向接口单元，一侧接口实现与同步桥接单元之间的连接，另一侧实现与多路低速外设设备的连接。
进一步地，同步桥接单元与可扩展外设接口单元之间的地址、数据总线采用32位宽度分立方式实现，数据输入与数据输出采用分立方式实现。
进一步地，同步桥接单元与可扩展外设接口单元之间具备流控反压信号，流控反压信号用于向处理器侧反馈当前外设的数据处理状况，在输入发送数据的必要时刻，控制处理器的发送行为，保证低速外设的缓冲区不会被处理器的频繁发送请求充满，导致溢出。
进一步地，同步桥接单元与处理器外部扩展接口连接一侧使用扩展的外设接口时钟进行工作，外设接口时钟的工作频率应为处理器外部扩展接口时钟频率的1/2或1/3。
进一步地，可扩展外设接口单元通过宏定义参数方式完成配置，最多连接232个外部扩展低速设备。
进一步地，可扩展外设接口单元具备寄存器阵列，用于收集和存放外部扩展低速设备的中断状态，并将该中断上报处理器。
(三)有益效果
本发明提出的用于多路低速外设集成的桥接装置，可以确保由较高速处理器外部扩展接口向低速外部设备进行稳定可靠的数据传递。与使用分立器件搭建的方案相比，本发明能够极大地缩减电路板面积，达到降低成本的目的，同时也为逻辑调试和使用提供便利。本发明在应用过程中能够方便地提供用户扩展设置，方便根据实际使用情况增加或者减少逻辑使用资源量，具有良好的适应性。此外，本发明中的可扩展外设单元还可级联使用，构造二级地址映射关系，对于地址空间较少的设计也有较强的适应性。在带宽和FPGA资源允许的情况下，可提供一个处理器外设接口与任意多路低速外设设备之间实现跨时钟域同步处理。
附图说明
图1为本发明实施例桥接装置架构示意图；
图2为本发明实施例桥接装置连接细节示意图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本实施例提出一种集成六路串口和四路CAN控制器的用于多路低速外设集成的桥接装置，其架构如图1所示。该桥接装置包括同步桥接单元和可扩展外设接口单元。其中，同步桥接单元为双向接口单元，一侧接口实现与处理器外部扩展接口之间的连接；另一侧接口实现与可扩展外设接口之间的连接。处理器可使用同步扩展方式，使用100MHz以内的任意时钟与同步桥接单元实现互联。访问外部设备的请求由处理器发出，同步桥接单元快速时钟域一侧接收访问请求，并将请求同步至慢速时钟域一侧。对于慢速时钟域一侧，还划分为多种时钟分布的情况，可以使用同步桥接单元做二级划分。
同步桥接单元与可扩展外设接口单元之间的连接细节，如图2所示。其中，同步桥接单元接口具备高带宽和流量可控的特点。地址、数据总线采用32位宽度分立方式实现，数据输入与数据输出采用分立方式实现，并行32位双向数据通道保证了工作带宽的最大化。接口具备流控反压信号，可向处理器侧反馈当前外设的数据处理状况，在输入发送数据的必要时刻，提供流控反压信号，控制处理器的发送行为，确保外设工作过程的可靠性，保证低速外设的缓冲区不会被处理器的频繁发送请求充满，导致溢出。同步桥接单元的另一侧使用扩展的外设接口时钟进行工作，本实施例指定外设接口时钟的工作频率应当为处理器外部扩展接口时钟频率的1/2或1/3左右，相位无特殊要求。通过同步桥接单元内部，不同时钟域两侧的信号通过请求、采样、反馈握手的方式实现跨时钟域信号的同步处理，在本发明描述的示例中，应当实现的是从高速接口向低速接口传输数据和控制信号的跨时钟域同步功能。
从架构角度看，可扩展外设接口单元也为双向接口单元，一侧接口实现与同步桥接单元之间的连接，另一侧实现与多路低速外设设备的连接。可扩展外设接口部分通过宏定义参数方式完成配置，在处理器外设扩展地址允许的情况下，可最多连接232个低速外设设备。通过宏定义开关配置的本发明可扩展外设接口单元，可定义32位地址中的任意位置作为外设单元片选地址段的起点，可指定32位地址宽度中的任意宽度做为译码宽度。此外，可扩展外设接口单元还具备寄存器阵列，可供收集和存放外部扩展低速设备的中断状态，并将该中断上报处理器。处理器可通过寄存器访问方式，查询上报中断的具体寄存器编号，并采取相应的处理动作。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (2)

1.一种用于多路低速外设集成的桥接装置，其特征在于，所述桥接装置包括同步桥接单元和可扩展外设接口单元；其中，
所述同步桥接单元为双向接口单元，一侧接口实现与处理器外部扩展接口之间的连接，另一侧接口实现与所述可扩展外设接口单元之间的连接；访问外部设备的请求由处理器发出，所述同步桥接单元快速时钟域一侧接收访问请求，并将请求同步至慢速时钟域一侧；所述同步桥接单元内部不同时钟域两侧的信号通过请求、采样、反馈握手的方式，实现从高速接口向低速接口传输数据和控制信号的跨时钟域同步功能；
所述可扩展外设接口单元为双向接口单元，一侧接口实现与所述同步桥接单元之间的连接，另一侧实现与多路低速外设设备的连接；
所述同步桥接单元与所述可扩展外设接口单元之间的地址、数据总线采用32位宽度分立方式实现，数据输入与数据输出采用分立方式实现；
所述同步桥接单元与所述可扩展外设接口单元之间具备流控反压信号，所述流控反压信号用于向处理器侧反馈当前外设的数据处理状况，在输入发送数据的必要时刻，控制处理器的发送行为，保证低速外设的缓冲区不会被处理器的频繁发送请求充满，导致溢出；
所述同步桥接单元与所述处理器外部扩展接口连接一侧使用扩展的外设接口时钟进行工作，所述外设接口时钟的工作频率应为处理器外部扩展接口时钟频率的1/2或1/3；
所述可扩展外设接口单元具备寄存器阵列，用于收集和存放外部扩展低速设备的中断状态，并将该中断上报处理器。
2.如权利要求1所述的桥接装置，其特征在于，所述可扩展外设接口单元通过宏定义参数方式完成配置，最多连接232个外部扩展低速设备。
CN201811276109.2A 2018-10-30 2018-10-30 一种用于多路低速外设集成的桥接装置 Active CN109445855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811276109.2A CN109445855B (zh) 2018-10-30 2018-10-30 一种用于多路低速外设集成的桥接装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811276109.2A CN109445855B (zh) 2018-10-30 2018-10-30 一种用于多路低速外设集成的桥接装置

Publications (2)

Publication Number Publication Date
CN109445855A CN109445855A (zh) 2019-03-08
CN109445855B true CN109445855B (zh) 2021-11-16

Family

ID=65550210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811276109.2A Active CN109445855B (zh) 2018-10-30 2018-10-30 一种用于多路低速外设集成的桥接装置

Country Status (1)

Country Link
CN (1) CN109445855B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567280A (zh) * 2010-12-17 2012-07-11 西安奇维测控科技有限公司 一种基于dsp和fpga的计算机硬件平台设计方法
CN202564744U (zh) * 2011-12-28 2012-11-28 钰创科技股份有限公司 高速外设组件互连接口与usb3.0装置之间的桥接器
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN103746927A (zh) * 2013-12-27 2014-04-23 杭州华为数字技术有限公司 基于优先级的流控pfc方法及发送设备、接收设备
CN203870516U (zh) * 2014-05-12 2014-10-08 北京立华莱康平台科技有限公司 基于高速外设互联的网口转接卡
CN104991882A (zh) * 2015-06-11 2015-10-21 哈尔滨工程大学 一种基于多处理器协作的用于软件无线电的基带板卡
CN105045704A (zh) * 2015-06-24 2015-11-11 哈尔滨工业大学 一种利用pci主模式实现板卡间数据交互的方法
CN105468563A (zh) * 2015-12-28 2016-04-06 杭州士兰控股有限公司 Spi从设备、spi通信系统及spi通信方法
CN105573932A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种基于寄存器的多位宽数据跨时钟域访问方法
CN106330758A (zh) * 2015-06-19 2017-01-11 中兴通讯股份有限公司 一种基于多层队列流控反压的传送方法及装置
CN106469127A (zh) * 2015-08-21 2017-03-01 深圳市中兴微电子技术有限公司 一种数据访问装置及方法
CN106569416A (zh) * 2016-10-28 2017-04-19 珠海格力电器股份有限公司 一种微控制器的串行接口与仿真调试接口复用方法及装置
CN106796541A (zh) * 2015-03-20 2017-05-31 瑞萨电子株式会社 数据处理装置
CN107483652A (zh) * 2017-08-18 2017-12-15 惠州高盛达科技有限公司 路由器在无线桥接模式下域名访问其主页的方法
CN207020664U (zh) * 2017-07-27 2018-02-16 闭伟荣 用于扩展pci‑e接口的扩展卡

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2016488A4 (en) * 2006-04-21 2010-03-24 Topia Technology INTEGRATION OF UNEVEN APPLICATIONS IN A NETWORK
US8941676B2 (en) * 2012-10-26 2015-01-27 Nvidia Corporation On-chip anti-alias resolve in a cache tiling architecture
CN104850524B (zh) * 2015-05-29 2018-06-01 大唐微电子技术有限公司 一种跨时钟域的ahb总线桥接方法和装置
CN205212849U (zh) * 2015-12-03 2016-05-04 中机国际工程设计研究院有限责任公司 同步通信装置
CN106383793B (zh) * 2016-09-05 2019-10-18 邦彦技术股份有限公司 外部设备的访问方法及片上系统
CN108614797A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种多类型高低速串行总线集成接口

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567280A (zh) * 2010-12-17 2012-07-11 西安奇维测控科技有限公司 一种基于dsp和fpga的计算机硬件平台设计方法
CN202564744U (zh) * 2011-12-28 2012-11-28 钰创科技股份有限公司 高速外设组件互连接口与usb3.0装置之间的桥接器
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN103746927A (zh) * 2013-12-27 2014-04-23 杭州华为数字技术有限公司 基于优先级的流控pfc方法及发送设备、接收设备
CN203870516U (zh) * 2014-05-12 2014-10-08 北京立华莱康平台科技有限公司 基于高速外设互联的网口转接卡
CN106796541A (zh) * 2015-03-20 2017-05-31 瑞萨电子株式会社 数据处理装置
CN104991882A (zh) * 2015-06-11 2015-10-21 哈尔滨工程大学 一种基于多处理器协作的用于软件无线电的基带板卡
CN106330758A (zh) * 2015-06-19 2017-01-11 中兴通讯股份有限公司 一种基于多层队列流控反压的传送方法及装置
CN105045704A (zh) * 2015-06-24 2015-11-11 哈尔滨工业大学 一种利用pci主模式实现板卡间数据交互的方法
CN106469127A (zh) * 2015-08-21 2017-03-01 深圳市中兴微电子技术有限公司 一种数据访问装置及方法
CN105573932A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种基于寄存器的多位宽数据跨时钟域访问方法
CN105468563A (zh) * 2015-12-28 2016-04-06 杭州士兰控股有限公司 Spi从设备、spi通信系统及spi通信方法
CN106569416A (zh) * 2016-10-28 2017-04-19 珠海格力电器股份有限公司 一种微控制器的串行接口与仿真调试接口复用方法及装置
CN207020664U (zh) * 2017-07-27 2018-02-16 闭伟荣 用于扩展pci‑e接口的扩展卡
CN107483652A (zh) * 2017-08-18 2017-12-15 惠州高盛达科技有限公司 路由器在无线桥接模式下域名访问其主页的方法

Also Published As

Publication number Publication date
CN109445855A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN110471880B (zh) 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法
CN108628784B (zh) 串行通信器及串行通信系统
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
US9760525B2 (en) Sideband signal consolidation fanout using a clock generator chip
US5564061A (en) Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets
CN112328523A (zh) 传输双倍速率信号的方法、装置及系统
KR20210002515A (ko) 수신 회로, 수신 회로의 재구성 방법 및 전자 기기
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN102073611B (zh) 一种i2c总线控制系统及方法
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
US9116881B2 (en) Routing switch apparatus, network switch system, and routing switching method
CN107992439B (zh) 一种可扩展的数据交互方法及系统
JP3989376B2 (ja) 通信システム
US11841756B2 (en) Method for information configuration in power mode change for an interconnection protocol, controller and storage device
CN101369948A (zh) 一种实现低功耗的通信系统
CN109445855B (zh) 一种用于多路低速外设集成的桥接装置
CN111858459B (zh) 处理器及计算机
US6874043B2 (en) Data buffer
US20020046307A1 (en) A data buffer
CN115563049A (zh) Spi发送模式赋值结构的实现方法
CN114490474A (zh) 一种通过cpld实现多路uart接口扩展的系统
CN220569170U (zh) 芯片、通信设备及通信系统
US12373368B2 (en) Controller capable of preparing capability information for an interconnection protocol and electronic device
CN111104353B (zh) 基于fpga的多功能航空总线接口卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant