CN109445211A - 阵列基板及其制备方法、显示装置 - Google Patents

Abstract

本发明公开一种阵列基板及其制备方法、显示装置，其中，阵列基板的制备方法，包括如下步骤：电性连接放电线与数据线远离驱动芯片的一端；电性连接所述放电线与静电放电结构；阵列基板制备完成后，断开所述放电线与所述数据线的连接。本发明技术方案可以释放阵列基板上积累的静电，能够有效提高阵列基板的良品率。

Description

阵列基板及其制备方法、显示装置

技术领域

本发明涉及液晶显示领域，特别涉及一种阵列基板及其制备方法、显示装置

背景技术

在薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)的阵列基板的制备过程中，常会有静电累积的现象产生，且由于显示的需求，阵列基板会选用绝缘性质的玻璃基板，这就导致了在制备与运输过程中，阵列基板产生的静电积累无法消除，因而容易引起静电放电(Electro-Static Discharge，简称ESD)的问题，造成阵列基板性能下降甚至被破坏，从而降低产品良品率。

发明内容

本发明的主要目的是提出一种阵列基板，旨在解决现有的阵列基板在制备过程中，阵列基板上的静电难以释放的技术问题。

为实现上述目的，本发明提出一种阵列基板，包括：

基板，包括显示区域及位于所述显示区域周缘的边缘区域；

数据线，包括第一端及第二端，所述第一端与驱动芯片连接，所述第二端向远离所述驱动芯片的一侧延伸至所述边缘区域；

放电线，设于所述边缘区域，并与所述数据线的第二端电性连接；以及，

静电放电结构，与所述放电线电性连接。

可选地，所述放电线的延伸方向垂直于所述数据线的延伸方向。

可选地，所述放电线与所述数据线一体成型。

可选地，所述放电线延伸方向的两侧均电性连接有所述静电放电结构。

可选地，所数据线设置有多根，且每根所述数据线均与一根所述放电线电性连接。

可选地，所述静电放电结构为静电环或尖端放电装置。

可选地，当所述静电放电结构为所述尖端放电装置时，所述尖端放电装置设置于所述基板上的数据线层或栅极线层。

本发明还提出一种阵列基板的制备方法，包括如下步骤：

电性连接放电线与数据线远离驱动芯片的一端；

电性连接所述放电线与静电放电结构；

阵列基板制备完成后，断开所述放电线与所述数据线的连接。

可选地，所述断开所述放电线与所述连接段的连接步骤具体包括使用激光切割的方式断开所述数据线与所述放电线的连接。

本发明还提出一种显示装置，包括如上述阵列基板的制备方法所制备的阵列基板。

本发明技术方案在制备阵列基板的过程中，通过将数据线远离驱动芯片的一端电连接放电线，并将该放电线与静电放电结构电连接的方式，使得阵列基板制备过程中，基板上聚集的静电能够通过放电线传输至静电放电结构而被释放，并在阵列基板完成后，断开数据线与放电线之间的连接，以便于阵列基板的后续使用。与现有技术相比，本申请的技术方案能够释放阵列基板上积累的静电，有效地提高了产品的良品率，且由于在阵列基板制备完成后，会切断数据线与放电线之间的连接，不会对阵列基板自身的结构及性能产生不利影响，便于阵列基板的批量生产。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明阵列基板一实施例的结构示意图；

图2为图1所示实施例中放电线与尖端放电装置的结构示意图；

图3为本发明阵列基板另一实施例中放电线与尖端放电装置的结构示意图；

图4为本发明阵列基板的制备方法的工序流程图；

图5为本发明阵列基板的制备方法中数据线与放电线断开后的结构示意图。

附图标号说明：

标号	名称	标号	名称
				1	基板	11	显示区域
12	边缘区域	13	数据线层
				14	栅极线层	2	数据线
3	放电线	31	第一尖端结构
				4	静电放电结构	41	第二尖端结构
5	驱动芯片

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为，包括三个并列的方案，以“A和/或B”为例，包括A方案，或B方案，或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种阵列面板阵列基板。

在本发明实施例中，如图1所示，该阵列面板阵列基板包括基板1，该基板1可以是制备功能完备的阵列基板所采用的未经加工的阵列基板，也可是已经覆盖有多层膜层的阵列基板。具体地，该基板1包括显示区域11与边缘区域12，其中边缘区域12围合于显示区域11的周缘，即边缘区域12为阵列基板的非显示区域11。一般而言，显示区域11的周侧均形成有边缘区域12，而在实际生产过程中，边缘区域12也可以仅设置于显示区域11的一侧或两侧或三侧。

进一步地，在该基板1上覆盖有多根数据线2及栅极线，其中数据线2形成于基板1上的数据线2层13，栅极线形成于基板1上的栅极线层14。具体地，数据线2沿其信号传输方向的两端分别为第一端及第二端，其中第一端与驱动芯片5连接，即第一端为数据线2的信号输入端，用以接收并向基板1传递电压信号，数据线2自驱动芯片5起，沿其信号传输方向铺设于基板1的显示区域11中，并延伸至基板1远离驱动芯片5一侧的边缘区域12上，数据线2的第二端位于该边缘区域12中。

进一步地，该阵列基板还包括放电线3，该放电线3设于阵列基板的边缘区域12，并与数据线2的第二端电性连接。需要说明的是，在本申请所提供的技术方案中，并不限定放电线3必须设置于显示区域11某一侧的边缘区域12中，对于放电线3而言，其还可设置于显示区域11的相邻两侧或三侧的边缘区域12内。在本实施例中，放电线3仅设置于基板1与驱动芯片5相对的边缘区域12内，即数据线2第二端所在的边缘区域12内，将放电线3设置于基板1与驱动芯片5相对设置的边缘区域12内，不仅便于实现放电线3与数据线2之间的电性连接，而且对基板1上其他信号线及电极的影响较小，对于阵列基板加工工艺的影响可忽略不计。再者，将放电线3仅设置于基板1一侧的边缘区域12内，放电线3的长度也可设置的相对较短，在批量制备阵列基板时，可有效降低成本。

进一步地，该阵列基板还包括一静电放电结构4，该静电放电结构4与放电线3电连接。

在阵列基板制备的过程中，基板1会因为在不同的操作室移动及镀膜工序而聚集静电，由于基板1是绝缘性质的，而数据线2具有导电能力，因此数据线2就成了基板1上静电的主要载体，在常规的阵列基板的制备过程中，由于数据线2远离驱动芯片5的一端为自由端，并不与任何设备或结构相连接，因此积累在数据线2上的静电无法释放，当静电积累到一定程度时，就会发生静电放电现象，而击穿基板1的上像素电极膜层，从而导致阵列基板损坏。本发明技术方案通过放电线3将数据线2与静电放电结构4进行电性连接，以对数据线2上积累的静电进行释放，进而防止了数据线2上积累的静电对基板1上的膜层的破坏。

进一步地，在本实施例中，所有数据线2均与一根放电线3电连接。可以理解，通过一根放电线3与所有的数据线2进行连接，能够同时释放所有数据线2上的积累的静电，使得基板1上的静电释放地更为充分，减少了部分数据线2上的静电已经释放完毕，而部分数据线2上仍有静电残留的现象，以充分释放基板1上积累的静电。而且由于所有数据线2均与一根放电线3进行了电连接，相当于每根数据线2上相互之间进行了电连接，因此电荷就能在不同的数据线2间进行移动，从而使每根数据线2上的电荷平均，这样，能够减少某一根或多根数据线2上积累的静电过多，而发生局部的静电放电现象，增强了阵列基板的保护。且由于放电线3进设置有一根，放电线3在基板1的边缘区域12所占用的空间相应会缩小，对于基板1上其他结构及布线的影响也较小，可避免因放电线3占用的空间过多，导致放电线3周边的其他布线与结构受到限制而增加工艺难度，有利于阵列基板的制备。再者，从阵列基板的制备成本考虑，一根放电线3自然也能够相应降低放电线3的物料成本，以提高阵列基板的利润率。

需要说明的是，在其他实施例中，放电线3也可设置多根，可以是多根数据线2连接一根放电线3，也可是一根数据线2连接一根放电线3，而两根或多根放电线3之间也可相互连接，具体如何设置，需要根据实际生产中，阵列基板的面积、加工工艺的难度、制造成本等因素进行适应性调整。

进一步地，在本实施例中，放电线3的延伸方向垂直于数据线2的延伸方向。可以理解，由于数据线2在基板1上是并列排布的，通过将放电线3的延伸方向垂直于数据线2，能够在连接放电线3与数据线2的同时，尽量缩短放电线3的长度，以节约设置放电线3所需的物料，进而降低阵列基板的制造成本。且相较于其他设计形式的放电线3，垂直于数据线2设置的放电线3的长度最短，在基板1上占用的空间做小，相应的，对基板1上其他元素的干扰也较小。其次，设置为直线形式的放电线3的加工工艺上也较为简单，易于生产人员操作。

需要说明的是，在其他实施例中，放电线3也可设置为其他形式，示例性的，如曲线、折线、波浪线等，在实际生产应用中，放电线3具体如何设置，仍需根据工艺要求及加工成本等做综合性考量后确定。

进一步地，放电线3延伸方向的两侧均电性连接有前述静电放电结构4。可以理解，在放电线3的两侧均电性连接静电放电结构4的好处在于，可以更加充分地、且更加快速地释放掉数据线2上积累的静电，提高了阵列基板的放电能力，以增强对阵列基板的保护作用。当放电线3一侧的静电放电结构4发生故障时，数据线2上的静电仍能通过放电线3另一侧设置的静电放电结构4得到释放，而不至于发生静电放电现象，导致阵列基板损坏，显然，通过在放电线3的两侧均设置静电放电结构4，能够有效提高静电放电装置的容错率，以增强对基板1的保护，进而提高制备阵列基板的容错率。

需要说明的是，虽然在本实施例中，两静电放电结构4分别连接于放电线3延伸方向的两侧，但是并不意味着对静电放电结构4连接位置的限定，本申请对于静电放电结构4与放电线3连接的位置并不作限定。在其他实施中，静电放电结构4可与放电线3上的任意位置进行电连接，只要静电放电结构4能够释放数据线2上积累的静电即可。在实际生产应用的过程中，当所制备的阵列基板的面积较小，其上可能积累的静电较少时，放电线3也可仅电连接有一个静电放电结构4；当所制备的阵列基板的面积的较大时，也可在放电线3上连接多个静电放电结构4，以确保基板1上的静电能够得到充分的释放，保证阵列基板的良品率。综合制作成本与加工工艺考虑，一般在放电线3上电连接两个静电放电结构4。

进一步地，在本实施例中，放电线3与数据线2一体成型而成，即放电线3与数据线2形成于同一层。具体地，在实际生产工艺中，放电线3与数据线2通过同一构图工艺形成，这样，能够极大地节约设置放电线3、及连接放电线3与数据线2所需的流程工艺，以节约制备时间。同时由于数据线2与放电线3一体成型而成，数据线2与数据线2连接的稳定性与紧密性更为可靠，在释放数据线2上的静电时的出错率更低。

需要说明的是，在其他实施例中，数据线2与放电线3之间也可非一体成型而成。示例性的，可以是先在基板1的非显示区域11，依据数据线2第二端所设置的区域，预先设计并形成放电线3，然后再在基板1上形成数据线2，令数据线2的第二端与放电线3相连接；也可以是先形成数据线2，然后再在数据线2第二端所在的边缘区域12，相应设计放电线3的规格并形成放电线3，并使数据线2的第二端与放电线3电连接；在实际生产应用的过程中，需要视具体情况确定放电线3的设置方式及数据线2与放电线3间的连接。

具体地，放电线3选用与数据线2相同均由导电材料制成，在本实施例中，放电线3与数据线2均由由铜制成，在其他实施例中，放电线3也可由铝、钼等金属制成，或是铜、铝、钼中任意两者或三者的合金制成，数据线2可由与放电线3相同或不同的导电材料制成。

进一步地，在本实施例中，静电放电结构4为尖端放电装置，尖端放电装置是依据尖端放电原理实现的。具体地，请参照图2所示，在本实施例中，尖端放电装置设于数据线2层13，在放电线3上形成有多个第一尖端结构31，尖端放电装置上具有与多个与第一尖端结构31相对设置的第二尖端结构41，当数据线2上有静电产生时，数据线2上的静电会传递到放电线3上，并聚集到放电线3上的第一尖端结构31上，根据尖端放电原理，第一尖端结构31上聚集的电荷会传递到第二尖端结构41上，并被尖端放电装置所释放。请参照图3所示，图3为本申请另一实施例的中放电线3与尖端放电装置的结构示意图，在该实施例中，放电线3设置于基板1上的数据线2层13，尖端放电装置设置于基板1上的栅极线层14。在该实施例中，放电线3与尖端放电装置上也分别设置有第一尖端结构31与第二尖端结构41，虽然放电线3一尖端放电装置设置于基板1上不同的膜层，但放电线3上的静电仍能因尖端放电原理传递到尖端放电装置上而被释放。

需要说明的是，在本申请的其他实施例中，静电放电装置也可选用静电环，由于静电环已是十分成熟的技术手段，在此不做赘述。

请参照图4所示，本发明还提出一种阵列基板的制备方法，通过该制备方法能够在阵列基板制备的过程中，对积累在基板上的静电进行释放，以最大限度减少乃至防止阵列基板制备过程中发生静电放电现象。具体地，该阵列基板的制备方法包括如下步骤：S1、在基板上形成数据线，并使数据线远离驱动芯片的一端延伸至基板与驱动芯片相对一侧的边缘区域；S2、在基板与驱动芯片相对一侧的边缘区域上形成放电线；S3、电性连接放电线与数据线远离驱动芯片的一端；S4、电性连接放电线与静电放电结构；S5、阵列基板制备完成后，断开放电线与数据线的连接。

可以理解，本发明所提供的阵列基板的制备方法，在制备阵列基板的过程中，通过将数据线远离驱动芯片的一端电连接放电线，并将该放电线与静电放电结构电连接的方式，使得阵列基板制备过程中，基板上聚集的静电能够通过放电线传输至静电放电结构而被释放，并在阵列基板完成后，断开数据线与放电线之间的连接，以便于阵列基板的后续使用。与现有技术相比，本申请的技术方案能够释放阵列基板上积累的静电，有效地提高了产品的良品率，且由于在阵列基板制备完成后，会切断数据线与放电线之间的连接，不会对阵列基板自身的结构及性能产生不利影响，便于阵列基板的批量生产。

需要说明的是，上述步骤仅是本实施中阵列基板的制备方法的实施顺序，并非对该方法具体步骤的限定。

具体地，在步骤S2中，放电线与数据线一体成型而成，即放电线与数据线采用相同的材料制成、并通过同一构图工艺形成，且放电线与数据线形成于同一层。

具体地，在步骤S3中，所有数据线均与一根放电线电性连接，且该放电线的延伸方向垂直于数据线的延伸方向。

具体地，在步骤S4中，在放电线延伸方向的两端各电性连接一静电放电结构，以更快更稳定地释放数据线上积累的静电。在本实施中，采用的静电放电结构为尖端放电装置，且静电放电装置设置于数据层。在本申请的其他实施例中，静电放电装置也可选用静电环。

进一步地，步骤S5中，使用激光切割的方式断开数据线与放电线的连接，请参照图5所示，图5为本实施例中，断开放电线与数据线间后，阵列基板的结构示意图。具体地，在本实施例中，激光沿放电线的延伸方向依次切断每一数据线于边缘区域内的部分，以断开数据线与放电线之间的连接。可以理解，通过激光切割的方式，能够方便快捷的地断开数据线与放电线之间的电连接，且在实际生产应用的过程中，激光切割的方法只需在阵列基板的常规生产设备中，增加一台激光切割设备，并在阵列基板的生产工序中增加一道激光切割工序，即可断开数据线与放电线之间的连接，对于阵列基板的生产产线的影响较小。

需要说明的是，在其他实施例中，由于放电线与数据线一体成型而成，也可通过激光切断相邻数据线间的放电线的方式，以断开数据线与放电线之间的连接；在本申请的某一实施例中，也可通过蚀刻的方法，断开数据线与放电线之间的电连接，本申请对此并不作具体限定。

本发明还提出一种显示装置，该显示装置包括使用上述阵列基板的制备方法所制备的阵列基板，该阵列基板的具体结构参照上述实施例，由于该显示装置采用了上述方法所制备的阵列基板，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

具体地，该显示装置可以液晶显示装置，如液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或部件；也可以是有机电致发光二极管显示装置。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：

基板，包括显示区域及位于所述显示区域周缘的边缘区域；

数据线，包括第一端及第二端，所述第一端与驱动芯片连接，所述第二端向远离所述驱动芯片的一侧延伸至所述边缘区域；

放电线，设于所述边缘区域，并与所述数据线的第二端电性连接；以及，

静电放电结构，与所述放电线电性连接。

2.如权利要求1所述的阵列基板，其特征在于，所述放电线的延伸方向垂直于所述数据线的延伸方向。

3.如权利要求1所述的阵列基板，其特征在于，所述放电线与所述数据线一体成型。

4.如权利要求1所述的阵列基板，其特征在于，所述放电线延伸方向的两侧均电性连接有所述静电放电结构。

5.如权利要求1所述的阵列基板，其特征在于，所数据线设置有多根，且每根所述数据线均与一根所述放电线电性连接。

6.如权利要求1至5中任一项所述的阵列基板，其特征在于，所述静电放电结构为静电环或尖端放电装置。

7.如权利要求6所述的阵列基板，其特征在于，当所述静电放电结构为所述尖端放电装置时，所述尖端放电装置设置于所述基板上的数据线层或栅极线层。

8.一种阵列基板的制备方法，其特征在于，包括如下步骤：

电性连接放电线与数据线远离驱动芯片的一端；

电性连接所述放电线与静电放电结构；

阵列基板制备完成后，断开所述放电线与所述数据线的连接。

9.如权利要求8所述的阵列基板的制备方法，其特征在于，所述断开所述放电线与所述连接段的连接步骤具体包括使用激光切割的方式断开所述数据线与所述放电线的连接。

10.一种显示装置，其特征在于，包括使用如权利要求8或9所述阵列基板的制备方法制备的阵列基板。