[go: up one dir, main page]

CN109390216A - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN109390216A
CN109390216A CN201710654837.1A CN201710654837A CN109390216A CN 109390216 A CN109390216 A CN 109390216A CN 201710654837 A CN201710654837 A CN 201710654837A CN 109390216 A CN109390216 A CN 109390216A
Authority
CN
China
Prior art keywords
sub
polyidal field
layer
polyidal
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710654837.1A
Other languages
English (en)
Inventor
张海洋
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710654837.1A priority Critical patent/CN109390216A/zh
Publication of CN109390216A publication Critical patent/CN109390216A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的形成方法，包括：提供衬底，在衬底上形成掩膜材料层，在掩膜材料层上形成分立牺牲层；形成覆盖分立牺牲层侧壁的侧墙；形成侧墙后，除去分立牺牲层；在相邻侧墙之间填充聚合物层；对相邻侧墙之间的聚合物层进行处理，使聚合物层转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，第一子聚合物区、第二子聚合物区和第三子聚合物区依次横向排列；除去第一子聚合物区和第三子聚合物区；以侧墙和第二子聚合物区为掩膜刻蚀掩膜材料层，形成掩膜层。本发明能够形成的大小尺寸相对更小子聚合物区，使后续形成更加精细的掩膜层图案。

Description

一种半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
在半导体制造工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。随着半导体器件尺寸的不断减小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。自对准四重构图方案(Anti-Spacer QuadruplePatterning,ASQP)技术是一种重要的构图工艺，在半导体后端制造工艺(Back-end OfLine,BEOL)中得到广泛应用。在ASQP工艺过程中，传统的曝光技术很难形成尺寸更小、更精细的图案，严重制约了图案形成技术的发展。
目前，ASQP工艺过程中，传统曝光技术形成图案精细化程度及规整程度较弱，从而导致不能形成尺寸更小、结构更加精细的掩膜层图案。同时，图案转移所用掩膜的材料大多为金属、金属氧化物、氮化物等，这些材料的形成工艺相对繁琐，而且刻蚀难度大，刻蚀成本较高，阻碍了生产效率的进一步提高。
因此，现有技术亟需一种既能形成小尺寸、结构更加精细的掩膜层图案，又能精简生产工艺，提高生产效率的半导体器件的形成方法。
发明内容
本发明的实施例提供一种半导体器件的形成方法，用于解决目前ASQP工艺中较难形成小尺寸、结构规整图案以及掩膜形成工艺繁琐、生产效率低的问题。
本发明提供一种半导体器件的形成方法，包括：提供衬底，在衬底上形成掩膜材料层，在掩膜材料层上形成分立牺牲层；形成覆盖分立牺牲层侧壁的侧墙；形成侧墙后，除去分立牺牲层；在相邻侧墙之间填充聚合物层；对相邻侧墙之间的聚合物层进行处理，使聚合物层转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，第一子聚合物区、第二子聚合物区和第三子聚合物区依次横向排列；除去第一子聚合物区和第三子聚合物区；以侧墙和第二子聚合物区为掩膜刻蚀掩膜材料层，形成掩膜层。
根据本发明的一个方面，聚合物层的材料包括嵌段共聚物。
根据本发明的一个方面，第一子聚合物区和第三子聚合物区的材料是相同的。
根据本发明的一个方面，第一子聚合物区和第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA；或者第一子聚合物区和第三子聚合物区的材料包括PMMA，第二子聚合物区的材料包括PS。
根据本发明的一个方面，对聚合物层进行处理包括退火。
根据本发明的一个方面，退火条件包括：退火温度为150℃～250℃，退火时间为10min～24h。
根据本发明的一个方面，在除去第一子聚合物区和第三子聚合物区之前，还包括：采用连续渗入合成工艺向第一子聚合物区和第三子聚合物区或者第二子聚合物区的表层及内部渗入金属氧化物。
根据本发明的一个方面，在除去第一子聚合物区和第三子聚合物区之前，还包括：采用连续渗入合成工艺向第一子聚合物区、第二子聚合物区和第三子聚合物区的表层及内部渗入金属氧化物。
根据本发明的一个方面，进行连续渗入合成工艺后，第一子聚合物区或者第三子聚合物区相对第二子聚合物区的刻蚀选择比大于等于5，或者第二子聚合物区相对第一子聚合物区或第三子聚合物区的刻蚀选择比大于等于5。
根据本发明的一个方面，当第一子聚合物区和第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA时，连续渗入合成工艺渗入的金属氧化物包括Al2O3。
根据本发明的一个方面，连续渗入合成工艺的工艺步骤包括：在氮气和去离子水的作用下，含有Al元素的前驱体与第二子聚合物区经过化学反应生成Al2O3沉积在第二子聚合物区的表层；提高前驱体的分压、延长化学反应时间以及提高反应温度，使Al2O3渗入至第二子聚合物区的内部。
根据本发明的一个方面，连续渗入合成工艺的工艺参数包括：连续渗入合成工艺的工艺参数包括：工艺温度为50℃～200℃，氮气的流量为50sccm～500sccm，气化后TMA的分压为5mTorr～100mTorr，反应时间为60s～500s。
根据本发明的一个方面，在除去第一子聚合物区和第三子聚合物区之前，还包括：在第二子聚合物区表面形成保护层；同等刻蚀条件下，刻蚀保护层的速率小于刻蚀第一子聚合物区和第三子聚合物区的速率。
根据本发明的一个方面，当第一子聚合物区和第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA时，保护层的材料包括Fe。
根据本发明的一个方面，除去第一子聚合物区的工艺包括等离子干法刻蚀工艺。
根据本发明的一个方面，当第一子聚合物区和第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA时，等离子体干法刻蚀工艺参数包括：压力为2mTorr～100mTorr，功率为100W～1000W，离子束电压为0V～200V，氩气流量为20sccm～1000sccm。
根据本发明的一个方面，掩膜材料层的材料包括TiOx。
根据本发明的一个方面，形成掩膜材料层的工艺包括旋涂工艺。
根据本发明的一个方面，衬底包括半导体部件，以及覆盖半导体部件的介电材料层，以及覆盖在介电材料层表面的刻蚀停止层。
根据本发明的一个方面，在掩膜材料层和分立牺牲层之间形成刻蚀阻挡层。
根据本发明的一个方面，形成分立牺牲层之前，还包括：在刻蚀阻挡层表面形成牺牲层；在牺牲层表面形成抗反射层；在抗反射层表面形成分立光阻层；刻蚀分立光阻层和牺牲层，得到分立牺牲层。
根据本发明的一个方面，形成侧墙的工艺步骤包括：先形成覆盖分立牺牲层顶端、侧壁以及刻蚀阻挡层表面的侧墙材料层；除去分立牺牲层顶端和刻蚀阻挡层表面的侧墙材料层，保留覆盖分立牺牲层侧壁的侧墙材料层。
根据本发明的一个方面，同等刻蚀条件下，分立牺牲层被刻蚀的速率大于侧墙被刻蚀的速率。
根据本发明的一个方面，同等刻蚀条件下，刻蚀掩膜材料层的速率大于刻蚀侧墙和刻蚀第二子聚合物区的速率。
根据本发明的一个方面，填充的聚合物层覆盖了相邻侧墙之间的刻蚀阻挡层表面。
根据本发明的一个方面，在相邻侧墙之间填充聚合物层的工艺步骤包括：将包含聚合物的液体涂覆在侧墙表面和相邻侧墙之间，然后进行热处理，使聚合物填充在相邻侧墙之间，形成聚合物层。
与现有技术相比，本发明实施例的技术方案具备的优点如下：
在相邻侧墙填充了聚合物层，并对上述相邻侧墙之间的聚合物层进行处理，使其转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，第一子聚合物区、第二子聚合物区和第三子聚合物区依次横向排列，且第一子聚合物区、第二子聚合物区和第三子聚合物区被刻蚀的速率不同。在除去第一子聚合物区和第三子聚合物区之后，可以将第二子聚合物区和侧墙作为掩膜，用于刻蚀掩膜材料层，形成掩膜层。与传统光刻技术相比，本发明的技术方案中形成的掩膜层图案的尺寸不受光刻物理极限的限制，使形成的掩膜图案尺寸更小、结构更加精细，以此作为掩膜形成的后续图案也会更加精细规整。此外，由于用聚合物代替了传统的金属、金属氧化物、氮化物等作为掩膜的材料，形成掩膜的工艺过程更加简单，提高了生产效率。
进一步的，在除去第一子聚合物区和第三子聚合物区之前，还包括：对第一子聚合物区或者第二子聚合物区或者第三子聚合物区进行连续渗入合成工艺。连续渗入合成工艺将金属氧化物渗入到第一子聚合物区或者第二子聚合物区或者第三子聚合物区的表层及内部。与只在第一子聚合物区或者第二子聚合物区或者第三子聚合物区的表层渗入金属氧化物相比，内部也渗入金属氧化物的第一子聚合物区或者第二子聚合物区或者第三子聚合物区强度以及抵抗刻蚀的能力提高的更显著，使形成掩膜层图案的尺寸更加准确。
进一步的，在除去第一子聚合物区和第三子聚合物区之前，还包括：在第一子聚合物区或者第二子聚合物区或者第三子聚合物区的表面形成保护层。在本发明实施例的技术方案中，由于保护层能够只形成在第二子聚合物区的表面而不形成在第一子聚合物区或者第三子聚合物区表面，在刻蚀聚合物层时，表面保护层的存在使第二子聚合物区不被刻蚀除去，提高了第二子聚合物区抵抗刻蚀的能力，保证了掩膜图案结构的规整。同时，这种选择性的沉积也简化了生产过程。
附图说明
图1-图13示出了本发明实施例的半导体器件形成过程的剖面结构示意图。
具体实施方式
如前所述，现有的ASQP工艺较难形成较小尺寸、结构更加精细的掩膜层图案。而且，更多选择金属、金属氧化物、氮化物等材料形成掩膜，形成或刻蚀除去掩膜工艺的难度较大、生产成本相对较高，同时，形成的掩膜图案结构不规整。
经研究发现，造成上述问题的原因为：传统曝光技术存在光刻极限，因此很难形成更小尺寸的图案。金属、金属氧化物、氮化物等材料强度、硬度等力学性能较好，形成或刻蚀难度大，且刻蚀工艺复杂。而且刻蚀过程中，掩膜层中须保留的结构容易被刻蚀损耗。
研究还发现，当ASQP工艺中使用聚合物作为掩膜的材料时，因为聚合物强度较小，刻蚀去除聚合物相对容易。并且，一些聚合物在经过处理后会转化为不同种类的子聚合物区，这些子聚合物区尺寸更小，结构更加规整。若能对这些新聚合物层进行处理，使其被刻蚀的速率不同，然后除去部分子聚合物区，即可形成具有精细图案的掩膜层。
为了解决该问题，本发明提供了一种半导体器件的形成方法，使用聚合物材料作为ASQP工艺中的部分掩膜材料。对聚合物层进行处理，聚合物层转化为多种尺寸更小、结构更加规整的子聚合物区。再向子聚合物区内部渗入金属氧化物，或者在子聚合物区表面形成保护层，提高目标子聚合物区抵抗刻蚀的能力。再刻蚀除去其他子聚合物区，保留目标子聚合物区，以形成尺寸更小的掩膜图案。并以此为掩膜刻蚀掩膜材料层，形成掩膜层。形成的掩膜层图案尺寸将更加精细，结构更加规整，并且简化整个ASQP工艺过程，提高了生产效率。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例。
如图1和图2所示，提供衬底(未标出)，形成覆盖衬底表面的掩膜材料层120和位于掩膜材料层120表面的分立牺牲层141。
衬底用于作为后续工艺的基础。衬底内形成有半导体部件，例如纳米线、源极、漏极等。衬底还包括覆盖半导体部件的介电材料层100。介电材料层100起到绝缘保护半导体部件的作用，防止漏电现象出现。介电材料层100所选用的材料通常为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、有机物等。形成介电材料层100的工艺包括：化学气相沉积工艺(Chemical Vapor Deposition,CVD)、等离子体增强正硅酸乙酯沉积二氧化硅(PE-TEOS)、臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)或旋涂工艺。具体的，在本发明实施例中，介电材料层100采用的是超低介电常数(介电常数k小于2.75)的材料。形成介电材料层100的工艺为CVD。
在本发明的实施例中，衬底还包括覆盖介电材料层100表面的刻蚀停止层110，用于在后续刻蚀掩膜材料层120工艺中起到保护介电材料层100不被刻蚀的作用。为起到保护介电材料层100不被刻蚀的作用，刻蚀停止层110选择的材料应满足：在同等刻蚀条件下，刻蚀停止层110被刻蚀的速率小于掩膜材料层120被刻蚀的速率。刻蚀停止层110通常选用的材料包括：氧化硅、氮化硅等。具体的，在本发明实施例中，刻蚀停止层110选用的材料为氧化硅。
形成刻蚀停止层110的工艺包括：磁控溅射沉积工艺、化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺或臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)工艺。因为刻蚀停止层110被刻蚀速率比较小，因此可以采用相对较小的厚度。具体的，在本发明实施例中，形成刻蚀停止层110的工艺为CVD，刻蚀停止层110的厚度为50埃～250埃(这里，厚度为大于等于50埃小于等于250埃。即：范围包含端点数值，下面的范围表述与此处的意义相同)。
掩膜材料层120是为了后续形成具有特定图案的掩膜层，进而实现图案的转移。形成掩膜材料层120的工艺通常包括：等离子体化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺或旋涂工艺。具体的，在本发明实施例中，形成掩膜材料层120工艺为旋涂工艺。
分立牺牲层141用于后续图案的转移。具体的，在本发明实施例中，形成分立牺牲层141的步骤包括：形成牺牲层140和分立光阻层160，以分立光阻层160为掩膜刻蚀牺牲层140，从而形成分立牺牲层141，实现了将分立光阻层160中图案转移到分立牺牲层141上。牺牲层140的材料包括：无定型碳、无定型硅或聚合物基体材料(NFC)，在本发明实施例中不作具体限制。
刻蚀牺牲层140的工艺通常包括干法刻蚀和/或湿法刻蚀。具体的，在本发明实施例中，刻蚀牺牲层140工艺为干法刻蚀工艺。
在本发明的实施例中，还包括：在形成牺牲层140之前，形成覆盖掩膜材料层120表面的刻蚀阻挡层130，以在后续刻蚀工艺中起到保护掩膜材料层120不被刻蚀的作用。在同等刻蚀条件下，待刻蚀材料被刻蚀的速率应大于刻蚀阻挡层130被刻蚀的速率。刻蚀阻挡层130通常选用的材料包括：氧化物或氮化物。具体的，在本发明实施例中，刻蚀阻挡层130选用的材料为SiO2。
形成刻蚀阻挡层130的工艺包括：磁控溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺或臭氧和正硅酸乙酯反应沉积二氧化硅(O3-TEOS)工艺。因为被刻蚀速率比较小，因此刻蚀阻挡层130可以采用相对较小的厚度。具体的，在本发明实施例中，形成刻蚀阻挡层130的工艺为CVD，厚度为10埃～200埃。
在本发明的实施例中，还包括：在形成牺牲层140之后，形成分立光阻层160之前，形成抗反射层150。形成抗反射层150的目的在于避免光刻过程中图案发生变形。
如图3和图4所示，形成覆盖分立牺牲层141的侧壁的侧墙171。
侧墙171的目的是为了形成尺寸比分立牺牲层141更小的图案。因此在选择侧墙171的材料时，要满足在同等刻蚀条件下，刻蚀侧墙171的速率小于刻蚀分立牺牲层141的速率，保证在刻蚀除去分立牺牲层141时，侧墙171不会被刻蚀损耗。侧墙171的材料通常包括：氧化铝、氧化硅、氮化硅和氮氧化硅。具体的，在本发明实施例中，侧墙171的材料为氧化铝。
形成侧墙171的方法有多种，例如可直接在分立牺牲层141的侧壁形成侧墙171，或者可采用包括如下工艺步骤的方法形成：首先形成覆盖分立牺牲层141顶端、侧壁以及刻蚀阻挡层130表面的侧墙材料层170；刻蚀除去刻蚀阻挡层130表面以及分立牺牲层141顶端的侧墙材料层170，保留分立牺牲层141侧壁的侧墙材料层170，即，侧墙171。具体的，在本发明实施例中，采用上述后者的工艺步骤形成侧墙171，即：首先形成覆盖分立牺牲层141顶端、侧壁以及刻蚀阻挡层130表面的侧墙材料层170；刻蚀除去刻蚀阻挡层130表面以及分立牺牲层141顶端的侧墙材料层170，仅保留分立牺牲层141侧壁的侧墙材料层170，即，侧墙171。
形成侧墙材料层170的工艺包括：原子层沉积工艺(ALD)、磁控溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺或大气压化学气相沉积工艺。具体的，在本发明实施例中，侧墙材料层170形成的工艺为ALD。ALD工艺使得形成的第一侧墙材料层结构更加致密，强度相对较高，在刻蚀除去牺牲层140时，自身损耗较小。
如图5所示，除去分立牺牲层141。
除去分立牺牲层141，便于后续在侧墙171之间形成聚合物层。除去分立牺牲层141的工艺包括湿法刻蚀和/或干法刻蚀。具体的，
在本发明实施例中，除去分立牺牲层141工艺为干法刻蚀工艺，工艺参数包括：压力为50mTorr～500mTorr，功率为100W～1000W，所含H2的气体流量为50sccm～200sccm，所含CH4的气体流量为10sccm～100sccm，所含NF3的气体流量为10sccm～100sccm，所含Ar的气体流量为10sccm～100sccm，所含He的气体流量为10sccm～100sccm。
如图6所示，在相邻侧墙171之间填充聚合物层180。
聚合物层180用于后续形成尺寸更小的子聚合物区(子聚合物区是对后续第一子聚合物区、第二子聚合物区和第三子聚合物区的统称)，并降低了刻蚀难度。具体的，在本发明实施例中，聚合物层180的材料包括嵌段共聚物(Block Copolymer,BCP)，嵌段共聚物可表示为PS-b-PMMA。嵌段共聚物在后续处理后能够转化形成多种子聚合物区。在这里，使嵌段共聚物发生转化的工艺为自组装工艺(Directed Self-assembly,DSA)。DSA工艺形成的子聚合物区尺寸更小，结构更加精密，突破了传统曝光技术所形成掩膜图案的光刻极限，便于后续形成小尺寸掩膜层图案。
需要说明的是，在本发明的其他实施例中，聚合物层180的材料还可以为其他材料，只要满足经过处理可以转化为子聚合物区的条件即可。
具体的，在本发明实施例中，填充聚合物层180的工艺步骤包括：将包含聚合物的液体涂覆在侧墙171表面和相邻侧墙171之间，然后进行热处理，使聚合物填充在相邻侧墙171之间，形成聚合物层180。
如图7所示，对相邻侧墙之间的聚合物层180进行处理，使聚合物层180转化为至少包括第一子聚合物区181、第二子聚合物区182和第三子聚合物区183；第一子聚合物区181、第二子聚合物区182和第三子聚合物区183依次横向排列。
处理聚合物层180包括退火，用于使嵌段共聚物发生自组装(DSA)，转化形成子聚合物区。这种处理步骤简单。具体的，在本发明实施例中，退火聚合物层180的条件包括：退火温度为150℃～250℃，退火时间为10min～24h。如：在本发明的一个实施例中，退火温度为200℃，退火时间为20min。
需要说明的是，在本发明的其他实施例中，对聚合物层180的处理不限于退火，只要满足能使聚合物层180转化为第一子聚合物区181、第二子聚合物区182和第三子聚合物区183，第一子聚合物区181、第二子聚合物区182和第三子聚合物区183依次横向排列的条件即可。
一般地，在DSA工艺中，嵌段共聚物转化形成的多种子聚合物区结构可示意性的表示为：-ABC…-ABC…-AB…-(字母A、B、C、…代表不同种类的子聚合物区)的结构，且各子聚合物区尺寸较小，结构相对规整，但结构不限于此。自组装工艺形成的子聚合物的种类、结构、位置关系与聚合物层180材料的种类和处理聚合物层180的具体工艺相关，在这里并不做具体限制。具体的，本发明实施例中，形成的子聚合物区包括第一子聚合物区181、第二子聚合物区182和第三子聚合物区183，且第一子聚合物区181、第二子聚合物区182和第三子聚合物区183依次横向排列。
在这里，依次横向排列是指：第一子聚合物区181和第三子聚合物区183的一个侧面与侧墙171的一个侧面相邻，第二子聚合物区182的侧面只与第一子聚合物区181或者第三子聚合物区183的侧面相邻而不与侧墙171的侧面相邻，且第一子聚合物区181的侧面、第二子聚合物区182和第三子聚合物区183的侧面均与刻蚀阻挡层130的表面垂直。后续出现的横向与此处的意义相同。具体位置分布似前所述的-ABC-结构(在本发明实施例中，字母A代表第一子聚合物区181，字母B代表第二子聚合物区182，字母C代表第三子聚合物区183)。这种3层结构保证了形成本发明实施例中具有特定位置分布的子聚合物区，便于后续图案的形成与转移。
在这里，需要说明的是，第一子聚合物区181、第三子聚合物区183的材料与第二子聚合物区182的材料是不同的。但是，第一子聚合物区181和第三子聚合物区183的材料可以相同，也可以不同，在这里并不作具体限制。具体的，在本发明实施例中，第一子聚合物区181和第三子聚合物区183的材料是相同的。
当第一子聚合物区181和第三子聚合物区183的材料包括PS(聚碳酸酯)时，第二子聚合物区182的材料包括PMMA(聚甲基丙烯酸甲酯)；当第一子聚合物区181和第三子聚合物区183的材料包括PMMA时，第二子聚合物区182的材料包括PS。具体的，在本发明实施例中，第一子聚合物区181和第三子聚合物区183的材料包括PS，第二子聚合物区182的材料包括PMMA。
如图8所示，采用连续渗入合成工艺向第一子聚合物区181或第二子聚合物区182或者第三子聚合物区183的表层及内部渗入金属氧化物。
因为后续要去除第一子聚合物区181和第三子聚合物区183，所以需要对第一子聚合物区181、第二子聚合物区182和第三子聚合物区183进行工艺处理，以使刻蚀第一子聚合物区181、第三子聚合物区183的速率与刻蚀第二子聚合物区182的速率产生明显差距。
具体的，在本发明实施例中，对第一子聚合物区181、第二子聚合物区182和第三子聚合物区183处理的工艺包括连续渗入合成工艺处理。
连续渗入合成工艺处理后，第一子聚合物区181和第三子聚合物区183相对第二子聚合物区182的刻蚀选择比大于等于5，或者第二子聚合物区182相对第一子聚合物区181和第三子聚合物区183的刻蚀选择比大于等于5。如在本发明的一个实施例中，采用连续渗入合成工艺处理第二子聚合物区182，使第二子聚合物区182的抗刻蚀能力增强，且第一子聚合物区181和第三子聚合物区183相对第二子聚合物区182的刻蚀选择比为7(即，当第一子聚合物区181被刻蚀的速率为7时，第二子聚合物区182被刻蚀的速率为1)。
使刻蚀第一子聚合物区181和第三子聚合物区183的速率与刻蚀第二子聚合物区182的速率产生明显差距的方法包括：向第一子聚合物区181、第二子聚合物区182和第三子聚合物区183的表层及内部渗入金属氧化物，或者是在第一子聚合物区181和第三子聚合物区183或第二子聚合物区182的表层渗入金属氧化物。具体的，在本发明实施例中，采用向第二子聚合物区182的表层及内部渗入金属氧化物，使第二子聚合物区182抵抗刻蚀的能力明显优于第一子聚合物区181和第三子聚合物区183。
需要说明的是，在本发明的其他实施例中，还可以通过对第一子聚合物区181或者第二子聚合物区182或者第三子聚合物区183进行工艺处理(例如连续渗入合成工艺)，使被渗入的第一子聚合物区181或者被渗入的第二子聚合物区182或者被渗入的第三子聚合物区183的抗刻蚀能力减弱，来达到使刻蚀第一子聚合物区181和第三子聚合物区183的速率与刻蚀第二子聚合物区182的速率产生明显差距的目的。
具体的，由于本发明实施例中，第二子聚合物区182的材料包括PMMA，所以在除去第一子聚合物区181和第三子聚合物区183之前还包括：采用连续渗入合成工艺处理第二子聚合物区182，连续渗入合成工艺渗入第二子聚合物区182的物质包括Al2O3。因为Al2O3能够渗入第二子聚合物区182，而不渗入第一子聚合物区181和第三子聚合物区183。渗入Al2O3后，第一子聚合物区181和第三子聚合物区183相对第二子聚合物区182的刻蚀选择比为7。
需要说明的是，在本发明的其他实施例中，渗入第二子聚合物区182的金属氧化物还可以包括其他材料，只要这些材料能满足渗入第二子聚合物区182中，使第二子聚合物区182被刻蚀的速率小于第一子聚合物区181或者第三子聚合物区183被刻蚀的速率的条件即可。
在本发明实施例中，由于第二子聚合物区182的材料包括PMMA，所以连续渗入合成工艺处理第二子聚合物区182的原理包括：PMMA分子中含有亲水基团(极性基团)，而PS分子中不含亲水基团。因此，PMMA分子能吸附带有极性基团的分子，而PS分子不能吸附带有极性基团的分子。具体的，在本发明实施例中，三甲基铝(TMA)是一种含有Al且带有极性基团的物质。以TMA为前驱体，在氮气和去离子水的作用下，气化后的TMA只被吸附沉积在第二子聚合物区182表面，而不沉积在第一子聚合物区181和第三子聚合物区183表面，经过化学反应，生成的Al2O3沉积在第二子聚合物区182表层。为了达到向第二子聚合物区182内部渗入Al2O3的目的，需要增大TMA的分压，增长反应时间以及提高反应温度，不断进行TMA的沉积和Al2O3的生成。
本发明实施例应用的这种有选择性的渗入金属氧化物的工艺为连续渗入合成工艺(Sequential Infiltration Synthesis,SIS)。经过SIS工艺，Al2O3只渗入到第二子聚合物区182的表层和内部，而不渗入第一子聚合物区181和第三子聚合物区183的表层和内部，提高了第二子聚合物区182整体的力学性能和抵抗刻蚀的能力。与只在第二子聚合物区182的表层渗入Al2O3相比，内部渗入Al2O3的第二子聚合物区182的整体力学性能更好，在后续刻蚀时，自身损耗更小，保证了掩膜结构的规整与尺寸准确。
在本发明实施例中，判断Al2O3渗入到第二子聚合物区182的表层及内部的方法为：渗入Al2O3后，用透射电子显微镜(TEM)观察样品，利用元素分析功能观察第二子聚合物区182中Al元素的分布。一般的，Al2O3是从第二子聚合物区182顶端表面向内部渗入，所以第二子聚合物区182的表层(第二子聚合物区182的表层是指从第二子聚合物区182的顶端表面沿深度方向向下至特定位置，使第二子聚合物区182的顶端表面至这一特定位置之间的距离占整个第二子聚合物区182深度的20％。)先出现Al元素的分布，而第二子聚合物区182内部(第二子聚合物区182表层以下的区域)无Al元素分布。提高TMA的分压，延长反应时间，提高反应温度，最终使第二子聚合物区182内部存在Al元素的分布，即Al2O3渗入到了第二子聚合物区182的内部。
这里，对第二子聚合物区182内部Al元素的浓度并不作具体限制，只要满足Al元素渗入第二子聚合物区182内部后，第一子聚合物区181和第三子聚合物区183相对于第二子聚合物区182的刻蚀选择比大于等于5的条件即可。
需要说明是，由于渗入第二子聚合物区182的物质不限于Al2O3，所以在本发明的其他实施例中，前驱体不限于TMA，还可以是其他材料，同时也不限于必须使用前驱体，只要能将金属氧化物渗入第二子聚合物区182的表层及内部，使第二子聚合物区182被刻蚀的速率小于第一子聚合物区181和第三子聚合物区183被刻蚀的速率即可。
在本发明实施例中，SIS工艺渗入Al2O3的工艺参数包括：工艺温度为50℃～200℃，氮气的流量为50sccm～500sccm，气化后TMA的分压为5mTorr～100mTorr，反应时间为60s～500s。如在本发明的一个实施例中，SIS工艺温度180℃，氮气的流量为300sccm，气化后TMA的分压为90mTorr，反应时间为450s。
需要说明的是，在本发明的其他实施例中，第一子聚合物区181与第三子聚合物区183的材料可以不同，只要满足金属氧化物只能渗入第二子聚合物层182，同时第一子聚合物区181和第三子聚合物区183相对于第二子聚合物区182的刻蚀选择比大于等于5的条件即可。
如图9所示，除去第一子聚合物区181和第三子聚合物区183，保留第二子聚合物区182和侧墙171。
除去第一子聚合物区181和第三子聚合物区183是为了形成特定的掩膜图案。去除第一子聚合物区181和第三子聚合物区183的工艺方法包括：等离子体干法刻蚀和/或湿法刻蚀等。具体的，在本发明实施例中，采用等离子体干法刻蚀工艺，工艺参数包括：压力为2mTorr～100mTorr，功率为100W～1000W，离子束电压为0V～200V，氩气流量为20sccm～1000sccm。如在本发明的以和实施例中，压力为55mTorr，功率为450W，离子束电压为100V，氩气流量为20sccm。
这里，采用等离子体干法刻蚀工艺除去第一子聚合物区181和第三子聚合物区183，是因为等离子体干法刻蚀工艺纵向(与横向垂直的方向)刻蚀速率大于横向刻蚀速率，很好地保护第二子聚合物区182的侧面不被刻蚀损耗，保证了第二子聚合物区182尺寸的稳定。
如图10所示，以第二子聚合物区182和侧墙171为掩膜刻蚀掩膜材料层120，形成掩膜层121。
刻蚀掩膜材料层120的目的用于将第二子聚合物区182和侧墙171的图案转移到掩膜材料层120上，形成掩膜层121，从而形成更加精细的掩膜层图案。因此，在选择掩膜材料层120的材料时，应满足：在同等刻蚀条件下，刻蚀掩膜材料层120的速率要大于刻蚀侧墙171和第二子聚合物区182的速率。通常掩膜材料层120的材料包括：金属氧化物或者有机物等。具体的，在本发明实施例中，掩膜材料层120材料为TiOx(这里，x的数值并不做具体限制)。与有机物相比，TiOx提供了更好的刻蚀条件，减少了刻蚀过程中材料的晃动，保证形成准确的图案。
刻蚀掩膜材料层120的工艺有等离子体干法刻蚀和/或湿法刻蚀。具体的，在本发明的实施例中，刻蚀掩膜材料层120的工艺为等离子体干法刻蚀工艺，等离子体干法刻蚀工艺的工艺参数包括：压力为4mTorr～100mTorr，功率为300W～1500W，电压为100V～1000V，CF4气体流量为10sccm～200sccm，O2的气体流量为0sccm～50sccm，N2的气体流量为0sccm～50sccm，CHF3的气体流量为10sccm～300sccm，He的气体流量为100sccm～500sccm，Ar的气体流量为100sccm～500sccm，温度为20℃～70℃。如本发明的一个实施例中，等离子体干法刻蚀工艺参数为：压力50mTorr，功率为700W，电压为550V，CF4气体流量为150sccm，O2的气体流量为30sccm，N2的气体流量为30sccm，CF3的气体流量为250sccm，He的气体流量为100sccm，Ar的气体流量为200sccm，温度为45℃。
由于还形成有刻蚀阻挡层130，因此，本发明的实施例中还包括：在刻蚀掩膜材料层120之前，先刻蚀刻蚀阻挡层130，暴露出掩膜材料层120的表面，使得后续刻蚀掩膜材料层120的过程更加容易。
综上所述，本发明的第一实施例利用自组装工艺，转化的子聚合物区厚度更小，结构更加规整。连续渗入合成工艺将Al渗入第二子聚合物区182的表层及内部，增强了第二子聚合物区182抵抗刻蚀的能力，使第二子聚合物区182被刻蚀的速率小于第一子聚合物区181和第三子聚合物区183被刻蚀的速率。除去第一子聚合物区181和第三子聚合物区183，以侧墙171和第二子聚合物区182为掩膜刻蚀掩膜材料层120，形成掩膜层121图案形状更加精细规整。
第二实施例。
在本发明的第二实施例中，由于形成第一子聚合物区181、第二子聚合物区182和第三子聚合物区183的工艺过程均与第一实施例一致，可具体参考图1-图10，在此不再详述。所不同的是，在第二实施例中，在第一子聚合物区181或第二子聚合物区182或者第三子聚合物区183表面形成保护层来达到使刻蚀第一子聚合物区181和第三子聚合物区183的速率与刻蚀第二子聚合物区182的速率产生明显差距的目的。
如图11所示，在去除第一子聚合物区181和第三子聚合物区183前，在第二子聚合物区182的表面形成保护层190。
避免第二子聚合物区182在后续刻蚀中被刻蚀损耗的方法还包括：在去除第一子聚合物区181和第三子聚合物区183前，在第二子聚合物区182表面形成保护层190。保护层190起到保护第二子聚合物区182不被刻蚀的作用。
在选择保护层190的材料时，应满足第一子聚合物区181和第三子聚合物区183被刻蚀的速率大于保护层190被刻蚀的速率。保护层190的材料包括氧化物、金属等。具体的，在本发明实施例中，保护层190的材料为Fe。同时，在本发明实施例中第一子聚合物区181和第三子聚合物区183的材料包括PS，第二子聚合物区182的材料包括PMMA，选择Fe作为保护层190的材料是因为Fe在一定条件下会沉积在第二子聚合物区182的表面，而不会沉积在第一子聚合物区181和第三子聚合物区183的表面，在后续刻蚀中，保护了第二子聚合物区182不被刻蚀损耗。
在本发明实施例中，形成保护层190的工艺包括：磁控溅射工艺、化学气相沉积工艺(CVD)、电镀工艺、原子层沉积工艺(ALD)。具体的，在本发明实施例中，采用磁控溅射工艺形成保护层190，磁控溅射工艺参数包括：沉积温度为室温，沉积速率为0.2nm/min，工作电压为250V，
第二子聚合物区与靶的距离为8cm，氩气的压力为2.0×10-2mbar。
如图12所示，除去第一子聚合物区181和第三子聚合物区183。
除去第一子聚合物区181和第三子聚合物区183的作用及刻蚀工艺步骤如前所述，在此不再详述。
如图13所示，以侧墙171和第二子聚合物区182为掩膜刻蚀掩膜材料层120，形成掩膜层121。
形成掩膜材料层120的材料、刻蚀掩膜材料层120的作用和工艺步骤、刻蚀刻蚀阻挡层130的步骤及作用均与前文一致，这里不作详述。
综上所述，在本发明的第二实施例中，由于金属Fe能选择性只沉积在第二子聚合物区182的表面，简化的生产工艺，也达到了保护第二子聚合物区182不被刻蚀损耗的目的。本发明基于ASQP工艺技术，将嵌段共聚物BCP、自组装工艺DSA、连续渗入合成工艺SIS和聚合物表面沉积金属层技术有机结合在一起，形成金属硬掩膜层，这种结合使得形成的掩膜层图案尺寸更加精细，结构更加规整。选择容易被刻蚀的聚合物为掩膜材料，简化了生产工艺；Al和Fe元素对PMMA高的选择性也使得制备工艺简化，生产周期减短，提高了生产效率。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (25)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成掩膜材料层，在所述掩膜材料层上形成分立牺牲层；
形成覆盖所述分立牺牲层侧壁的侧墙；
形成所述侧墙后，除去所述分立牺牲层；
在相邻所述侧墙之间填充聚合物层；
对相邻所述侧墙之间的所述聚合物层进行处理，使所述聚合物层转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，所述第一子聚合物区、所述第二子聚合物区和所述第三子聚合物区依次横向排列；
除去所述第一子聚合物区和所述第三子聚合物区；
以所述侧墙和所述第二子聚合物区为掩膜刻蚀所述掩膜材料层，形成掩膜层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述聚合物层的材料包括嵌段共聚物。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一子聚合物区和所述第三子聚合物区的材料是相同的。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一子聚合物区和所述第三子聚合物区的材料包括PS，所述第二子聚合物区的材料包括PMMA；或者所述第一子聚合物区和所述第三子聚合物区的材料包括PMMA，所述第二子聚合物区的材料包括PS。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，对所述聚合物层进行处理包括退火。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述退火的条件包括：退火温度为150℃～250℃，退火时间为10min～24h。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，在除去所述第一子聚合物区和所述第三子聚合物区之前，还包括：采用连续渗入合成工艺向所述第一子聚合物区和所述第三子聚合物区或者所述第二子聚合物区的表层及内部渗入金属氧化物。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在除去所述第一子聚合物区和所述第三子聚合物区之前，还包括：采用连续渗入合成工艺向所述第一子聚合物区、所述第二子聚合物区和所述第三子聚合物区的表层及内部渗入金属氧化物。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于，进行所述连续渗入合成工艺后，所述第一子聚合物区或者所述第三子聚合物区相对所述第二子聚合物区的刻蚀选择比大于等于5，或者所述第二子聚合物区相对所述第一子聚合物区或所述第三子聚合物区的刻蚀选择比大于等于5。
10.根据权利要求7所述的半导体器件的形成方法，其特征在于，当所述第一子聚合物区和所述第三子聚合物区的材料包括PS，所述第二子聚合物区的材料包括PMMA时，所述连续渗入合成工艺渗入的金属氧化物包括Al2O3。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述连续渗入合成工艺的工艺步骤包括：在氮气和去离子水的作用下，含有Al元素的前驱体与所述第二子聚合物区经过化学反应生成所述Al2O3沉积在所述第二子聚合物区表层；增加所述前驱体的分压、延长化学反应时间以及提高反应温度，使所述Al2O3渗入至所述第二子聚合物区的内部。
12.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述连续渗入合成工艺的工艺参数包括：工艺温度为50℃～200℃，氮气的流量为50sccm～500sccm，气化后TMA的分压为5mTorr～100mTorr，反应时间为60s～500s。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，在除去所述第一子聚合物区和所述第三子聚合物区之前，还包括：在所述第二子聚合物区表面形成保护层；同等刻蚀条件下，刻蚀所述保护层的速率小于刻蚀所述第一子聚合物区和所述第三子聚合物区的速率。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，当所述第一子聚合物区和所述第三子聚合物区的材料包括PS，所述第二子聚合物区的材料包括PMMA时，所述保护层的材料包括Fe。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，除去所述第一子聚合物区和所述第三子聚合物区的工艺包括等离子体干法刻蚀工艺。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，当所述第一子聚合物区和所述第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA时，所述等离子体干法刻蚀工艺参数包括：压力为2mTorr～100mTorr，功率为100W～1000W，离子束电压为0V～200V，氩气流量为20sccm～1000sccm。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜材料层的材料包括TiOx。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述掩膜材料层的工艺包括旋涂工艺。
19.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底包括半导体部件，以及覆盖所述半导体部件的介电材料层，以及覆盖在所述介电材料层表面的刻蚀停止层。
20.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述掩膜材料层和所述分立牺牲层之间形成刻蚀阻挡层。
21.根据权利要求20所述的半导体器件的形成方法，其特征在于，形成所述分立牺牲层之前，还包括：在所述刻蚀阻挡层表面形成牺牲层；在所述牺牲层表面形成抗反射层；在所述抗反射层表面形成分立光阻层；刻蚀所述分立光阻层和所述牺牲层，得到所述分立牺牲层。
22.根据权利要求20所述的半导体器件的形成方法，其特征在于，形成所述侧墙的工艺步骤包括：先形成覆盖所述分立牺牲层顶端、侧壁以及所述刻蚀阻挡层表面的侧墙材料层；除去所述分立牺牲层顶端和所述刻蚀阻挡层表面的所述侧墙材料层，保留覆盖所述分立牺牲层侧壁的所述侧墙材料层。
23.根据权利要求1所述的半导体器件的形成方法，其特征在于，同等刻蚀条件下，所述分立牺牲层被刻蚀的速率大于所述侧墙被刻蚀的速率。
24.根据权利要求1所述的半导体器件的形成方法，其特征在于，同等刻蚀条件下，刻蚀所述掩膜材料层的速率大于刻蚀所述侧墙和刻蚀所述第二子聚合物区的速率。
25.根据权利要求1所述的半导体器件的形成方法，其特征在于，在相邻所述侧墙之间填充所述聚合物层的工艺步骤包括：将包含聚合物的液体涂覆在所述侧墙表面和相邻所述侧墙之间，然后进行热处理，使所述聚合物填充在相邻所述侧墙之间，形成所述聚合物层。
CN201710654837.1A 2017-08-03 2017-08-03 一种半导体器件的形成方法 Pending CN109390216A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710654837.1A CN109390216A (zh) 2017-08-03 2017-08-03 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710654837.1A CN109390216A (zh) 2017-08-03 2017-08-03 一种半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN109390216A true CN109390216A (zh) 2019-02-26

Family

ID=65412793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710654837.1A Pending CN109390216A (zh) 2017-08-03 2017-08-03 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN109390216A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640653A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111681989A (zh) * 2019-03-11 2020-09-18 东京毅力科创株式会社 半导体装置的制造方法
WO2022012336A1 (zh) * 2020-07-14 2022-01-20 长鑫存储技术有限公司 半导体结构制作方法
US11862513B2 (en) 2020-07-14 2024-01-02 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339361A (zh) * 2007-06-01 2009-01-07 应用材料公司 利用间隔物掩模的频率加倍
CN101539721A (zh) * 2007-10-26 2009-09-23 应用材料公司 利用光刻胶模板掩模的频率加倍
WO2014201407A1 (en) * 2013-06-15 2014-12-18 Brookhaven Science Associates, Llc Formation of superhydrophobic surfaces
CN104517813A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 双重图形的形成方法
US20150155184A1 (en) * 2012-11-19 2015-06-04 Taiwan Semiconductor Manufacturing Company Limited Semiconductor patterning
US20170162380A1 (en) * 2015-12-03 2017-06-08 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339361A (zh) * 2007-06-01 2009-01-07 应用材料公司 利用间隔物掩模的频率加倍
CN101539721A (zh) * 2007-10-26 2009-09-23 应用材料公司 利用光刻胶模板掩模的频率加倍
US20150155184A1 (en) * 2012-11-19 2015-06-04 Taiwan Semiconductor Manufacturing Company Limited Semiconductor patterning
WO2014201407A1 (en) * 2013-06-15 2014-12-18 Brookhaven Science Associates, Llc Formation of superhydrophobic surfaces
CN104517813A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 双重图形的形成方法
US20170162380A1 (en) * 2015-12-03 2017-06-08 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640653A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640653B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111681989A (zh) * 2019-03-11 2020-09-18 东京毅力科创株式会社 半导体装置的制造方法
WO2022012336A1 (zh) * 2020-07-14 2022-01-20 长鑫存储技术有限公司 半导体结构制作方法
US11862513B2 (en) 2020-07-14 2024-01-02 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure

Similar Documents

Publication Publication Date Title
Oehrlein et al. Foundations of low-temperature plasma enhanced materials synthesis and etching
TWI400749B (zh) 利用氣體化學之週期性調節及烴類之添加進行電漿剝除的方法
CN108122739B (zh) 拓扑限制的等离子体增强循环沉积的方法
CN109390216A (zh) 一种半导体器件的形成方法
TW432531B (en) Method of etching a polysilicon pattern
US6916746B1 (en) Method for plasma etching using periodic modulation of gas chemistry
TWI375991B (en) Method for multi-layer resist plasma etch
TW200952071A (en) Plasma process with photoresist mask pretreatment
CN109119330A (zh) 一种半导体器件的形成方法
TW201220004A (en) Mask pattern forming method, fine pattern forming method, and film deposition apparatus
WO2012048094A2 (en) Atomic layer deposition of photoresist materials and hard mask precursors
TW200818306A (en) Etch method in the manufacture of an integrated circuit
TW201026877A (en) Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
TW200913010A (en) Patterning method
US8835325B2 (en) Method for manufacturing a semiconductor device
TWI653507B (zh) 用於減低微影製程後線寬粗糙度之電漿方法
IL167935A (en) Method for plasma etching
TWI244136B (en) Low oxygen content photoresist stripping process for low dielectric constant materials
TWI749099B (zh) 碳基膜之自限性循環蝕刻方法
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
Ishikawa et al. Rethinking surface reactions in nanoscale dry processes toward atomic precision and beyond: a physics and chemistry perspective
KR102604652B1 (ko) 패턴 형성 방법
TW201402855A (zh) 低溫化學氣相沉積技術所形成之共形犧牲薄膜
Kwon et al. Ultrahigh selective etching of SiO2 using an amorphous carbon mask in dual-frequency capacitively coupled C4F8/CH2F2/O2/Ar plasmas
CN107579001B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190226

RJ01 Rejection of invention patent application after publication