[go: up one dir, main page]

CN109378287B - 半导体封装装置 - Google Patents

半导体封装装置 Download PDF

Info

Publication number
CN109378287B
CN109378287B CN201811360079.3A CN201811360079A CN109378287B CN 109378287 B CN109378287 B CN 109378287B CN 201811360079 A CN201811360079 A CN 201811360079A CN 109378287 B CN109378287 B CN 109378287B
Authority
CN
China
Prior art keywords
module
semiconductor packaging
packaging device
wafer
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811360079.3A
Other languages
English (en)
Other versions
CN109378287A (zh
Inventor
王维斌
林正忠
陈明志
严成勉
李龙祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201811360079.3A priority Critical patent/CN109378287B/zh
Publication of CN109378287A publication Critical patent/CN109378287A/zh
Application granted granted Critical
Publication of CN109378287B publication Critical patent/CN109378287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体封装装置,其包括多个制程模块、预处理模块及传送模块;所述制程模块用于进行制程工艺生产,所述预处理模块位于所述制程模块外,其包括若干个加热单元和若干个冷却单元;所述传送模块用于在多个所述制程模块和所述预处理模块之间传送晶圆。本发明的半导体封装装置通过优化的结构设置,晶圆的传送完全实现自动化,可以极大缩短晶圆在制程模块内的停留时间,可以显著提高制程模块的流转率及整个半导体封装装置的产出率,降低半导体封装厂的设备投入成本,同时本发明的半导体封装装置可以极大减小占用的空间,有利于厂内的布局优化,有利于提高产线的自动化水平,有助于降低生产成本和避免生产事故的发生。

Description

半导体封装装置
技术领域
本发明属于半导体芯片封装领域,特别是涉及一种半导体封装装置。
背景技术
焊线(wire bonding)是半导体芯片封装过程中的关键工序之一,它是使芯片与封装基板或引线框架等完成电路连接,以使芯片实现电子信号传输的功能。焊线过程中,界面温度非常重要。尤其是在晶圆级封装工艺(Wafer level package,简称WLP)中,晶圆与焊线之间的温度对焊线品质影响非常大,因而在焊线工艺前对晶圆进行加热以改善界面温度是一个必经阶段,而现有的晶圆级封装工艺中都是由操作人员手动将晶圆放置到焊线设备内,操作人员手动开启焊线设备的加热装置将晶圆加热到预定温度后开始进行焊线操作,最后再由操作人员将晶圆移出焊线设备,即现有的焊线设备本身自带加热装置,晶圆的加热过程在焊线设备内完成,之后继续在同一焊线设备内进行焊线工艺。这种方式存在不少问题。比如,由于晶圆的移动都是依赖操作人员的手工作业,不仅生产效率低下,容易造成晶圆污染和损伤,而且容易对操作人员造成人身伤害;另一方面,由于加热过程比较缓慢,晶圆加热到预定温度所需的时间较长,使得焊线设备的产出率低下,设备投入成本增加、设备占用空间多,此外,过多的焊线设备导致半导体封装厂内空间拥挤、自动化水平低下,极易引发生产事故,而扩充生产空间又带来新的生产成本增加等问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种半导体封装装置,用于解决现有技术中依赖人工作业导致生产效率低下,易造成人员伤害、晶圆污染和损伤,且因晶圆加热时间太长,导致设备产出率下降,设备投入成本增加,以及导致半导体厂内空间拥挤带来的生产成本上升及生产事故隐患增加等问题。
为实现上述目的及其它相关目的,本发明提供一种半导体封装装置,其包括多个制程模块、预处理模块及传送模块;所述制程模块用于进行制程工艺生产,所述预处理模块位于所述制程模块之外,其包括若干个加热单元和若干个冷却单元;所述传送模块用于在多个所述制程模块和所述预处理模块之间传送晶圆。
可选地,所述制程模块包括焊线腔室。
可选地,所述制程模块的数量大于等于4个。
可选地,若干个所述加热单元上下间隔排布;若干个所述冷却单元上下间隔排布,若干个所述冷却单元位于若干个所述加热单元下方,且与所述加热单元具有间距。
可选地,所述半导体封装装置还包括隔热层,所述隔热层位于所述加热单元与所述冷却单元之间。
可选地,所述加热单元包括加热器。
更可选地,所述加热单元还包括温控器,所述温控器与所述加热器相连接。
可选地,所述半导体封装装置还包括晶圆装载模块。
在一可选方案中,所述半导体封装装置还包括壳体,多个所述制程模块、所述预处理模块、所述传送模块及所述晶圆装载模块均位于所述壳体内。
可选地,所述半导体封装装置还包括过滤器,所述过滤器位于所述壳体上。
在另一可选方案中,所述半导体封装装置还包括壳体,所述传送模块位于所述壳体内,多个所述制程模块和所述预处理模块位于所述壳体外且与所述壳体相连接。
如上所述,本发明的半导体封装装置,通过优化的结构设置,晶圆的传送完全实现自动化,可以极大缩短晶圆在制程模块内的停留时间,显著提高制程模块的流转率及整个半导体封装装置的产出率,降低半导体封装厂的设备投入成本,同时结构优化后的半导体封装装置可以极大减小占用空间,有利于厂内的布局优化,有利于提高产线的自动化水平,有助于降低生产成本和避免生产事故的发生。
附图说明
图1显示为本发明实施例一的半导体封装装置的结构示意图。
图2显示为本发明的半导体封装装置中的预处理模块的例示结构示意图。
图3显示为本发明实施例二的半导体封装装置的俯视结构示意图。
组件标号说明
1 制程模块
2 预处理模块
21 加热单元
211 温控器
212 加热器
22 冷却单元
221 冷却管路
23 隔热层
3 传送模块
4 壳体
5 晶圆装载模块
51 晶圆盒
6 过滤器
7 中央控制器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。且为使图示尽量简洁,本说明书中对同一图示中的相同结构尽量不重复标记。
实施例一
如图1及图2所示,本发明提供一种半导体封装装置,其包括多个制程模块1、预处理模块2及传送模块3;所述制程模块1用于进行制程工艺生产;所述预处理模块2位于所述制程模块1之外,所述预处理模块2包括若干个加热单元21和若干个冷却单元22;所述传送模块3用于在多个所述制程模块1和所述预处理模块2之间传送晶圆。本发明的半导体封装装置通过优化的结构设置,晶圆的传送完全实现自动化,可以极大缩短晶圆在制程模块1内的停留时间,可以显著提高制程模块1的流转率及整个半导体封装装置的产出率,降低半导体封装厂的设备投入成本,同时本发明的半导体封装装置可以极大减小占用的空间,有利于厂内的布局优化,有利于提高产线的自动化水平,有助于降低生产成本和避免生产事故的发生。
需要特别说明的是,本发明中的预处理模块2并不只是限定于在本实施例中的所述制程模块1中进行的制程工艺生产前的预处理,比如预加热,同时也包括制程工艺生产后的后处理,比如冷却,因为前一个制程工艺生产后的后处理可以看做是下一道制程工艺前的预处理。
作为示例,所述制程模块1包括焊线腔室,所述焊线腔室用于将芯片与封装基板或引线框架等完成电路连接,以使芯片实现电子信号传输的功能。焊线过程中芯片与焊线之间的界面温度非常重要。在现有的晶圆级封装工艺中,已经制作有芯片的晶圆由操作人员传送至焊线设备中,在焊线设备内先加热至预设温度后开始焊线作业,由于加热过程比较长,导致焊线设备的生产效率低下,使得对焊线设备的数量需求增加,由此导致设备投入成本增加、厂内空间拥挤、自动化水平低下,极易引发生产事故,而扩充生产空间又带来新的生产成本增加等问题,而本发明提出了结构改善以有效解决前述问题。当然,其他涉及到晶圆预加热的封装工艺也可以采用本发明的设备,比如焊接(die bonding)工艺,即所述制程模块1还可以是诸如焊接腔室之类的其他半导体封装腔室,本实施例中不做严格限制。所述制程模块1的结构也可以根据需要设置,比如腔室内可设置一载台,用于承载晶圆,所述载台的尺寸与需承载的晶圆尺寸匹配。
所述制程模块1的数量可以根据封装厂内的布局及产能配置,可以是2个及以上。本实施例中,作为示例,所述制程模块1的数量不少于4个,即所述制程模块1的数量可以是4个,5个或更多个,在所述制程模块1的数量越多的情况下,本发明的优点将越加突出。多个所述制程模块1的排布同样可以根据厂内的布局需要而定,比如为单排并列排布,或者是双排排布,也可以呈环形分布等,本实施例中不做严格限制,但需确保多个所述制程模块1均在所述传送模块3的传送范围内,以便于所述传送模块3在所述制程模块1和所述预处理模块2之间进行晶圆的传送为宜。本实施例中优选将多个所述制程模块1和所述预处理模块2环绕所述传送模块3分布,以便于晶圆的传送,提高生产效率。
若干个所述加热单元21和若干个所述冷却单元22在所述预处理模块2中的排布可以根据需要灵活设置,比如多个所述加热单元21和多个所述冷却单元22可以并列排布,或者所述加热单元21和所述冷却单元22可以交叉间隔排布,或者所述加热单元21和所述冷却单元22可以共用同一个空间,而根据工艺生产的需要对晶圆进行加热或者冷却作业。优选将所述加热单元21和所述冷却单元22的空间各自独立设置,以避免频繁的加热/冷却状态切换对所述预处理模块2造成损伤以及由此导致加热/冷却时间延长和功耗增加等问题。所述加热单元21和所述冷却单元22的数量可以一致也可以不一致,但本实施例中,作为示例,所述冷却单元22的数量不多于所述加热单元21的数量。所述加热单元21的数量可以和所述制程模块1的数量一致或少于所述制程模块1的数量,比如为1个,2个,3个或者更多个,具体不限。即本实施例中,所述加热单元21的数量优选不多于所述制程模块1的数量,以免造成不必要的空间浪费。本实施例中,如图2所示,作为示例,若干个所述加热单元21上下间隔排布;若干个所述冷却单元22上下间隔排布,若干个所述冷却单元22位于若干个所述加热单元21下方,且与所述加热单元21具有间距,所述加热单元21和所述冷却单元22内可以设置载台以用于承载晶圆。且需要说明的是,此处描述的“间隔排布”是指相邻的两个单元之间在空间上有明确的实质分隔,即每一个单元,包括每一个加热单元21和每一个冷却单元22通过实际的物理隔离以具有一定的空间以用于容纳晶圆。本实施例中若干个所述加热单元21集中设置,若干个所述冷却单元22集中设置,以尽量减少所述加热单元21和所述冷却单元22之间的相互干扰。为进一步减少所述加热单元21和所述冷却单元22的之间的相互干扰,在所述加热单元21和所述冷却单元22相接触的面/层内可以设置隔热层23,并且还可以在每一个所述加热单元21内都设置隔热层23而在每一个所述冷却单元22内都设置隔离层以保持各单元内部的温度稳定以及降低相邻单元之间的热干扰,以进一步降低功耗。作为示例,所述加热单元21内部设置有加热器212以对其内部空间进行加热,所述加热器212可以是电阻加热器,其加热过程中需连通至电源。所述加热器212的安装位置及结构可以根据所述加热单元21内部空间及/或具体需要设置,比如可以设置于所在加热单元21的内顶部及/或内底部,并且对应每一个所述加热单元21设置有一个温控器211,所述温控器211一一对应设置于所述加热单元21内且与所述加热器212相连接,以对所述加热单元21内的温度进行控制,具体的温度根据工艺需要而定。且可以在所述加热单元21内设置感应器(未图示)并将感应器和所述温控器211相连接,以在感应器检测到所述加热单元21内有晶圆时所述温控器211控制所述加热器212开始加热。所述加热器212的具体结构及对所述加热单元21的具体加热方式还可以有其他选择,本实施例中不做严格限制。而所述冷却单元22的冷却可以通过设置在其内的冷却管路221进行冷却,所述冷却管路221可以是气体冷却管路或液体冷却管路,通过通入冷却气体或冷却液体以对所述冷却单元22内进行冷却,具体不做限制。
作为示例,本实施例中,所述预处理模块2还包括清洁单元(未图示),用于对晶圆进行清洁,所述清洁单元可以和所述冷却单元22及所述加热单元21并列设置或上下叠置。对晶圆进行清洁有助于提高晶圆洁净度,避免焊线过程中颗粒杂质混入到晶圆上的芯片上造成器件性能降低甚至失效。当然,在其他示例中,所述清洁单元也可以和所述冷却单元22一体,即所述冷却单元22还可以用于对晶圆进行清洁,比如通过直接向所述清洁单元内通入冷却气体以同时对晶圆进行冷却和清洁,具体不做限制。
作为示例,所述传送模块3可以是诸如机械传送手臂(transfer robot),根据晶圆的尺寸选择相匹配的规格即可。且所述传送模块3的数量可以是1个以上,即在所述制程模块1比较多的情况下,可以设置多个所述传送模块3以提高传送效率。
晶圆的工艺流转过程可以是以单片式方式进行,即需进行工艺处理的晶圆被一片片从其他的工艺段送到所述预处理模块2中进行加热或其他预处理,完成加热或其他预处理的晶圆被所述传送模块3传送至所述制程模块1中进行制程工艺生产。本实施例中,作为示例,所述半导体封装装置还包括晶圆装载模块5,所述晶圆装载模块5用于放置装有多片晶圆的晶圆盒51,比如FOUP(front opening unified pod,前端开口晶圆盒),装有多片晶圆的晶圆盒51从上一工艺段传到本实施例的半导体封装装置,晶圆先由所述传送模块3传送至所述预处理模块2中进行预加热(必要时也可以先进行清洁),完成预定加热的晶圆再经由所述传送模块3传送至所述制程模块1中完成制程工艺,之后由所述传送模块3将完成制程工艺生产的晶圆送回所述预处理模块2中进行冷却或者直接送回晶圆盒51,或经清洁后再送回晶圆盒51,直至所有的晶圆都完成工艺生产后,所有晶圆将连同晶圆盒51一起被传送至下一个工艺段,有利于减少晶圆的传送作业量,有利于生产流程的优化和生产效率的提高。
所述制程模块1、预处理模块2及传送模块3可以统一连接至一中央控制器7,比如一电脑,由所述中央控制器7根据工艺生产参数(recipe)控制各个模块的作业,以进一步提高所述半导体封装装置的自动化水平,提高生产效率。
为了进一步提高整个过程中的清洁度,尽量减少晶圆在传送过程中的污染,本实施例中,作为示例,所述半导体封装装置还包括壳体4,多个所述制程模块1、所述预处理模块2、所述传送模块3及所述晶圆装载模块5均位于所述壳体4内,所述壳体4的具体形状可以根据厂内布局而定,优选矩形,且大小以能够容纳整个半导体封装装置的所有模块为宜,可以在所述壳体4的侧面设置人员进出通道。且为进一步提高洁净度,还可以于所述壳体4上设置过滤器6,所述过滤器6可以连通至半导体封装厂内的中央净化系统,以对来自厂务端的净化气体进一步进行净化,净化后的空气再经所述过滤器6输送至所述壳体4内,以在所述壳体4内形成一个超洁净的焊线制程空间,这样可以极大减少晶圆在传送过程中的颗粒污染,有助于生产良率的提高。
采用本实施例的半导体封装设备进行封装制程,比如进行焊线制程的过程示例如下:待封装的晶圆被统一装载在晶圆盒51中并传送到所述晶圆装载模块5上,所述传送模块3从所述晶圆装载模块5的晶圆盒51中取出晶圆并传送至所述预处理模块2进行预加热,加热到预定温度后,所述传送模块3再将完成预加热的晶圆从所述预处理模块2取出并传送至所述制程模块1进行制程工艺生产,完成制程工艺生产后的晶圆再经所述传送模块3传送回所述晶圆装载模块5的晶圆盒51中,或传送至所述预处理模块2进行冷却/清洁后再送回所述晶圆装载模块5的晶圆盒51中。当然,该作业过程仅是示例性的,具体可以根据需要做调整,本实施例中不做限制。采用本发明的半导体封装设备进行封装作业,晶圆的传送完全实现自动化,且将加热等工艺流程转移到制程模块1以外的空间进行,由此可以极大缩短晶圆在制程模块1内的停留时间,显著提高制程模块1的流转率及整个半导体封装装置的产出率,降低半导体封装厂的设备投入成本,同时本发明的半导体封装装置因提高制程模块的运转率而减少制程模块的使用量,因而可以极大减小占用的空间,有利于厂内的布局优化,有利于提高产线的自动化水平,有助于降低生产成本和避免生产事故的发生。本发明的半导体封装装置尤其适用于大尺寸的晶圆级封装,比如8寸,12寸及未来的18寸晶圆级封装,可以显著提高生产效率,降低生产成本。
实施例二
如图3所示,本发明还提供另一种结构的半导体封装装置。本实施例的半导体封装装置与实施例一的最主要区别在于,实施例一中,多个所述制程模块1、所述预处理模块2、所述传送模块3及所述晶圆装载模块5均位于所述壳体4内,而本实施例中,所述半导体封装装置同样包括壳体4,但本实施例中仅所述传送模块3位于所述壳体4内,而其他多个所述制程模块1和所述预处理模块2均位于所述壳体4外且与所述壳体4相连接,即所述制程模块1和所述预处理模块2均与所述壳体4单面接触,该接触面通常是晶圆的进出通道所在的面,且本实施例的半导体封装装置同样可以设置晶圆装载模块5,所述晶圆装载模块5位于所述壳体4外且与所述壳体4相连接。除此之外,本实施例的各个模块的具体设置都与实施例一相同,具体请参考实施例一的描述,出于简洁的目的不再赘述。
综上所述,本发明提供一种半导体封装装置,其包括多个制程模块、预处理模块及传送模块;所述制程模块用于进行制程工艺生产,所述预处理模块位于所述制程模块之外,其包括若干个加热单元和若干个冷却单元;所述传送模块用于在多个所述制程模块和所述预处理模块之间传送晶圆。本发明的半导体封装装置通过优化的结构设置,晶圆的传送完全实现自动化,可以极大缩短晶圆在制程模块内的停留时间,可以显著提高制程模块的流转率及整个半导体封装装置的产出率,降低半导体封装厂的设备投入成本,同时本发明的半导体封装装置可以极大减小占用的空间,有利于厂内的布局优化,有利于提高产线的自动化水平,有助于降低生产成本和避免生产事故的发生。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体封装装置,其特征在于,包括:
多个制程模块,所述制程模块包括焊线腔室或焊接腔室;
预处理模块,位于所述制程模块之外,所述预处理模块包括若干个加热单元和若干个冷却单元,所述预处理模块用于对晶圆进行加热或冷却作业;及
传送模块,用于在多个所述制程模块和所述预处理模块之间传送晶圆。
2.根据权利要求1所述的半导体封装装置,其特征在于:所述制程模块的数量大于等于4个。
3.根据权利要求1所述的半导体封装装置,其特征在于:若干个所述加热单元上下间隔排布;若干个所述冷却单元上下间隔排布,若干个所述冷却单元位于若干个所述加热单元下方,且与所述加热单元具有间距。
4.根据权利要求3所述的半导体封装装置,其特征在于:所述半导体封装装置还包括隔热层,所述隔热层位于所述加热单元与所述冷却单元之间。
5.根据权利要求1所述的半导体封装装置,其特征在于:所述加热单元包括加热器。
6.根据权利要求5所述的半导体封装装置,其特征在于,所述加热单元还包括温控器,所述温控器与所述加热器相连接。
7.根据权利要求1至6任一项所述的半导体封装装置,其特征在于:所述半导体封装装置还包括晶圆装载模块。
8.根据权利要求7所述的半导体封装装置,其特征在于:所述半导体封装装置还包括壳体,多个所述制程模块、所述预处理模块、所述传送模块及所述晶圆装载模块均位于所述壳体内。
9.根据权利要求8所述的半导体封装装置,其特征在于:所述半导体封装装置还包括过滤器,所述过滤器位于所述壳体上。
10.根据权利要求1所述的半导体封装装置,其特征在于:所述半导体封装装置还包括壳体,所述传送模块位于所述壳体内,多个所述制程模块和所述预处理模块位于所述壳体外且与所述壳体相连接。
CN201811360079.3A 2018-11-15 2018-11-15 半导体封装装置 Active CN109378287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811360079.3A CN109378287B (zh) 2018-11-15 2018-11-15 半导体封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811360079.3A CN109378287B (zh) 2018-11-15 2018-11-15 半导体封装装置

Publications (2)

Publication Number Publication Date
CN109378287A CN109378287A (zh) 2019-02-22
CN109378287B true CN109378287B (zh) 2024-12-03

Family

ID=65389422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811360079.3A Active CN109378287B (zh) 2018-11-15 2018-11-15 半导体封装装置

Country Status (1)

Country Link
CN (1) CN109378287B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164800B (zh) * 2019-06-05 2021-09-17 京东方科技集团股份有限公司 一种封装设备及显示装置
CN112885735A (zh) * 2019-11-29 2021-06-01 中芯长电半导体(江阴)有限公司 半导体封装设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009152672A1 (zh) * 2008-06-16 2009-12-23 东莞宏威数码机械有限公司 太阳电池的封装制备装置和封装太阳电池的方法
CN208903982U (zh) * 2018-11-15 2019-05-24 中芯长电半导体(江阴)有限公司 半导体封装装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010048043A1 (de) * 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US20140271057A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Temperature control systems and methods for small batch substrate handling systems
KR101689016B1 (ko) * 2015-03-13 2016-12-22 (주) 씨앤아이테크놀로지 복수의 회전형 트레이 홀더를 구비한 인라인 스퍼터링 시스템 및 이를 이용한 패키지 쉴딩 제조방법
CN206602101U (zh) * 2017-03-21 2017-10-31 无锡华瑛微电子技术有限公司 半导体晶圆处理设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009152672A1 (zh) * 2008-06-16 2009-12-23 东莞宏威数码机械有限公司 太阳电池的封装制备装置和封装太阳电池的方法
CN208903982U (zh) * 2018-11-15 2019-05-24 中芯长电半导体(江阴)有限公司 半导体封装装置

Also Published As

Publication number Publication date
CN109378287A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
US7371998B2 (en) Thermal wafer processor
US7802986B2 (en) Thermal processing apparatus
CN109378287B (zh) 半导体封装装置
US9184068B2 (en) Substrate treating apparatus for adjusting temperature of treating liquid
CN101399217A (zh) 基板保持装置及保持方法、半导体制造装置及存储介质
WO2000068625A1 (en) End-effector with integrated cooling mechanism
CN104854691A (zh) 用于半导体制造设施的访问仲裁系统以及用于使用和操作该系统的方法
CN111048444B (zh) 加热板冷却方法和基板处理装置及方法
JP2018195810A (ja) ハロゲン除去モジュールならびに関連のシステムおよび方法
CN105575853A (zh) 基板处理系统和基板处理装置的时效方法
CN107818935A (zh) 晶圆片去胶机
CN210837675U (zh) 半导体封装设备
WO2002005312A3 (en) Automated semiconductor immersion processing system
US20060242967A1 (en) Termoelectric heating and cooling apparatus for semiconductor processing
CN117810142B (zh) 晶圆传送设备及传送方法
CN208903982U (zh) 半导体封装装置
CN109994401B (zh) 半导体设备前端模块、半导体设备及晶圆处理方法
CN112885735A (zh) 半导体封装设备
KR20230158339A (ko) 수직형 반도체 열처리 장치
CN111326403A (zh) 晶圆预处理方法及半导体设备
US20200194297A1 (en) Track system and method of processing semiconductor wafers
CN221176168U (zh) 半导体设备及风冷台
CN113130361A (zh) 基板运送装置及具有其的基板处理系统
KR101853371B1 (ko) 기판 처리 장치
US20240222153A1 (en) Substrate processing apparatus and method of controlling the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant