CN109307833A - 芯片测试装置及芯片测试方法 - Google Patents

Abstract

本发明涉及一种芯片测试装置及芯片测试方法，所述测试机包括多个数字通道，所述多个数字通道分别连接至所述开发电路板，用于在所述测试机与所述开发电路板之间进行双向数据传输；所述测试机和所述开发电路板分别连接至待测芯片。该芯片测试装置通过测试机自身的多个数字通道作为通信单元，无需外部的专用通信单元即可实现测试机与开发电路板的双向通讯，且数据交换稳定，有效降低了程序开发成本。

Description

芯片测试装置及芯片测试方法

技术领域

本发明属于芯片测试技术领域，具体涉及一种芯片测试装置及芯片测试方法。

背景技术

芯片在封装厂封装完成后，要进行成品的最终测试。目前常用的测试方法是在自动测试设备上进行测试。然而，在芯片测试过程中，除测试机外，芯片的部分功能往往还需要外部开发电路板例如FPGA(现场可编程门阵列)和处理器等来实现一些功能。而测试机与外部开发电路板两者协同作用时，就会存在两者之间的通信问题。采用传统通信模块例如USB(通用串行总线)转UART(通用异步收发传输器)接口模块、并口或者其他通信卡，技术比较成熟，但占用资源多，且开发较为复杂，耗费周期长。

例如，以DB-25孔并口通信为例，采用计算机并口通信，需要17条信号线和8条地线，信号线又分为3组，每组分别包括4条控制线、5条状态线和8条数据线，这意味着外部开发电路板需要设置17条信号线与电脑主机进行连接，需要占用更多的开发电路板资源；或者采用USB转并口的方案才能完成整个通信过程，这样进一步增加了新的硬件成本，且使用USB协议开发难度增加。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种芯片测试装置及芯片测试方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个方面提供了一种芯片测试装置，包括测试机和开发电路板，其中，

所述测试机包括多个数字通道，所述多个数字通道均连接至所述开发电路板，用于在所述测试机与所述开发电路板之间进行双向数据传输；

所述测试机和所述开发电路板分别连接至待测芯片。

在本发明的一个实施例中，所述开发电路板上设置有逻辑控制模块，所述逻辑控制模块连接所述多个数字通道和所述待测芯片，用于根据来自所述多个数字通道的状态指令确定测试向量，并将所述测试向量对应的工作模式发送至所述待测芯片。

在本发明的一个实施例中，所述逻辑控制模块包括现场可编程门阵列芯片和控制芯片，其中，

所述现场可编程门阵列芯片连接所述多个数字通道和所述控制芯片，用于将来自所述多个数字通道的状态指令发送至所述控制芯片；

所述控制芯片连接所述待测芯片，用于接收所述状态指令并根据所述状态指令确定对应的测试向量，并将所述测试向量对应的工作模式发送至所述待测芯片；

所述控制芯片还用于获取所述待测芯片运行所述工作模式后的工作状态，并根据所述工作状态确定所述待测芯片的测试结果；

所述现场可编程门阵列芯片还用于接收所述测试结果并反馈至所述测试机。

在本发明的一个实施例中，所述多个数字通道的个数为4个，所述多个数字通道对应连接至所述现场可编程门阵列芯片的相应管脚。

在本发明的一个实施例中，所述多个数字通道中包括向量生成和比较单元，所述向量生成和比较单元用于生成所述测试机与所述开发电路板之间通过所述多个数字通道进行双向数据传输的时序关系。

在本发明的一个实施例中，所述芯片测试装置还包括选择模块，其中，所述选择模块的第一端连接至所述测试机，第二端连接至所述开发电路板，第三端连接至待测芯片，用于控制所述测试机与所述待测芯片之间或者所述开发电路板与所述待测芯片之间的通断。

在本发明的一个实施例中，所述选择模块为继电器，其中，所述继电器的常开端连接至所述测试机，所述继电器的常闭端连接至所述开发电路板，并且所述继电器的公共端连接至所述待测芯片。

本发明的另一方面提供了一种芯片测试方法，包括：

S1：获取来自测试机数字通信信道的状态指令；

S2：根据所述指令状态控制待测芯片的工作状态，并根据所述工作状态获取测试结果；

S3：将所述测试结果反馈至所述测试机数字通信信道。

在本发明的一个实施例中，所述S2包括：

S21：接收所述状态指令并确定对应的测试向量；

S22：将所述测试向量对应的工作模式发送至待测芯片，使所述待测芯片运行所述工作模式；

S23：获取所述待测芯片运行所述工作模式后的工作状态，并根据所述运行状态确定所述待测芯片的测试结果。

在本发明的一个实施例中，在所述S3之后还包括：

将所述测试结果发送至上位机，并通过所述上位机进行显示。

与现有技术相比，本发明的有益效果在于：

1、本发明的芯片测试装置及芯片测试方法在进行数据传输时，通过测试机自身的多个数字通道作为通信单元，无需外部的专用通信模块，即不需要直接与测试机电脑主机连接即可实现测试机与外接开发电路板的双向通讯，开发周期短，双向数据交换稳定，有效降低了程序开发成本。

2、本发明的芯片测试装置及芯片测试方法采用测试机自身的数字通道与外接开发电路板进行SPI通信，节约资源，开发难度低。

附图说明

图1是本发明实施例提供的一种芯片测试装置的模块示意图；

图2是本发明实施例提供的一种芯片测试装置的结构示意图；

图3是本发明实施例提供的一种芯片测试方法的流程图；

图4是本发明实施例的测试机与开发电路板之间进行SPI通信的时序图；

图5是本发明实施例的测试机与开发电路板之间进行SPI通信的另一时序图。

附图标记如下：

1-测试机；2-开发电路板；21-逻辑控制模块；211-现场可编程门阵列芯片；212-控制芯片；3-上位机；4-待测芯片；5-选择模块。

具体实施方式

下面结合具体实施例对本发明内容做进一步描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种芯片测试装置的模块示意图。本实施例的芯片测试装置包括测试机1和开发电路板2，其中，测试机1包括多个数字通道，多个数字通道均连接至开发电路板2，用于在测试机1与开发电路板2之间进行双向数据传输；测试机1和开发电路板2分别连接至待测芯片5。

进一步地，请参见图2，图2是本发明实施例提供的一种芯片测试装置的结构示意图。开发电路板2上设置有逻辑控制模块21，逻辑控制模块21连接多个数字通道和待测芯片5，用于根据来自多个数字通道的状态指令确定测试向量，并将测试向量对应的工作模式发送至待测芯片5。

具体地，逻辑控制模块21包括现场可编程门阵列(FPGA)芯片211和控制芯片212，其中，现场可编程门阵列芯片211连接多个数字通道和控制芯片212，用于将来自多个数字通道的状态指令发送至控制芯片212；控制芯片212连接待测芯片5，用于接收状态指令并根据状态指令确定对应的测试向量，并将测试向量对应的工作模式发送至待测芯片5。

此外，控制芯片212还用于获取待测芯片5运行工作模式后的工作状态，并根据工作状态确定待测芯片5的测试结果；现场可编程门阵列芯片211还用于接收测试结果并反馈至测试机1。

在本实施例中，控制芯片212为ARM控制芯片，待测芯片5与ARM控制芯片之间可以通过I2C或者SPI连接。

进一步地，FPGA芯片211能够对控制芯片212配置的向量数据进行时序协议转换，以满足待测芯片进行测试的时序关系。控制芯片212根据所述状态指令找到对应的测试向量，并将所述向量数据传递给FPGA芯片211，FPGA芯片211根据不同类型的测试向量对所述向量数据进行协议转换，再由FPGA芯片211发送给待测芯片4。进一步地，在本实施例中，测试结果是由控制芯片212读取的。

如图2所示，在本实施例中，多个数字通道的个数为4个，每个所述数字通道对应连接至现场可编程门阵列芯片211的一个管脚。在本实施例中，4个所述数字通道包括SDI、SDO、CLK和CS通道。

进一步地，所述多个数字通道包括向量生成和比较单元(未示出)，所述向量生成和比较单元用于生成用于测试机1与开发电路板2之间通过所述多个数字通道进行双向数据传输的时序关系。具体地，向量生成和比较单元用于设定数据传输过程中4个数字通道SDI、SDO、CLK和CS之间的时序关系。进一步地，测试机1还包括向量文件单元，用于定义测试机1发出或接收数据的参数，例如数据位、数据格式和时钟周期，以控制所述测试机产生符合所述时序关系的数据。

另外，当测试机1和开发电路板2同时连接至待测芯片5时，两者会有信号的互相干扰，影响测试信号质量和测试频率，为了解决这一问题，在本实施例中，所述芯片测试装置还包括选择模块4，其中，选择模块4的第一端连接至测试机1，第二端连接至开发电路板2，第三端连接至待测芯片5，用于控制测试机1与待测芯片5之间或者开发电路板2与待测芯片5之间的通断。选择模块4能够使待测芯片5选择性地连接测试机1或开发电路板2，从而有效地降低了测试机1与开发电路板2之间的信号干扰。

优选地，所述选择模块4为继电器，其中，所述继电器的常开端连接至测试机1，所述继电器的常闭端连接至所述开发电路板2，并且所述继电器的公共端连接至待测芯片5。控制芯片212能够根据所述测试向量控制继电器4的切换或者断开，从而控制是否对待测芯片5进行测试。

通常，所述芯片测试装置会设置很多继电器，以达到同时测试多颗芯片的目的，本实施例通过控制芯片212控制继电器的吸合或者断开。在本实施例中，使用单个IO(输入输出)管脚控制8个继电器，控制芯片212的IO管脚串行输出8位数据，随后通过串行转并行芯片(例如，6B595)产生8个控制信号。在其他实施例中，继电器4还可以通过测试机1来控制吸合或者断开。

另外，应该注意的是，在其他实施例中，所述选择模块4还可以是74系列逻辑芯片、开关三极管或可以实现电路选择的其他选择开关。

进一步地，测试机1还包括上位机3。上位机3与测试机1的测试机头连接，用于接收来自所述多个数字通道的测试结果并显示所述检测结果。

待测芯片的检测结果有两种，一种是通过，表示待测芯片通过检测，说明该待测芯片合格，另一种是失败，表示待测芯片未通过检测，说明该待测芯片不合格。

具体地，所述检测结果可以通过文字等形式显示在上位机3的屏幕中，这样可以方便检测人员较为直观的了解芯片的检测结果，或者可以保存在上位机3的主机硬盘中，以方便后期进行分析处理。上位机3可以是计算机等设备。

本实施例的芯片测试装置及芯片测试方法在进行数据传输时，通过测试机自身的多个数字通道作为通信单元，无需外部的专用通信模块，即不需要直接与测试机电脑主机连接即可实现测试机与外接开发电路板的双向通讯，开发周期短，双向数据交换稳定，有效降低了程序开发成本。

实施例二、

请参见图3，图3是本发明实施例提供的一种芯片测试方法的流程图。如图3所示，本实施例提供了一种芯片测试方法，包括：

S1：获取来自测试机数字通信信道的状态指令；

S2：根据所述指令状态控制待测芯片的工作状态，并根据所述工作状态获取测试结果；

S3：将所述测试结果反馈至所述测试机数字通信信道。

在本实施例中，首先检测与测试机连接的串行外设接口的状态指令，根据该状态指令确定相应的测试向量，然后将测试向量对应的工作模式发送至待测芯片，使待测芯片运行上述工作模式，最后根据待测芯片运行该工作模式后所处的状态即可得到该待测芯片的检测结果。每种状态指令所对应的检测模式可以由用户根据需求设置。

具体地，S2包括：

S21：接收所述状态指令并确定对应的测试向量；

S22：将所述测试向量对应的工作模式发送至待测芯片，使所述待测芯片运行所述工作模式；

S23：获取所述待测芯片运行所述工作模式后的工作状态，并根据所述运行状态确定所述待测芯片的测试结果。

进一步地，在S3之后还包括：

测试结果通过测试机发送至上位机，并通过上位机进行显示。

具体地，如图2所示，在本实施例中，测试机的4个数字通道(SDI、SDO、CLK、CS)连接至开发电路板上的FPGA芯片的四个引脚上，并且采用SPI通信方式。通过测试机的向量文件单元定义测试机发出或接收测试数据的数据位、数据格式以及时钟周期。通过在测试机的数字通道与FPGA芯片之间的SPI接口连接，完成测试机与FPGA芯片的双向SPI通信。

请一并参见图4和图5，图4是本发明实施例的测试机与路板之间进行SPI通信的时序图；图5是本发明实施例的测试机与发电路板之间进行SPI通信的另一时序图。

如图4所示，进行SPI通信的CLK、CS以及SDO数据由测试机数字通信信道上的驱动电路送出。在本实施例中，以16bit数据传输为例，测试机需要发送的数据通过SDI通道按照预先设定好的CLK周期顺序按bit产生高低电平送出；在FPGA芯片一侧，当检测到CLK上升沿和CS下降沿时，在CS低电平将SDO传来的数据存在至事先设定好的移位寄存器中，并在CS上升沿时，将所述移位寄存器中存储的数据发送至控制芯片，这样控制芯片收到数据指令，开始执行任务；控制芯片处理完，将处理结果反馈至FPGA芯片。

如图5所示，测试机需要获取测试结果时，在CS低电平，FPGA芯片会按照测试机的CLK下降沿，按bit将测试结果发送至测试机的SDI通信通道上，此时测试机的SDI通信通道的电平比较电路按照CLK周期会计算出发回数据的bit位高低(以低电平做比较标准)，得到这一串16bit的二进制数据，然后将所述二进制数据转换成十进制或十六进制数据，即可得到相应的测试结果。这样，在测试机与开发电路板之间就完成了双向通信过程。

本实施例的芯片测试方法采用测试机自身的数字通道与外接开发电路板进行SPI通信，节约资源，开发难度低。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种芯片测试装置，其特征在于，包括测试机(1)和开发电路板(2)，其中，

所述测试机(1)包括多个数字通道，所述多个数字通道均连接至所述开发电路板(2)，用于在所述测试机(1)与所述开发电路板(2)之间进行双向数据传输；

所述测试机(1)和所述开发电路板(2)分别连接至待测芯片(5)。

2.根据权利要求1所述的芯片测试装置，其特征在于，所述开发电路板(2)上设置有逻辑控制模块(21)，所述逻辑控制模块(21)连接所述多个数字通道和所述待测芯片(5)，用于根据来自所述多个数字通道的状态指令确定测试向量，并将所述测试向量对应的工作模式发送至所述待测芯片(5)。

3.根据权利要求2所述的芯片测试装置，其特征在于，所述逻辑控制模块(21)包括现场可编程门阵列芯片(211)和控制芯片(212)，其中，

所述现场可编程门阵列芯片(211)连接所述多个数字通道和所述控制芯片(212)，用于将来自所述多个数字通道的状态指令发送至所述控制芯片(212)；

所述控制芯片(212)连接所述待测芯片(5)，用于接收所述状态指令并根据所述状态指令确定对应的测试向量，并将所述测试向量对应的工作模式发送至所述待测芯片(5)；

所述控制芯片(212)还用于获取所述待测芯片(5)运行所述工作模式后的工作状态，并根据所述工作状态确定所述待测芯片(5)的测试结果；

所述现场可编程门阵列芯片(211)还用于接收所述测试结果并反馈至所述测试机(1)。

4.根据权利要求3所述的芯片测试装置，其特征在于，所述多个数字通道的个数为4个，所述多个数字通道对应连接至所述现场可编程门阵列芯片(211)的相应管脚。

5.根据权利要求1所述的芯片测试装置，其特征在于，所述多个数字通道中包括向量生成和比较单元，所述向量生成和比较单元用于生成所述测试机(1)与所述开发电路板(2)之间通过所述多个数字通道进行双向数据传输的时序关系。

6.根据权利要求1所述的芯片测试装置，其特征在于，所述芯片测试装置还包括选择模块(4)，其中，所述选择模块(4)的第一端连接至所述测试机(1)，第二端连接至所述开发电路板(2)，第三端连接至待测芯片(5)，用于控制所述测试机(1)与所述待测芯片(5)之间或者所述开发电路板(2)与所述待测芯片(5)之间的通断。

7.根据权利要求6所述的芯片测试装置，其特征在于，所述选择模块(4)为继电器，其中，所述继电器的常开端连接至所述测试机(1)，所述继电器的常闭端连接至所述开发电路板(2)，并且所述继电器的公共端连接至所述待测芯片(5)。

8.一种芯片测试方法，其特征在于，包括：

S1：获取来自测试机数字通信信道的状态指令；

S2：根据所述指令状态控制待测芯片的工作状态，并根据所述工作状态获取测试结果；

S3：将所述测试结果反馈至所述测试机数字通信信道。

9.根据权利要求8所述的芯片测试方法，其特征在于，所述S2包括：

S21：接收所述状态指令并确定对应的测试向量；

S22：将所述测试向量对应的工作模式发送至待测芯片，使所述待测芯片运行所述工作模式；

S23：获取所述待测芯片运行所述工作模式后的工作状态，并根据所述运行状态确定所述待测芯片的测试结果。

10.根据权利要求8或9所述的芯片测试方法，其特征在于，在所述S3之后还包括：

将所述测试结果发送至上位机，并通过所述上位机进行显示。