[go: up one dir, main page]

CN109148681A - 电阻式随机存取存储器及其制造方法 - Google Patents

电阻式随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN109148681A
CN109148681A CN201710457075.6A CN201710457075A CN109148681A CN 109148681 A CN109148681 A CN 109148681A CN 201710457075 A CN201710457075 A CN 201710457075A CN 109148681 A CN109148681 A CN 109148681A
Authority
CN
China
Prior art keywords
layer
random access
access memory
resistive random
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710457075.6A
Other languages
English (en)
Inventor
曾柏皓
李峰旻
林昱佑
许凯捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201710457075.6A priority Critical patent/CN109148681A/zh
Publication of CN109148681A publication Critical patent/CN109148681A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种电阻式随机存取存储器，包括一第一介电层、一第一导电连接结构、及一电阻式随机存取内存单元。第一介电层配置于一基板上且覆盖位于基板上的一栅极氧化物结构。第一导电连接结构配置于基板上且穿过第一介电层。电阻式随机存取内存单元配置于第一导电连接结构上。第一介电层包括一第一绝缘层及一停止层。第一绝缘层配置于基板上。停止层配置于第一绝缘层上且接触于栅极氧化物结构的顶表面。停止层是一氢控制层。

Description

电阻式随机存取存储器及其制造方法
技术领域
本发明属于随机存储器领域，涉及一种电阻式随机存取存储器及其制造方法。
背景技术
电阻式随机存取内存(Resistive random-access memory，ReRAM)是一种具有称作「忆阻器(memristor)」(内存电阻的缩写)的组件的内存。电阻式随机存取内存的电阻随着所施加的电压不同而改变。电阻式随机存取存储器则通过改变忆阻器的电阻来作用，实现储存数据。
在制造电阻式随机存取存储器的期间，可进行回焊工艺(soldering reflowprocess)，然由于工艺过程中的高温，可能造成电阻式随机存取存储器在数据保存上的损失。因此，目前仍须开发一种防止电阻式随机存取存储器保存的数据损失的方法，并制造出具有优异结构可靠度的电阻式随机存取存储器。
发明内容
本发明涉及一种电阻式随机存取存储器及其制造方法。此电阻式随机存取存储器具有一停止层，停止层具有较低的氢含量，使得电阻式随机存取存储器在进行高温工艺(例如是回焊工艺)之后能够具有较低的数据保存损失，并改善电阻式随机存取存储器的可靠度。
根据一实施例，本发明提供一种电阻式随机存取存储器。该电阻式随机存取存储器包括一第一介电层、一第一导电连接结构、及一电阻式随机存取内存单元。第一介电层配置于一基板上且覆盖位于基板上的一栅极氧化物结构。第一导电连接结构配置于基板上且穿过第一介电层。电阻式随机存取内存单元配置于第一导电连接结构上。第一介电层包括一第一绝缘层及一停止层。第一绝缘层配置于基板上。停止层配置于第一绝缘层上且接触于栅极氧化物结构的顶表面。停止层是一氢控制层。
根据一实施例，本发明提供一种电阻式随机存取存储器的制造方法。该制造方法包括下列步骤：首先，形成一第一介电层于一基板上且覆盖基板上的栅极氧化物层。第一介电层的形成包括：形成一第一绝缘层于基板上，以及形成一停止层于第一绝缘层上且接触栅极氧化物层的一顶表面，其中停止层是一氢控制层。接着，形成一第一导电连接结构于基板上且穿过第一介电层。此后，形成一电阻式随机存取内存单元于第一导电连接结构上。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下。然而，本发明的保护范围当视后附的申请专利范围所界定者为准。
附图说明
图1为根据本发明的一实施例的电阻式随机存取存储器的剖面图。
图2至图12为根据本发明一实施例的制造电阻式随机存取存储器的剖面图。
图13A为根据本发明的一比较例的电阻式随机存取存储器的数据保存能力的示意图。
图13B为根据本发明的一实施例的电阻式随机存取存储器的数据保存能力的示意图。
【符号说明】
10：电阻式随机存取存储器；
100：基板；
101：初步结构；
110：阱；
112：轻微掺杂漏极；
120：栅极氧化物结构；
120a：顶表面；
122：氧化物层；
124：栅极材料层；
126：间隙物；
130：场氧化物层；
200：第一介电层；
210：第一绝缘层；
220：停止层；
230：第二绝缘层；
240：第三绝缘层；
250：电阻式随机存取内存单元；
252：第二开口；
254：底电极；
256：电阻转换层；
258：顶电极；
260：第一导电连接结构；
260S：裂缝；
262：第一开口；
300：第二介电层；
360：第二导电连接结构；
400：第三介电层；
460：第三导电连接结构；
500：隔离层；
2541：第一底部电极层；
2542：第二底部电极层；
2601：第一导电连接层；
2602：第二导电连接层；
B：方块；
M1：第一金属层；
M2：第二金属层；
M3：第三金属层；
R1、R2、T1、T2：线。
具体实施方式
本发明的实施例用于说明一种电阻式随机存取式存储器及其制造方法。此种电阻式随机存取式存储器及其制造方法提供一种具有停止层的电阻式随机存取存储器，停止层具有较低的氢(hydrogen)含量，使得电阻式随机存取存储器在受到高温工艺(例如回焊工艺)之后能够具有较低的数据保存损失，并改善电阻式随机存取存储器的可靠度。
以下参照附图叙述本发明提出的其中多个实施例，以描述相关构型与制造方法。相关的结构细节例如相关层别和空间配置等内容如下面实施例内容所述。然而，本发明并非仅限于所述实施例，本发明并非显示出所有可能的实施例。实施例中相同或类似的标号用以标示相同或类似的部分。再者，未于本发明提出的其他实施例也可能可以应用。相关领域者可在不脱离本发明的精神和范围内对实施例的结构加以变化与修饰，以符合实际应用所需。而附图已简化便于清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和附图内容仅用于叙述实施例，而非用于限缩本发明保护范围。
再者，说明书与权利要求书中所使用的序数例如”第一”、”第二”、”第三”等用词，以修饰权利要求的组件，其本身并不意含及代表该请求组件有任何之前的序数，也不代表某一请求组件与另一请求组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。
图1为根据本发明的一实施例的电阻式随机存取存储器的剖面图。
请参照图1，电阻式随机存取存储器10包括一第一介电层200(例如是层间介电质(inter-layer dielectric(ILD))、一导电连接结构260、及一电阻式随机存取内存单元250。第一介电层200配置于基板100上。第一导电连接结构260配置于基板100上且穿过第一介电层200。电阻式随机存取内存单元250配置于第一导电连接结构260上。
在一些实施例中，基板100可由含硅氧化物或其他适合用于基板的材料所形成。阱110可形成于基板100中。阱110可以是一P型掺杂阱或一N型掺杂阱，且可以是一源极或一漏极。栅极氧化物结构120可形成于基板100上。栅极氧化物结构120可包括一氧化物层122及一栅极材料层124。栅极材料层124可由多晶硅所形成。间隙物(spacer)126可形成于栅极氧化物结构120的侧壁上。场氧化物层130可形成于基板100上。
在一实施例中，第一介电层200可包括一第一绝缘层210及一停止层220。第一绝缘层210配置于基板100上。停止层220配置于第一绝缘层210上且接触于栅极氧化物结构120的一顶表面120a。其中，停止层220是一氢控制层，也就是氢的比例小于7％的一少氢层、厚度小于(angstrom)的一减薄层、或氢的比例小于7％且厚度小于的一减氢层。停止层220的氢含量可通过降低施加于停止层220的氢含量实现，或通过降低停止层220的厚度实现。
在本发明中，氢的比例均以成分百分比(composition percentage)表示，且氢的比例可以通过薄层分析法(thin film analysis)测量，其中薄层分析法可以是卢瑟福背向散射法(Rutherford Backscattering Spectrometer，RBS)、低能X-射线发射光谱法(lowenergy electron induced X-ray emission Spectrometry，LEXES)、X-射线光电子能谱法(X-ray photoelectron spectroscopy，XPS)、俄歇电子能谱法(Auger ElectronSpectroscopy，AES)、二次离子质谱法(Secondary-Ion Mass Spectrometer，SIMS)、傅里叶红外光谱(Fourier transform infrared spectrometer，FTIR)和拉曼光谱(RamanSpectroscopy)等等。
在一些实施例中，第一绝缘层210可由未掺杂的硅玻璃(Undoped SilicateGlass，USG)形成。第一绝缘层210的厚度可以是
在一些实施例中，停止层220可形成为一少氢层，氢的比例小于7％(例如是0％、2％、4％或6％)。停止层220(例如是少氢层)也可以不含有氢。停止层220(例如是少氢层)的厚度范围可以是至在一实施例中，停止层220(例如是少氢层)的厚度可以是
在一些实施例中，停止层220可形成为一减薄层，厚度的范围是至且氢的比例的范围是7％至30％。在减少停止层220的厚度之后，停止层220的氢含量也可降低。
在一些实施例中，停止层220可形成为一减氢层，氢的比例小于7％(例如是0％、2％、4％或6％)。停止层220(例如是减氢层)可以是不含有氢。停止层220(例如是减氢层)的厚度范围可以是至
在一些实施例中，当停止层220形成为少氢层或减氢层时，停止层220可包括选自于由多晶硅(poly-silicon)、非晶硅(amorphous silicon)、氮氧化硅(siliconoxynitride，SiON)、硬氧化硅(robust silicon oxide)、氮化硅(silicon nitride，SiN)及高介电材料(high-k material)所组成的群组的一材料。高介电材料可以是氧化铪(hafnium oxide，HfO2)、氧化铝(Aluminum oxide，Al2O3)、或氧化钽(Tantalum oxide，Ta2O5)。硬氧化硅可以是硬度较高的氧化物，例如是热氧化物(thermal oxide)或四乙氧基硅烷(tetraethoxysilane，TEOS)。
在一些实施例中，当停止层220形成为减薄层时，停止层220可包括氮化硅(SiN)。
由于停止层220可形成为一氢控制层，也就是形成为少氢层、减薄层或减氢层，本发明中停止层220的氢含量小于比较例中氢的比例等于或大于7％且厚度大于的停止层。停止层可用于在接触刻蚀(例如是形成导电连接结构的刻蚀)的期间防止源极/漏极表面上的凹陷问题(recess issue)。然而，若停止层具有较高的氢含量(例如是氢的比例等于或大于7％且厚度大于)，在受到高温工艺(例如是回焊工艺)之后，电阻式随机存取存储器的数据保存能力恐遭受不良影响。本发明的电阻式随机存取存储器具备改良过的停止层220，通过形成一少氢层(例如是氢的比例小于7％的少氢层、厚度小于的减薄层、或氢的比例小于7％且厚度小于的减氢层)，使停止层220的氢含量降低。如此一来，停止层220中较低的氢含量可明显降低电阻式随机存取存储器在高温工艺(例如是回焊工艺)之后在资料保存上的损失，并可改善电阻式随机存取存储器的可靠度。
在一些实施例中，第一导电连接结构260可包括选自于钨(W)及氮化钛(TiN)所组成的群组的一材料。
在一些实施例中，电阻式随机存取内存单元250可包括一底电极254、一电阻转换层256、及一顶电极258。底电极254配置于第一导电连接结构260上。电阻转换层256配置于底电极254上。顶电极258配置于电阻转换层256上。如图12所示。
在一些实施例中，底电极254可包括选自于由氮化钛(TiN)、钨(W)、钽(Ta)、铪(Hf)所组成的群组的材料。电阻转换层256可包括选自于由氮化钛(TiN)、氧化钨(WOX)、氧化钽(Ta2O5)、氧化铪(HfO2)、及二氧化硅(SiO2)所组成的群组的材料。电阻转换层256的材料并不限定于此，而可以是任何其他适于作为电阻式随机存取存储器的电阻转换层的材料。底电极254及第一导电连接结构260可包括相同的材料。
在一些实施例中，底电极254可形成于第一介电层200的顶表面之上且接触第一导电连接结构260。
在一些实施例中，底电极254可形成于第一介电层200的顶表面之下且接触第一导电连接结构260。
在一些实施例中，底电极254及顶电极256可以是单层结构或多层结构。例如，底电极254可以是由钨(W)及氮化钛(TiN)所形成的双层结构。或者，底电极254可以是由铪(Hf)所形成的单层结构。顶电极256可以是由氮化钛(TiN)及钛(Ti)所形成的双层结构。
在一些实施例中，第一介电层200可包括第二绝缘层230及第三绝缘层240。第二绝缘层230配置于停止层220上。第三绝缘层240配置于第二绝缘层230上。第二绝缘层230可由磷掺杂的硅玻璃(phosphosilicate glass(PSG)所形成，且厚度可为第三绝缘层240可由四乙氧基硅烷(TEOS)所形成，且厚度可为
在一些实施例中，电阻式随机存取存储器10可包括一第一金属层M1、一第二介电层300(例如是金属层间介电质层(inter-metal dielectric layer，IMD layer)、一第二导电连接结构360、一第二金属层M2、一第三介电层400(例如是金属层间介电质层(IMDlayer)、一第三导电连接结构460、一第三金属层M3、及一隔离层500。
第一金属层M1配置于第一介电层200之上。一第二介电层300配置于第一介电层200上且覆盖第一金属层M1。第二导电连接结构360配置于第一金属层M1上且穿过第二介电层300。第二金属层M2配置于第二导电连接结构360上。第三介电层400(例如是金属层间介电质层(IMD layer)配置于第二介电层300上且覆盖第二金属层M2。第三导电连接结构460配置于第二金属层M2上且穿过第三介电层400。第三金属层M3配置于第三导电连接结构460上。隔离层500配置于第三介电层400上且覆盖第三金属层M3。
在一些实施例中，第一金属层M1、第二金属层M2及第三金属层M3的材料可以是任何的金属材料，例如是铝(Al)、铜(Cu)。第二导电连接结构360及第三导电连接结构460可包括选自于由钨(W)及氮化钛(TiN)所组成的群组的一材料。第二介电层300及第三介电层400可包括选自于由未掺杂的硅玻璃(USG)、磷掺杂的硅玻璃(PSG)及四乙氧基硅烷(TEOS)所组成的群组的一材料。隔离层500可由氮化物所形成，可为一保护层(passivation layer)。
在本实施例中，电阻式随机存取存储器包括3层介电层及3层金属层，然而本介电层及金属层的数量并不限于此。在一些实施例中，介电层的数量可大于或小于3，金属层的数量也可大于或小于3。
图2至图13为根据本发明一实施例的制造电阻式随机存取存储器的剖面图。
请参照图2，提供一初步结构101。初步结构101可通过习知的金氧半导体工艺(CMOS process)中的前端工艺(front-end process)所形成。初步结构101可包括一基板100、形成于基板100中的一阱110、形成于基板100中的一轻微掺杂漏极112、及形成于基板100上的栅极氧化物结构120。栅极氧化物结构120可包括一氧化物层122及一栅极材料层124。栅极材料层124可由多晶硅所形成。间隙物(spacer)(未为)可形成于栅极氧化物结构120的侧壁上。场氧化物层(未为)可形成于基板100上。
请参照图3，可通过一沉积工艺(例如是电浆辅助化学气相沉积(Plasma-EnhancedChemical Vapor Deposition，PECVD)、化学气相沉积(Chemical Vapor Deposition，CVD))在基板100上形成一第一介电层200(例如是层间介电质(ILD))。第一介电层200的形成可包括通过一沉积工艺依序在基板100之上形成第一绝缘层210、停止层220、第二绝缘层230、第三绝缘层240。停止层220可配置于第一绝缘层210上且接触于栅极氧化物结构120的顶表面120a。其中，停止层220是一氢控制层，也就是氢的比例小于7％的一少氢层、厚度小于的一减薄层、或氢的比例小于7％且厚度小于的一减氢层。
在一些实施例中，第一绝缘层210可由未掺杂的硅玻璃所形成。第一绝缘层210的厚度可以是
在一些实施例中，停止层220可形成为一少氢层，少氢层的氢的比例是小于7％(例如是0％、2％、4％或6％)。停止层220(例如是少氢层)也可以不含有氢。停止层220(例如是少氢层)的厚度范围可以是至在一实施例中，停止层220的厚度可以是
在一些实施例中，停止层220可形成为一减薄层，厚度的范围是至且氢的比例的范围是7％至30％。在减少停止层220的厚度之后，停止层220的氢含量也可降低。
在一些实施例中，停止层220可形成为一减氢层，氢的比例小于7％(例如是0％、2％、4％或6％)。停止层220(例如是减氢层)可以是不含有氢。停止层220(例如是减氢层)的厚度范围可以是至
在一些实施例中，当停止层220形成为少氢层或减氢层时，该停止层220可包括选自于由多晶硅(poly-silicon)、非晶硅(amorphous silicon)、氮氧化硅(siliconoxynitride，SiON)、硬氧化硅(robust silicon oxide)、氮化硅(silicon nitride，SiN)、及高介电材料(high-k material)所组成的群组的一材料。高介电材料可以是氧化铪(hafnium oxide，HfO2)、氧化铝(Aluminum oxide，Al2O3)、或氧化钽(Tantalum oxide，Ta2O5)。硬氧化硅可以是硬度较高的氧化物，例如是热氧化物(thermal oxide)或四乙氧基硅烷(tetraethoxysilane，TEOS)。
在一些实施例中，当停止层220是形成为减薄层时，停止层220可包括氮化硅(SiN)。
在一些实施例中，第一导电连接结构260可包括选自于由钛及氮化钛所组成的群组的一材料。
在一些实施例中，第二绝缘层230可由磷掺杂的硅玻璃(phosphosilicate glass，PSG)所形成，且厚度可为第三绝缘层240可由四乙氧基硅烷(TEOS)所形成，且厚度可为
请参照图4，通过一刻蚀工艺穿过第一绝缘层210形成一第一开口262于阱110之上。第一开口262可并非是通过单一的刻蚀工艺而一次形成。也就是说，可进行一第一刻蚀工艺并停止于停止层220上，接着可进行一第二刻蚀工艺以暴露阱110。由于停止层220的存在，可防止刻蚀过程中阱110(源极/漏极)的表面上的凹陷问题。
请参照第5图，形成第一导电连接层2601及第二导电连接层2602于第一介电层200上及第一开口262中。在一实施例中，第一导电连接层2601的材料可以是钛(Ti)或氮化钛(TiN)。第二导电连接层2602的材料可以是钨(W)。
请参照图5及图6，图6为图5中方块B的放大图。图7至图12为根据实施第6图所示步骤之后的后续步骤。
请参照图7，通过化学机械抛光步骤移除一部分的第一导电连接层2601及第二导电连接层2602。也就是说，位于第一开口262之上的第一导电连接层2601及第二导电连接层2602的部分被完全移除。接着，形成穿过第一介电层200的第一导电连接结构260。
请参照图8，通过一刻蚀工艺(例如是回蚀工艺(etching back process))移除一部分的第一导电连接层2601及第二导电连接层2602，并形成一第二开口252及一裂缝260S。
请参照图9，通过例如一沉积工艺形成一第一底部电极层2541及一第二底部电极层2542于第一介电层200上及第二开口252与裂缝260S中。在一实施例中，第一底部电极层2541的材料可以是钛(Ti)或氮化钛(TiN)。第二底部电极层2542的材料可以是钨(W)。
请参照图10，可通过化学机械抛光工艺移除一部分的第一底电极层2541及第二底电极层2542。也就是说，位于第二开口252之上的第一底电极层2541及第二底电极层2542的部分是被完全地移除。接着，即形成位于第一导电连接结构260上的底电极254。
请参照图11，接着通过对于底电极254进行氧化工艺而形成一电阻转换层256。在一些实施例中，氧化工艺是通过电浆氧化工艺所实施。
请参照图12，形成一顶电极258于电阻转换层256上。顶电极258可覆盖电阻转换层256及一部分的第一介电层200。在一些实施例中，顶电极258可由金属所形成。在一些实施例中，顶电极258可选自于氮化钛(TiN)、钛(Ti)、铝(Al)、铱(Ir)、铂(Pt)及镍(Ni)。如此一来，可形成包括底电极254、电阻转换层256及顶电极258的电阻式随机存取内存单元250于第一导电连接结构260上。
在形成电阻式随机存取内存单元250之后，可形成第一金属层M1于第一介电层200、第一导电连接结构260及电阻式随机存取内存单元250之上。第二介电层300(例如是金属层间介电质层(IMD layer))可形成于第一介电层200上且覆盖第一金属层M1。第二导电连接结构360可形成于第一金属层M1上且穿过第二介电层300。第二金属层M2可形成于第二导电连接结构360上。第三介电层400(例如是金属层间介电质层(IMD layer))可形成于第二介电层300上且覆盖第二金属层M2。第三导电连接结构460可形成于第二金属层M2上且穿过第三介电层400。第三金属层M3可形成于第三导电连接结构460上。一隔离层500可形成于第三介电层400上且覆盖第三金属层M3。如此一来，即形成根据本发明的一实施例的电阻式随机存取存储器10，如图1所示。
在一些实施例中，第一金属层M1、第二金属层M2及第三金属层M3的材料可以是任何的金属材料，例如是铝(Al)、铜(Cu)。第二导电连接结构360及第三导电连接结构460可包括选自于钨(W)及氮化钛(TiN)的一材料。第二介电层300及第三介电层400可包括选自于由未掺杂的硅玻璃(USG)、磷掺杂的硅玻璃(PSG)及四乙氧基硅烷(TEOS)所组成的群组的一材料。隔离层500可由氮化物所形成，可为一保护层(passivation layer)。
图13A为根据本发明的一比较例的电阻式随机存取存储器的数据保存能力的示意图。图13B为根据本发明的一实施例的电阻式随机存取存储器的数据保存能力的示意图。
在图13A中，比较例的电阻式随机存取存储器具有氢的比例大于7％且厚度大于的停止层。线R1代表重置状态(reset state)(也就是高电阻)中电阻式随机存取存储器的电阻分布情形。线T1代表比较例的电阻式随机存取存储器受到200℃加热1小时后的电阻分布情形。
在图13B中，根据本发明一实施例的电阻式随机存取存储器具有氢含量小于比较例(例如是氢的比例小于7％)的停止层。线R2代表重置状态(也就是高电阻)中电阻式随机存取存储器的电阻分布情形。线T2代表根据本发明一实施例的电阻式随机存取存储器受到200℃加热1小时后的电阻分布情形。
请参照图13A和图13B，根据本发明一实施例的电阻式随机存取存储器的数据保存能力是优于比较例的电阻式随机存取存储器的数据保存能力。例如，就1兆位中50％的机率而言，线T1由线R1位移一距离D1，线T2由线R2位移一距离D2。距离D1大于距离D2。也就是说，将停止层置换为氢含量较低(例如是氢的比例小于7％)的改良过的停止层之后，即使受到一高温工艺(例如是受到200℃加热1小时)，电阻式随机存取内存在高电阻的重置状态下电阻的位移量明显减少，受到高温工艺影响的数据损失率降低，大幅改善了资料保存能力。
根据上文所述，根据本发明一实施例的电阻式随机存取存储器10包括一停止层220，且停止层220的氢含量与氢的比例大于7％且厚度大于的比较例相比，其停止层的氢含量减少。因此，本发明的电阻式随机存取存储器不但能够避免在形成接触连接结构的刻蚀工艺期间所造成的源极/漏极表面上凹陷的问题，且在高温工艺之后的资料保留的损失也明显降低，故电阻式随机存取存储器的数据保存能力得以提升，且电阻式随机存取存储器的可靠度也加以改善。
其他实施例，例如组件的已知构件有不同的设置与排列等，也可能可以应用，根据应用时的实际需求与条件而可作适当的调整或变化。因此，说明书与附图中所示的结构仅用于说明，并非用以限制本发明保护的范围。另外，本领域技术人员应当明确，实施例中构成部件的形状和位置也并不限于本文所示意的实施例，也可以根据实际应用时的需求和/或制造步骤在不悖离本发明的精神的情况下而作相应调整。
综上所述，虽然本发明已以实施例示意本发明，然而实施例并非用以限定本发明。本发明所属技术领域中具有本领域公知常识者，在不脱离本发明的精神和范围内，当可作各种的改动与润饰。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电阻式随机存取存储器，包括：
一第一介电层，配置于一基板上且覆盖位于该基板上的一栅极氧化物结构，且该第一介电层包括：
一第一绝缘层，配置于该基板上；以及
一停止层，配置于该第一绝缘层上且接触该栅极氧化物结构的一顶表面，其中该停止层是一氢控制层；
一第一导电连接结构配置于该基板上且穿过该第一介电层；以及
一电阻式随机存取内存单元，配置于该第一导电连接结构上。
2.根据权利要求1所述的电阻式随机存取存储器，其中该停止层是氢的比例小于7％的一少氢层。
3.根据权利要求3所述的电阻式随机存取存储器，其中该少氢层的厚度是在至的范围中。
4.根据权利要求1所述的电阻式随机存取存储器，其中该停止层是厚度小于的一减薄层。
5.根据权利要求1所述的电阻式随机存取存储器，其中该停止层是氢的比例小于7％且厚度小于的一减氢层。
6.根据权利要求1所述的电阻式随机存取存储器，其中该停止层包括选自于由多晶硅、非晶硅、氮氧化硅(SiON)、硬氧化硅(robust SiO2)、氮化硅(SiN)、及一高介电材料所组成的群组的一材料。
7.一种电阻式随机存取存储器的制造方法，包括：
形成一第一介电层于一基板上，该第一介电层覆盖位于该基板上的一栅极氧化物结构，其中该第一介电层的形成包括：
形成一第一绝缘层于该基板上；以及
形成一停止层于该第一绝缘层上，该停止层接触该栅极氧化物结构的一顶表面，其中该停止层是一氢控制层；
形成一第一导电连接结构于该基板上且穿过该第一介电层；以及
形成一电阻式随机存取内存单元于该第一导电连接结构上。
8.根据权利要求7所述的电阻式随机存取存储器的制造方法，其中该停止层是氢的比例小于7％的一少氢层。
9.根据权利要求7所述的电阻式随机存取存储器的制造方法，其中该停止层是厚度小于的一减薄层。
10.根据权利要求7述的电阻式随机存取存储器的制造方法，其中该停止层是氢的比例小于7％且厚度小于的一减氢层。
CN201710457075.6A 2017-06-16 2017-06-16 电阻式随机存取存储器及其制造方法 Pending CN109148681A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710457075.6A CN109148681A (zh) 2017-06-16 2017-06-16 电阻式随机存取存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710457075.6A CN109148681A (zh) 2017-06-16 2017-06-16 电阻式随机存取存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN109148681A true CN109148681A (zh) 2019-01-04

Family

ID=64830433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710457075.6A Pending CN109148681A (zh) 2017-06-16 2017-06-16 电阻式随机存取存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN109148681A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004875A (en) * 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
CN1340862A (zh) * 2000-09-01 2002-03-20 三菱电机株式会社 半导体装置和“绝缘体上的半导体”衬底
CN101174588A (zh) * 2006-05-30 2008-05-07 海力士半导体有限公司 具有电容器的半导体器件的制造方法
US7446063B1 (en) * 2005-02-24 2008-11-04 Cypress Semiconductor Corp. Silicon nitride films
CN101593743A (zh) * 2008-05-30 2009-12-02 台湾积体电路制造股份有限公司 集成电路元件
CN102487002A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 连接件的制造方法
CN103946975A (zh) * 2011-10-26 2014-07-23 国际商业机器公司 用于含氮电介质层的低能蚀刻方法
TW201711167A (zh) * 2015-09-01 2017-03-16 旺宏電子股份有限公司 半導體結構及其製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004875A (en) * 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
CN1340862A (zh) * 2000-09-01 2002-03-20 三菱电机株式会社 半导体装置和“绝缘体上的半导体”衬底
US7446063B1 (en) * 2005-02-24 2008-11-04 Cypress Semiconductor Corp. Silicon nitride films
CN101174588A (zh) * 2006-05-30 2008-05-07 海力士半导体有限公司 具有电容器的半导体器件的制造方法
CN101593743A (zh) * 2008-05-30 2009-12-02 台湾积体电路制造股份有限公司 集成电路元件
CN102487002A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 连接件的制造方法
CN103946975A (zh) * 2011-10-26 2014-07-23 国际商业机器公司 用于含氮电介质层的低能蚀刻方法
TW201711167A (zh) * 2015-09-01 2017-03-16 旺宏電子股份有限公司 半導體結構及其製造方法

Similar Documents

Publication Publication Date Title
US9431609B2 (en) Oxide film scheme for RRAM structure
US9825224B2 (en) RRAM device
US7018675B2 (en) Method for forming a ruthenium metal layer
US20170162787A1 (en) Rram cell bottom electrode formation
US6509601B1 (en) Semiconductor memory device having capacitor protection layer and method for manufacturing the same
CN101740572B (zh) 存储器元件
US9966530B2 (en) Resistive random access memory device and method for fabricating the same
US11527713B2 (en) Top electrode via with low contact resistance
US9425061B2 (en) Buffer cap layer to improve MIM structure performance
TWI711197B (zh) 記憶體單元、記憶體裝置、以及製造記憶體裝置的方法
US9006808B2 (en) Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
CN105374794A (zh) 互连结构及其形成方法
CN100461421C (zh) 具有铁电电容器的半导体器件及其制造方法
KR100418580B1 (ko) 반도체 소자의 캐패시터 제조방법
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
TW425696B (en) Semiconductor memory device having capacitor encapsulated with multiple layers and method of manfacturing the same
CN115362569A (zh) 相变材料开关及其制造方法
US10158068B1 (en) Resistive random access memory device and method for manufacturing the same
CN109148682A (zh) 电阻式随机存取存储器及其制造方法
CN109148681A (zh) 电阻式随机存取存储器及其制造方法
US20210119122A1 (en) Resistive Memory with Core and Shell Oxides and Interface Dipoles
US20210234095A1 (en) Embedded BEOL Memory Device with Top Electrode Pillar
TWI642143B (zh) 電阻式隨機存取記憶體裝置及其製造方法
TWI624090B (zh) 電阻式隨機存取記憶體裝置及其製造方法
US10115769B1 (en) Resistive random access memory device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104

RJ01 Rejection of invention patent application after publication