CN109147862B - Nvm测试加速方法及系统 - Google Patents

Abstract

本发明公开了一种NVM测试加速方法及系统，该NVM测试加速方法包括如下步骤：通过测试命令打入第一NVM操作指令，其中，第一NVM操作指令包括数据和地址信息；对第一NVM操作指令进行解码和处理以提取出数据和地址信息；基于第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，基于第一NVM操作指令，第一控制信号被选择为并行控制多个NVM存储器；基于第一控制信号，并根据数据和地址，进行NVM存储器的对应操作并生成输出数据；以及基于第一NVM操作指令，对输出数据进行比较处理，并输出代表比较结果的失败信号。本发明的NVM测试加速方法能够大幅降低测试时间，从而降低测试成本，并显著提升测试效率。

Description

NVM测试加速方法及系统

技术领域

本发明是关于集成电路测试领域，特别是关于一种NVM测试加速方法及系统。

背景技术

测试在集成电路产品的制造过程中起着十分重要的作用，从芯片被加工制造出来，到交到最终用户手中，经过了多次不同的测试，来保证产品的质量。而随着半导体工艺技术进步和设计复杂度的提升，对芯片测试成本产生了巨大的冲击。测试时间变长，使芯片生产时间加长，测试成本增加，从而使整颗芯片的成本大幅增加。随着NVM类型存储器容量越来越大，NVM测试时间也相应增加，数据读取比较作为判断NVM存储数据是否正确的主要方法，所需的时间也增加显著。传统的NVM测试方法分别对每个NVM进行操作，并将每个NVM读出的数据串行输出进行比对，其读出效率低，测试时间长，并随着NVM容量、数量变大呈现倍数增长。鉴于上述原因，需要尽可能的缩减测试成本，因此优化NVM测试的并行能力和读操作显得尤为重要，其带来的好处也显而易见，可以大幅降低测试时间，从而降低测试成本。通过分析NVM的测试基本原理和方法，发现NVM测试中大量使用了一些特征向量数据，每次擦、写、读操作也有规律可循，目前主流的测试流程中包含以下几种特定的测试向量：全“0”，全“1”，棋盘格数据，反棋盘格数据，“55”，“AA”，对角线等。因此可以通过设计一种加速电路来提高读写速度。

现有技术的缺陷在于：1、测试时间长。传统的NVM测试方法分别对每个NVM进行操作，并将每个NVM读出的数据串行输出进行比对，其读出效率低，测试时间长，并随着NVM容量、数量变大呈现倍数增长。2、配置复杂。有些方案通过运行在芯片上的软件，采用配置寄存器的方法来控制NVM读写，需要动用芯片的处理器等功能电路，配置复杂。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种NVM测试加速方法，其能够解决芯片测试时NVM的读写操作耗费时间长的问题。

本发明的第一目的在于提供一种NVM测试加速系统。

为实现上述目的，本发明提供了一种NVM测试加速方法，包括如下步骤：通过测试命令打入第一NVM操作指令，其中，第一NVM操作指令包括数据和地址信息；对第一NVM操作指令进行解码和处理以提取出数据和地址信息；基于第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，基于第一NVM操作指令，第一控制信号被选择为并行控制多个NVM存储器；基于第一控制信号，并根据数据和地址信息，进行NVM存储器的对应操作并生成输出数据；以及基于第一NVM操作指令，对输出数据进行比较处理，并输出代表比较结果的失败信号。

在一优选的实施方式中，当失败信号出现错误时，则执行如下步骤：通过读特定存储器特定地址的命令打入第二NVM操作指令；对第二NVM操作指令进行解码和处理以提取出特定地址信息；基于第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，第二控制信号单独控制单个NVM存储器；以及基于第二控制信号，并根据特定地址信息，进行选定NVM存储器的对应操作并生成选定NVM存储器的DOUT输出数据。

在一优选的实施方式中，NVM测试加速方法还包括如下步骤：通过测试命令解码模块接收失败信号或者DOUT输出数据，并将失败信号或者DOUT输出数据输出到芯片外部。

在一优选的实施方式中，第一控制信号至少包括地址、数据和使能信号。

本发明还提供了一种NVM测试加速系统，该NVM测试加速系统包括：测试命令解码模块，测试命令解码模块被配置为：接收测试命令，其中，测试命令用于打入第一NVM操作指令，其中，第一NVM操作指令包括数据和地址信息；和对第一NVM操作指令进行解码和处理以提取出数据和地址信息；NVM输入信号产生模块，NVM输入信号产生模块与测试命令解码模块通信连接，NVM输入信号产生模块用于基于第一NVM操作指令，分别产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号；写入数据寄存器，写入数据寄存器与测试命令解码模块通信连接，写入数据寄存器用于接收所提取的数据和地址信息；多个NVM存储器，多个NVM存储器与NVM输入信号产生模块通信连接，多个NVM基于第一控制信号，并根据数据和地址信息，执行对应操作并生成输出数据；其中，基于第一NVM操作指令，第一控制信号被选择为并行控制多个NVM存储器；以及NVM数据比较模块，NVM数据比较模块与测试命令解码模块、写入数据寄存器以及多个NVM存储器通信连接，NVM数据比较模块被配置为：基于第一NVM操作指令，对输出数据进行比较处理，并输出代表比较结果的失败信号。

在一优选的实施方式中，当失败信号出现错误时，NVM测试加速系统则被配置为执行如下操作：通过读特定存储器特定地址的命令打入第二NVM操作指令；对第二NVM操作指令进行解码和处理以提取出特定地址信息；基于第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，第二控制信号单独控制单个NVM存储器；以及基于第二控制信号，并根据特定地址信息，进行选定NVM存储器的对应操作并生成选定NVM存储器的DOUT输出数据。

在一优选的实施方式中，NVM数据比较模块还被配置为：选择选定NVM存储器的DOUT输出数据输出到测试命令解码模块。

在一优选的实施方式中，测试命令解码模块还被配置为：接收失败信号或者DOUT输出数据，并将失败信号或者DOUT输出数据输出到芯片外部。

在一优选的实施方式中，第一控制信号至少包括地址、数据和使能信号。

与现有技术相比，本发明的NVM测试加速方法及系统具有如下优点：本发明的NVM测试加速方法优化了NVM测试的并行能力和读操作，NVM存测试加速方法通过硬件实现内部并行数据读写以及比较，能有效利用NVM存储器的测试能力，大幅降低测试时间，从而降低测试成本，并显著提升测试效率。本发明的NVM测试加速方法，只有打入测试命令或通过命令寄存器方式控制，后续操作均由硬件自动完成，实现高速自动对比。

附图说明

图1是根据本发明一实施方式的NVM测试加速方法流程图；

图2是根据本发明一实施方式的NVM测试加速系统方块图；

图3是根据本发明一实施方式的NVM数据比较模块的原理图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如1图所示，本发明一优选实施方式的NVM测试加速方法包括如下步骤：步骤101：通过测试命令打入第一NVM操作指令，其中，第一NVM操作指令包括数据和地址信息；步骤102：对第一NVM操作指令进行解码和处理以提取出数据和地址信息；步骤103：基于第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，基于第一NVM操作指令，第一控制信号被选择为并行控制多个NVM存储器；步骤104：基于第一控制信号，并根据数据和地址信息，进行NVM存储器的对应操作并生成输出数据；以及步骤105：基于第一NVM操作指令，对输出数据进行比较处理，并输出代表比较结果的失败信号(fail信号(其中，fail信号正确为0，错误为1))。

上述方案中，当失败信号出现错误时(fail为1)，需要确定是哪个NVM存储器出错时，则执行如下步骤：通过读特定存储器特定地址的命令打入第二NVM操作指令；对第二NVM操作指令进行解码和处理以提取出特定地址信息；基于第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，第二控制信号单独控制单个NVM存储器；以及基于第二控制信号，并根据特定地址信息，进行选定NVM存储器的对应操作并生成选定NVM存储器的DOUT输出数据。其中，特定地址信息为与选定NVM存储器相对应的地址信息。

在一优选的实施方式中，NVM测试加速方法还包括如下步骤：测试命令解码模块接收失败信号或者DOUT输出数据，并将失败信号或者DOUT输出数据输出到芯片外部，以便在自动测试设备上观测测试结果。满足NVM存储器擦、写以及读操作时序信息的第一控制信号至少包括地址、数据和使能信号。

其中，当并行控制多个NVM存储器时，适用于加速测试的情况，可节省测试时间，当单独控制单个NVM存储器时，适用于问题定位调试，可增加灵活性。在NVM存储器加速测试时，通过输入和配置的指令，硬件自动执行NVM存储器的数据读出操作，通过并行数据比较达到加速的目的。

如2图所示，本发明一优选实施方式的NVM测试加速系统包括：测试命令解码模块201、NVM输入信号产生模块202、写入数据寄存器203、多个NVM存储器204以及NVM数据比较模块205。

其中，测试命令解码模块201被配置为：接收测试命令，其中，测试命令用于打入第一NVM操作指令，其中，第一NVM操作指令包括数据和地址信息；和对操作指令进行解码和处理以提取出数据和地址信息。NVM输入信号产生模块202与测试命令解码模块201通信连接，NVM输入信号产生模块202用于基于第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，基于第一NVM操作指令，第一控制信号被选择为并行控制多个NVM存储器204。写入数据寄存器203与测试命令解码模块201通信连接，写入数据寄存器203用于接收和临时存储所提取的数据和地址信息，并将该数据和地址信息提供给NVM数据比较模块205。多个NVM 204与NVM输入信号产生模块202通信连接，多个NVM 204基于控制信号，执行对应操作并生成输出数据。NVM数据比较模块205与测试命令解码模块201、写入数据寄存器203以及多个NVM 204通信连接，其中，NVM数据比较模块205被配置为：基于第一NVM操作指令，对输出数据与写入数据寄存器203中的预期数据进行比较，并输出代表比较结果的失败信号。在一优选的实施方式中，满足NVM存储器擦、写以及读操作时序信息的第一控制信号至少包括地址、数据和使能信号。

上述方案中，当失败信号出现错误时，NVM测试加速系统则被配置为执行如下操作：通过读特定存储器特定地址的命令打入第二NVM操作指令；对第二NVM操作指令进行解码和处理以提取出特定地址信息；基于第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，第二控制信号单独控制单个NVM存储器；以及基于第二控制信号，进行选定NVM存储器的对应操作并生成选定NVM存储器的DOUT输出数据。

在一优选的实施方式中，NVM数据比较模块还被配置为：选择选定NVM存储器的DOUT输出数据输出到测试命令解码模块。

在一优选的实施方式中，测试命令解码模块还被配置为：接收失败信号或者DOUT输出数据，并将失败信号或者DOUT输出数据输出到芯片外部，以便在自动测试设备上观测测试结果。

其中，在NVM存储器加速测试时，通过输入和配置的指令，硬件自动执行NVM存储器的数据读出操作，通过并行数据比较达到加速的目的。NVM数据比较模块能够对多个NVM存储器进行同时比较，并能够完成NVM存储器测试的“地址、期望数据产生—数据读取—数据比较”的过程。NVM测试加速系统还能够根据不同指令进行多种擦、写、读测试，并根据不同指令选择输出比较结果或者选定NVM存储器的DOUT输出数据。

图3是根据本发明一实施方式的NVM测试加速方法的比较原理图。如图所示，SEL信号来自测试命令解码模块，通过测试命令打入第一NVM操作指令，然后对第一NVM操作指令进行解码和处理，基于第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，第一控制信号被选择为并行控制多个NVM存储器(如图所示3个NVM存储器，但不限于3个)，基于第一控制信号，进行多个NVM存储器的并行操作并从多个NVM存储器生成输出数据DATA0、DATA1、DATA2，NVM数据比较模块接收输出数据DATA0、DATA1、DATA2并与写入数据寄存器提供的数据DATA_C做比较，从而输出代表比较结果的失败信号(fail信号)。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (9)

1.一种NVM测试加速方法，其特征在于，所述NVM测试加速方法包括如下步骤：

通过测试命令打入第一NVM操作指令，其中，所述第一NVM操作指令包括数据和地址信息；

对所述第一NVM操作指令进行解码和处理以提取出所述数据和地址信息；

基于所述第一NVM操作指令，产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号，其中，基于所述第一NVM操作指令，所述第一控制信号被选择为并行控制多个NVM存储器；

基于所述第一控制信号，并根据所述数据和地址信息，进行所述NVM存储器的对应操作并生成输出数据；以及

基于所述第一NVM操作指令，对所述输出数据进行比较处理，并输出代表比较结果的失败信号。

2.如权利要求1所述的NVM测试加速方法，其特征在于，当所述失败信号出现错误时，则执行如下步骤：

通过读特定存储器特定地址的命令打入第二NVM操作指令；

对所述第二NVM操作指令进行解码和处理以提取出特定地址信息；

基于所述第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，所述第二控制信号单独控制单个NVM存储器；以及

基于所述第二控制信号，并根据所述特定地址信息，进行所述选定NVM存储器的对应操作并生成所述选定NVM存储器的DOUT输出数据。

3.如权利要求2所述的NVM测试加速方法，其特征在于，所述NVM测试加速方法还包括如下步骤：通过测试命令解码模块接收所述失败信号或者所述DOUT输出数据，并将所述失败信号或者所述DOUT输出数据输出到芯片外部。

4.如权利要求1所述的NVM测试加速方法，其特征在于，所述第一控制信号至少包括地址、数据和使能信号。

5.一种NVM测试加速系统，其特征在于，所述NVM测试加速系统包括：

测试命令解码模块，所述测试命令解码模块被配置为：

接收测试命令，其中，所述测试命令用于打入第一NVM操作指令，

其中，所述第一NVM操作指令包括数据和地址信息；和

对所述第一NVM操作指令进行解码和处理以提取出所述数据和地址信息；

NVM输入信号产生模块，所述NVM输入信号产生模块与所述测试命令解码模块通信连接，所述NVM输入信号产生模块用于基于所述第一NVM操作指令，分别产生满足NVM存储器擦、写以及读操作时序信息的第一控制信号；

写入数据寄存器，所述写入数据寄存器与所述测试命令解码模块通信连接，所述写入数据寄存器用于接收所提取的数据和地址信息；

多个NVM存储器，所述多个NVM存储器与所述NVM输入信号产生模块通信连接，所述多个NVM基于所述第一控制信号，并根据所述数据和地址信息，执行对应操作并生成输出数据；其中，基于所述第一NVM操作指令，所述第一控制信号被选择为并行控制多个NVM存储器；以及

NVM数据比较模块，所述NVM数据比较模块与所述测试命令解码模块、所述写入数据寄存器以及多个NVM存储器通信连接，所述NVM数据比较模块被配置为：基于所述第一NVM操作指令，对所述输出数据进行比较处理，并输出代表比较结果的失败信号。

6.如权利要求5所述的NVM测试加速系统，其特征在于，当所述失败信号出现错误时，所述NVM测试加速系统则被配置为执行如下操作：

通过读特定存储器特定地址的命令打入第二NVM操作指令；

对所述第二NVM操作指令进行解码和处理以提取出特定地址信息；

基于所述第二NVM操作指令，产生仅控制选定NVM存储器的第二控制信号，其中，所述第二控制信号单独控制单个NVM存储器；以及

基于所述第二控制信号，并根据所述特定地址信息，进行所述选定NVM存储器的对应操作并生成所述选定NVM存储器的DOUT输出数据。

7.如权利要求6所述的NVM测试加速系统，其特征在于，所述NVM数据比较模块还被配置为：选择所述选定NVM存储器的所述DOUT输出数据输出到所述测试命令解码模块。

8.如权利要求7所述的NVM测试加速系统，其特征在于，所述测试命令解码模块还被配置为：接收所述失败信号或者所述DOUT输出数据，并将所述失败信号或者所述DOUT输出数据输出到芯片外部。

9.如权利要求5所述的NVM测试加速系统，其特征在于，所述第一控制信号至少包括地址、数据和使能信号。

Images