[go: up one dir, main page]

CN109116209A - 一种氧化硅-硅界面态密度和俘获界面的测试方法 - Google Patents

一种氧化硅-硅界面态密度和俘获界面的测试方法 Download PDF

Info

Publication number
CN109116209A
CN109116209A CN201810857480.1A CN201810857480A CN109116209A CN 109116209 A CN109116209 A CN 109116209A CN 201810857480 A CN201810857480 A CN 201810857480A CN 109116209 A CN109116209 A CN 109116209A
Authority
CN
China
Prior art keywords
interface
state density
interface state
capture
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810857480.1A
Other languages
English (en)
Inventor
余学功
秦亚洲
胡泽晨
董鹏
崔灿
杨德仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201810857480.1A priority Critical patent/CN109116209A/zh
Publication of CN109116209A publication Critical patent/CN109116209A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种氧化硅‑硅界面态密度和俘获界面的测试方法,包括以下步骤:(1)在硅片表面单面生长氧化硅薄膜,然后在氧化硅薄膜表面生长金属薄膜,最后在硅片另一表面刮擦InGa溶液,进而制得适用于电学测试的MIS结构器件;(2)在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷密度为Nit的瞬态电容。对Nit关于时间t进行求导,求得在不同测试温度下电荷的发射速率ep;(3)在不同测试温度T获得的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。利用本发明,可以获取俘获截面与界面态密度随能级位置的分布,应用广泛。

Description

一种氧化硅-硅界面态密度和俘获界面的测试方法
技术领域
本发明属于半导体技术领域,尤其是涉及一种氧化硅-硅界面态密度和俘获界面的测试方法。
背景技术
随着器件线宽的逐年降低,器件中的界面缺陷对于器件宏观电学性能的影响将日益加剧。硅与氧化硅界面缺陷就是工业生产器件中常见的缺陷类型之一,这主要是因为氧化硅常被用作栅氧或者埋氧而广泛地应用于集成电路中。界面缺陷会作为载流子的复合中心,导致漏电流的增加,从而在半导体器件中增加了硅基器件低频下的噪声信号。在双极型晶体管中的埋氧-硅界面缺陷则会导致基级漏电流的增加,进而降低增益系数,最终使得集成电路的失效。而在光伏器件中,界面缺陷会成为深能级中心并俘获载流子,极大地影响了电池效率。
因此,充分有效的检测界面态与绝缘层中电荷就变得更加重要,对于器件性能的分析、预测与工艺的改进都具有着重要的学术与实际生产意义。
众所周知,氧化硅-硅界面缺陷会在硅的禁带中会引入一系列连续分布的能级,并且各能级上对应的界面态密度与俘获截面而发生数个数量级的变化。然而,目前广泛使用的相关测量技术,包括高-低频C/V测试、深能级瞬态谱测试都不能获取俘获截面随能级位置分布的变化,而是采用了恒定的俘获截面。显然,这与实际情形不符。而这将进一步地影响到界面态密度随能级分布测试结果的准确性。
因此,目前需要寻找一种新的有效的测试方法,实现氧化硅-硅界面态密度和俘获截面随能级分布的测试方法,这对于理解与调制半导体元器件的性能有着重要的意义。
发明内容
本发明的目的在于提供一种新型的测试方法,实现氧化硅-硅界面态密度和俘获截面随能级分布的测试。
本发明采用如下技术方案:一种氧化硅-硅界面态密度和俘获截面的测试方法,包括以下步骤:
(1)在硅片表面单面生长氧化硅薄膜,然后在氧化硅薄膜表面生长金属薄膜,最后在硅片另一表面刮擦InGa溶液,进而制得适用于电学测试的MIS结构器件;;
(2)在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷密度为Nit的瞬态电容。对Nit关于时间t进行求导,求得在不同测试温度下电荷的发射速率ep
(3)在不同测试温度T获得的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。
步骤(1)的主要作用是:制得计算界面态密度和俘获截面所需的金属-氧化硅-硅结构MIS器件。
作为优选,步骤(1)中,所述的硅片的电阻率介于0.1–20Ω.cm之间,导电类型为n型或者p型。
作为优选,步骤(1)中,硅片上的氧化硅薄膜的生长方法包括但不局限于干氧氧化、湿氧氧化、化学溅射法、原子层沉积法;氧化硅薄膜的厚度为30–300nm。
作为优选,步骤(1)中,MIS器件的金属薄膜类型包括但不局限于金、铝,其厚度介于50-100nm之间;金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发、热蒸发。
作为优选,步骤(2)中瞬态电容测试的温度和步骤(3)中电荷的发射速率所处的温度需保持一致,为100-400K。
步骤(3)中,表面电荷Nit由以下公式求得:
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V1和V2是分别是SiO2氧化层和Si衬底的电压,Na为硅中掺杂浓度,Nfix代表氧化层中的电荷数,εSiO2和εSi分别为SiO2氧化层和Si的介电常数,d1和dR分别为氧化层和耗尽层的厚度。
步骤(4)中,界面态密度NT和俘获截面σp的关系由以下公式求得:
Nit=Nit0+NT(EF0-ET)
其中,T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
本发明提出基于变温瞬态电容谱的测试技术,实现了氧化硅-硅界面态密度和俘获截面随能级分布的测试,可用于器件性能的分析、预测以及工艺的改进。相较于常用的高-低C/V测试、深能级瞬态谱测试技术测试结果更为准确,而且对于设备的操作要求较低,便于科学和产业界推广使用。
附图说明
图1为本发明的流程示意图;
图2是实施例的MIS器件能带图;
图3是实施例的MIS器件瞬态电容和表面电荷随时间变化的函数图;
图4是实施例的界面缺陷态密度与俘获截面随能级分布的变化图。
具体实施方式
下面将结合说明书附图与具体实施方式对本发明做进一步详细的描述。
如图1所示,一种氧化硅-硅界面态密度和俘获界面的测试方法,包括以下步骤:
(1)利用干氧氧化的方法,在电阻率为1Ω.cm的p型硅片表面生长100nm厚的SiO2薄膜;随后,利用热蒸发的方法在SiO2表面生长面积为1mm2铝薄膜,进而制得铝-氧化硅-硅结构的MIS器件,相应的MIS器件的能带图如图2所示。
(2)用DLTS进行不同温度下瞬态电容的测试,得到MIS器件电容和界面电荷随释放时间的变化,相应曲线如图3所示,横坐标是测试时间,左纵坐标是瞬态界面电荷密度,右纵坐标是瞬态电容值。进一步地,计算得到表面电荷Nit,具体公式如下:
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V1和V2是分别是SiO2氧化层和Si衬底的电压,Na为硅中掺杂浓度,Nfix代表氧化层中的电荷数,εSiO2和εSi分别为SiO2氧化层和Si的介电常数,d1和dR分别为氧化层和耗尽层的厚度。由上述三个公式计算求得电荷密度Nit
(3)将步骤(2)中求得的Nit作关于释放时间t的偏导数,根据以下公式求得MIS结构的界面态密度NT和俘获截面σp
Nit=Nit0+NT(EF0-ET)
其中,T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
由上述三个公式求得界面态密度NT和俘获截面σp随能级分布的变化,如图4所示。
本发明得到的界面态密度和俘获截面随能级分布测试结果的准确性大大提高,可用于进行器件性能的分析、预测研究以及工艺的改进。
以上所述仅为本发明的优先实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改,均在本发明的保护范围之内。

Claims (7)

1.一种氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,包括以下步骤:
(1)在硅片表面单面生长氧化硅薄膜,然后在氧化硅薄膜表面生长金属薄膜,最后在硅片另一表面刮擦InGa溶液,进而制得适用于电学测试的MIS结构器件;
(2)在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷密度为Nit的瞬态电容。对Nit关于时间t进行求导,求得在不同测试温度下电荷的发射速率ep
(3)在不同测试温度T获得的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。
2.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(1)中,所述硅片的电阻率介于0.1–20Ω.cm之间,导电类型为n型或者p型。
3.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(1)中,所述氧化硅薄膜的厚度为30-300nm。
4.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(1)中,氧化硅薄膜的生长方法包括但不局限于干氧氧化、湿氧氧化、化学溅射法。
5.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(1)中,所述金属薄膜的类型包括但不局限于金、铝,金属薄膜的厚度为50-100nm。
6.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(1)中,金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发、热蒸发。
7.根据权利要求1所述的氧化硅-硅界面态密度和俘获界面的测试方法,其特征在于,步骤(2)中所述的测试温度T的范围介于100–400K之间。
CN201810857480.1A 2018-07-31 2018-07-31 一种氧化硅-硅界面态密度和俘获界面的测试方法 Withdrawn CN109116209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810857480.1A CN109116209A (zh) 2018-07-31 2018-07-31 一种氧化硅-硅界面态密度和俘获界面的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810857480.1A CN109116209A (zh) 2018-07-31 2018-07-31 一种氧化硅-硅界面态密度和俘获界面的测试方法

Publications (1)

Publication Number Publication Date
CN109116209A true CN109116209A (zh) 2019-01-01

Family

ID=64863752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810857480.1A Withdrawn CN109116209A (zh) 2018-07-31 2018-07-31 一种氧化硅-硅界面态密度和俘获界面的测试方法

Country Status (1)

Country Link
CN (1) CN109116209A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN111884588A (zh) * 2020-07-28 2020-11-03 上海大学 硅基特定光伏器件界面态的测量方法
CN112666438A (zh) * 2019-09-30 2021-04-16 中国科学院半导体研究所 利用dlts研究碳化硅mos界面态的制样及优化方法
CN114216939A (zh) * 2021-12-14 2022-03-22 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、系统及存储介质
CN118011175A (zh) * 2024-04-09 2024-05-10 北京智芯微电子科技有限公司 晶体管器件缺陷分析方法及系统

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666438A (zh) * 2019-09-30 2021-04-16 中国科学院半导体研究所 利用dlts研究碳化硅mos界面态的制样及优化方法
CN112666438B (zh) * 2019-09-30 2023-06-06 中国科学院半导体研究所 利用dlts研究碳化硅mos界面态的制样及优化方法
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN111884588A (zh) * 2020-07-28 2020-11-03 上海大学 硅基特定光伏器件界面态的测量方法
CN111855704B (zh) * 2020-07-28 2024-01-12 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN114216939A (zh) * 2021-12-14 2022-03-22 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、系统及存储介质
CN114216939B (zh) * 2021-12-14 2024-01-30 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、系统及存储介质
CN118011175A (zh) * 2024-04-09 2024-05-10 北京智芯微电子科技有限公司 晶体管器件缺陷分析方法及系统

Similar Documents

Publication Publication Date Title
CN109116209A (zh) 一种氧化硅-硅界面态密度和俘获界面的测试方法
CN105676099B (zh) 一种基于电学特性判断led器件可靠性的系统及其方法
Brezeanu et al. High temperature sensors based on silicon carbide (SiC) devices
Çakar et al. The conductance and capacitance–frequency characteristics of the organic compound (pyronine-B)/p-Si structures
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
CN106684012B (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
CN109061430A (zh) 一种半导体间界面态密度和俘获截面的测试方法
Philip Effect of frequency and bias voltage on the electrical and dielectric properties of atomic layer deposited Al/Al2O3/p-Si MOS structure at room temperature
CN111024745A (zh) 一种高掺杂半导体掺杂浓度的测算方法
Altindal et al. Investigation of interface states in Al/SiO2/p-Si (MIS) structures with 50 and 826 Å SiO2 interfacial layer using admittance spectroscopy method
Van Cuong et al. Study of interface-trap and near-interface-state distribution in a 4H-SiC MOS capacitor with the full-distributed circuit model
CN112786472B (zh) 一种介电温度系数修正的深能级瞬态谱测试方法
CN105247669B (zh) 半导体晶圆的评价方法
JPH08102481A (ja) Mis型半導体装置の評価方法
CN114242605A (zh) 缺陷提取方法和缺陷提取系统
Yoshikawa et al. Depth profile of trapped charges in oxide layer of 6H‐SiC metal–oxide–semiconductor structures
Nanver et al. Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon
Walton et al. Si (Li) X-ray detectors with amorphous silicon passivation
Yigiterol et al. Influence of Si 3 N 4 layer on the electrical properties of Au/n-4H SiC diodes
TWI609189B (zh) SOI substrate evaluation method
JP4640204B2 (ja) Soiウエーハの評価方法
CN114371194B (zh) 使用电导法确定mos器件中半导体掺杂杂质分布的方法
Voitsekhovskii et al. Admittance in MIS Structures Based on Graded-GAP MBE p-Hg1–х Cd х Te (x= 0.22–0.23) in the Strong Inversion Mode
Brezeanu et al. Schottky diode on Silicon Carbide (SiC)–Ideal detector for very wide temperature range sensors
Sreeshma et al. Single thermal scan digital system for deep level transient spectroscopy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190101