CN109075702A - 用于降低di/dt的装置和方法 - Google Patents
用于降低di/dt的装置和方法 Download PDFInfo
- Publication number
- CN109075702A CN109075702A CN201780026619.1A CN201780026619A CN109075702A CN 109075702 A CN109075702 A CN 109075702A CN 201780026619 A CN201780026619 A CN 201780026619A CN 109075702 A CN109075702 A CN 109075702A
- Authority
- CN
- China
- Prior art keywords
- charge pump
- power supply
- power grid
- supply node
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 230000005611 electricity Effects 0.000 claims description 12
- 235000007516 Chrysanthemum Nutrition 0.000 claims description 8
- 240000002853 Nelumbo nucifera Species 0.000 claims description 6
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 6
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 6
- 244000189548 Chrysanthemum x morifolium Species 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000007958 sleep Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 8
- 241000723353 Chrysanthemum Species 0.000 description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002618 waking effect Effects 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
描述了一种装置，该装置包括：受控功率栅，耦合至非栅控功率供给节点和栅控功率供给节点；以及电荷泵电路，该电荷泵电路可操作以根据逻辑被导通或断开，其中，该电荷泵电路并联耦合至受控功率栅并且还耦合至非栅控功率供给节点和栅控功率供给节点。
Description
优先权要求
本申请要求2016年5月24日提交的题为"APPARATUS AND METHOD FOR REDUC1NGdi/dt(用于降低di/dt的装置和方法)"的美国专利申请第15/163,494号的优先权，其通过引用其整体结合于此以用于所有目的。
背景技术
随着用于手持式设备(例如，智能电话)的高效功率管理变得至关重要，进入和/或退出(多个)掉电模式变得相当频繁。当退出低功率模式(例如，睡眠模式)时，可能在功率供给节点上发生突然的电流浪涌(surge)。该突然的电荷取决于过程、电压和温度(PVT)条件和/或耦合至该功率供给节点的负载单元内部的剩余电荷。这种骤然的电流改变导致di/dt峰，并且可能导致耦合至该功率供给节点的电路中的功能故障。
附图说明
从以下给出的具体实施方式并从本公开的各实施例的附图将更全面地理解本公开的实施例，然而这些实施例不应当被理解为将本公开限于特定实施例，而是仅用于解释和理解。
图1图示出简单的唤醒网络，该简单的唤醒网络具有用于从功率源VCC连接栅控(gated)轨VCCG或将栅控轨VCCG从功率源VCC断开连接的单个功率栅(PG)。
图2图示出唤醒网络，在该唤醒网络中，将图1的唤醒网络的单个大型PG晶体管MP1分成各自都受相应的控制信号控制的多个较小的PG晶体管。
图3A图示出具有两级配置的基线唤醒网络。
图3B图示出具有两级配置的基线唤醒网络的紧凑视图。
图3C图示出一组波形，该组波形示出了图3A的基线唤醒网络的操作。
图4图示出根据本公开的一些实施例的电荷泵辅助的唤醒网络。
图5图示出根据本公开的一些实施例的电荷泵辅助的唤醒网络的电流图。
图6图示出根据本公开的一些实施例用于在电荷泵辅助的唤醒网络中使用的电荷泵电路。
图7A图示出根据本公开的一些实施例用于在电荷泵辅助的唤醒网络中使用的多相电荷泵电路。
图7B图示出根据本公开的一些实施例的图7A的多相电荷泵电路的时钟信号的时序图。
图8图示出根据本公开的一些实施例的具有两级功率栅配置的电荷泵辅助的唤醒网络。
图9图示出根据本公开的一些实施例具有两级功率栅配置的受控的电荷泵辅助的唤醒网络。
图10A图示出根据本公开的一些实施例的与图8的装置相关联的时序图和电流波形。
图10B图示出根据本公开的一些实施例的与图9的装置相关联的时序图和电流波形。
图11图示出根据本公开的一些实施例用于操作图9的装置的方法的流程图。
图12图示出根据一些实施例的具有电荷泵辅助的唤醒网络的智能设备或计算机系统或SoC(芯片上系统)。
具体实施方式
唤醒网络(或功率栅)通常用于在睡眠模式期间使空闲逻辑的漏电流最小化。图1图示出简单的唤醒网络100，该简单的唤醒网络100具有用于经由睡眠(SLEEP)信号从功率源VCC(也被称为非栅控供给节点)连接栅控轨VCCG(也被称为栅控供给节点)或将栅控轨VCCG从功率源VCC断开的单个功率栅(PG)。此处，PG是p型晶体管MP1。然而，功率栅可以是n型器件和p型器件的组合。如果仅有单个大型PG晶体管，则当睡眠信号被断言(指示退出睡眠状态)时，将发生大的电流浪涌，并且栅控轨VCCG的电势水平将快速上升到VCC水平。由此，简单的唤醒网络100将导致如IVCC绘图中所示的高di/dt峰。
电流曲线的高di/dt峰为IMAX。该高di/dt可能损坏耦合至栅控轨VCCG的电路。为了防止高IMAX，有效的方法中的一种方法是将单个大型PG晶体管MP1分成多个较小的PG晶体管，并且使用暂时分开的多个信号来控制每个PG晶体管。通过顺序地导通每个PG晶体管，能以增加的唤醒时间为代价缓解IMAX问题。例如，随着IVCC的波形变得更加平坦(即，更小的di/dt)，唤醒时间增加。此处，唤醒时间被定义为VCCG供给斜升到其预期水平(例如，VCC水平)的预定百分比(例如，95％)所花费的时间。
图2图示出唤醒网络200，在该唤醒网络200中，将唤醒网络100的单个大型PG晶体管MP1分成各自都由相应的控制信号(例如，控制信号C1、C2、C3、...Cn，其中，'n'为整数)控制的多个较小的PG晶体管。此处，控制信号C1、C2、C3、...Cn是暂时分开的。例如，控制信号C1的下降沿在时间上在控制信号C2的下降沿之前，并且控制信号C2的下降沿在时间上在控制信号C3的下降沿之前。在此情况下，绘图IVCC_SUM示出了以较高的唤醒时间为代价的较小的di/dt。(注意，VCCG绘图的虚曲线是唤醒网络100的VCCG斜升)。
用于保持di/dt水平足够低以避免耦合至功率供给节点的电路的功能故障的另一方案为使用两级唤醒网络。在一个此类方案中，基于时钟上升沿导通一系列触发器(FF)，并且随后使用菊式链导通功率栅晶体管的其余部分。
图3A示出具有两级配置——第一级301和第二级302的基线唤醒网络300。第一级301是基于FF(触发器)的唤醒配置，并且第二级302是菊式链配置。第一级301基于外部时钟信号(CLK，例如10ns)来进行操作。第一级301由主功率栅(PPG)PPG1-N组成，这些主功率栅的栅极端子连接至相应的FF的输出，其中，'N'为数字。PPG1-N耦合至非栅控功率供给节点VCC和栅控功率供给节点VCCG。负载和解耦电容器Cdecap耦合至VCCG节点。贯穿本公开，互换地使用针对节点的标记和针对该节点上的对应信号的标记。例如，取决于句子的上下文，VCC可指代节点VCC或功率供给VCC。
"睡眠_退出(SLEEP_EXIT)"信号被接收为至第一FF的数据输入。提供第一FF的输出作为对后续FF的输入，以此类推。此处，"睡眠_退出"是指当逻辑低时指示从诸如睡眠状态之类的低功率状态退出的信号。相反，当睡眠_退出信号为逻辑高时，其指示进入低功率状态。
在睡眠_退出信号解除断言(即，在该示例中，从逻辑高转变到逻辑低)后，每个单个的主功率栅(PPG)元件(即，PPG1-N)与CLK的上升沿同步地被串行地导通。当PPG级301(也被称为第一级)中的所有PPG晶体管导通时，第一级301结束其操作并向次功率栅(SPG)级302(与第二级相同)移交标志(Flag)信号。
此处，SPG级302是简单的菊式链(例如，大约具有1200级)，每一级具有小尺寸的功率栅晶体管。每两个反转器栅延迟导通SPG级302中的每个PG晶体管，以降低VCC节点和VCCG节点上的电流峰。使用此种两步唤醒网络的一个意图是在合理的唤醒时间内获得低di/dt峰。然而，此方案导致显著的di/dt，其不足以低到不对在VCC上操作的电路产生问题。(注意：当VCCG正在上升时，此时没有活动的操作正在发生。正是VCC节点上的di/dt影响了相邻的活动工作。)
图3B图示出具有两级配置的基线唤醒网络300的紧凑视图320。指出，图3B的具有与任何其他附图的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用。此处，示出了少量级的PPG级301以及大量的(例如，大约1200个)SPG级302。可以基于加载条件来改变SPG级302的数量。PPG级301能以串联的方式连接，并且SPG级302能以菊式链的方式连接。
图3C图示出一组波形(组330)，该组波形示出了图3A的基线唤醒网络的操作。指出，图3C的具有与任何其他附图的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用。
图3C示出了基线两步唤醒方法的波形和预期的di/dt绘图。当在定时'a'处导通第一PG晶体管PPG1时，VCCG功率轨将开始充电。由于VCCG最初具有非常低的电势水平，因此晶体管PG1可以具有最大VDS值。所以PPG1向VCCG轨(或节点)提供大电流。这是为何在定时'a'处存在电流和电压的突然跃变的原因。
此后，跟随电压的缓慢上升。当下一时钟上升沿到达时，同一电流和电压跃变发生，但随着下一晶体管的VDS降低而具有减小的步长。每一个时钟上升沿处的电流峰在短时间段期间导致大的电流变化。即使通过使用该基线两步唤醒网络可以在宽时间范围上分配使VCCG轨完全充电所要求的总电流，来自每个PPG晶体管导通事件的电流浪涌也可能导致不期望的局部di/dt问题。
图3A的基线设计可以在合理的唤醒时间内降低峰值di/dt值。在一些实施例中，可以通过将电荷泵(CP)添加到图3A的基线设计来进一步改善唤醒时间。在一些实施例中，无论负载电压如何(在此情况下为VCCG)，CP都可以利用多相操作来向负载提供几乎恒定的电流。根据一些实施例，基于CP的到负载的恒定电流递送可以不产生附加的di/dt，并且可以改善唤醒时间。在一些实施例中，朝着唤醒时间的结束时刻，CP可以比PPG 301更有效。该有效性的一个原因是以下事实：PPG 301在线性区域中操作并且其电荷转移效率随着VCCG上升接近于VCC而降低。另一方面，CP具有恒定的电荷转移效率，这在不增加di/dt峰的情况下改善唤醒时间方面可以比扩充PPG 301的尺寸更有效。本公开描述了唤醒网络的各种实施例，该唤醒网络具有电荷泵作为用于主功率栅(PPG)的唤醒辅助电路以在睡眠退出事件期间降低di/dt峰并改善唤醒时间。
在下列描述中，讨论了众多细节，以提供对本公开的实施例的更全面的解释。然而，将对本领域的技术人员显而易见的是，可以在没有这些特定细节的情况下实施本公开的实施例。在其他实例中，以框图形式，而不是详细地示出公知的结构和设备，以避免使本公开的实施例变得模糊。
注意，在实施例对应的附图中，信号用线来表示。一些线可以较粗，以指示更多成份信号路径，和/或在一个或多个末端处具有箭头，以指示主要信息流动方向。此类指示不旨在是限制性的。相反，结合一个或多个示例性实施例来使用线，以促进对电路或逻辑单元的更加容易的理解。如由设计需要或偏好所规定，任何所表示的信号都可实际包括可以在任何一个方向上行进并可利用任何合适类型的信号方案来实现的一个或多个信号。
贯穿说明书及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气、机械、或磁性连接之类的无需任何中介设备的直接连接。术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接电气、机械、或磁性连接或者通过一个或多个无源或有源中介设备的间接连接。术语“电路”或“模块”可指被布置成彼此协作以提供所期望的功能的一个或多个无源和/或有源组件。术语“信号”可指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”一般指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后在布局区域中被减小。术语“缩放”一般还指在同一技术节点内缩小布局和器件尺寸。术语“缩放”还可指相对于另一参数(例如，功率供给水平)对信号频率的调整(例如，减速或加速——即，分别为缩小或放大)。术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指在目标值的+/-10％之内。
除非以其他方式指定，否则使用序数词“第一”、“第二”及“第三”等对常见的对象的描述，仅指示相同对象的不同的实例正在被引用，而不旨在暗示如此所描述的对象在排序方面或以任何其他方式无论在时间上、在空间上必须按给定次序。
为了本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B、和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。在说明书和权利要求书中,术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等如果出现，则用于描述的目的，且不一定用于描述永久的相对位置。
为了实施例的目的，此处所描述的各电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物还包括三栅极晶体管和鳍式场效应晶体管、栅极全包围圆柱形晶体管、隧穿FET(TFET)、方形线或矩形带状晶体管、铁电FET(FeFET)或实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称的源极端子和漏极端子，即它们是完全相同的端子并且在此处被可互换地使用。另一方面，TFET器件具有非对称源极端子和漏极端子。本领域技术人员将理解，其他晶体管(例如，双极面结形晶体管——BJT PNP/NPN、BiCMOS、CMOS等)可被使用，而不背离本公开的范围。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图4图示出根据本公开的一些实施例的电荷泵辅助的唤醒网络400。指出，图4中具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，电荷泵辅助的唤醒网络400包括电荷泵(CP)401和功率栅(PG)402，其中，CP 401和PG 402耦合至负载403。在一些实施例中，电荷泵辅助的唤醒网络400包括逻辑404，该逻辑404可操作以控制CP 401。在一些实施例中，CP 401耦合至非栅控功率供给节点VCC和栅控功率供给节点VCCG。在一些实施例中，PG 402(也被称为受控功率栅)也耦合至非栅控功率供给节点VCC和栅控功率供给节点VCCG。
此处，电荷泵(例如，CP 401)是能够生成足以将电荷转移到目标节点中(诸如，转移到栅控供给节点中)的电压的器件的任何布置。例如，电荷泵可生成高于目标水平的电压(例如，被设计为供给电压水平的两倍)以便以足够的速率将电荷注入到目标栅控供给节点中。电荷泵能以任何合适的方式实现，诸如利用有源器件(例如，晶体管)和无源器件(例如，电容器)。可以使用被配置为电容器的有源晶体管、使用金属电容器、和/或两者的组合来实现电容器。电荷泵可以是能够响应于激励(例如，启用/禁用信号)而提供高于阈值水平的电荷的器件的布置。由此，电荷泵可以是受控的一组器件。
此处，功率栅(例如，PG 402)可以是当以任何合适的方式启用时能够对节点充电的受控器件。例如，功率栅是可以逐渐地或以步进方式对节点充电的一个或多个器件(例如，p型器件)。功率栅可以逐渐地导通(例如，至其栅极端子的输入可以逐渐地斜升或斜降)而不经受唤醒时间(例如，将节点充电到高于目标水平的时间)。也可以顺序地导通(多个)功率栅。在另一示例中，能以延迟的方式导通(多个)功率栅。功率栅可以是一个大型器件或并联地彼此连接的多个大型器件。可以逐渐地或步进地(例如，二进制1或0输入)导通这多个器件。本领域技术人员将会领会，可以使用任何合适的方式来导通功率栅，以限制其对di/dt和唤醒时间的影响。
在一些实施例中，CP 401包括与开关晶体管(例如，p型晶体管MPSW)串联地耦合的CP电路401a(例如，电压倍增器电荷泵、电压三倍器等等)，该开关晶体管能够受睡眠信号控制。在一些实施例中，CP 401可操作以根据由逻辑404生成的控制信号“导通/断开(On/Off)”(或脉冲)来导通或断开。此处，CP 401a的有效电阻为REFF.CP，而PG 402的有效电阻为REFF.CONV。
在一些实施例中，当CP电路401a是电压倍增器时，CP 401的输出CPOUT最大将具有2*VCC水平(即，VCC水平的两倍)。然而，这可以不意指负载403直接看到标称VCC的两倍，因为CP电路401a的有效电阻REFF.CP和晶体管MPSW远大于PG 402的有效电阻REFF.Conv。由此，栅控轨VCCG的最终电压水平最后非常接近于VCC而不是2*VCC。在一些实施例中，CPOUT的电压水平仍为2*VCC。在一些实施例中，跨晶体管MPSW施加CPOUT与VCCG之间的剩余电压差。在该示例中，跨晶体管MPSW的最大电压为VCC，并且这可能不导致针对晶体管MPSW的可靠性问题。
在一些实施例中，虽然栅控轨(VCCG)的最终电压水平接近于VCC，但存在该最终电压略微超过VCC水平的可能性，这可能导致从VCCG节点到VCC节点的反向电流。为了解决该问题，在一些实施例中，添加VCCG水平检测器电路(未示出)以监控VCCG的水平。在一些实施例中，VCCG水平检测器可在唤醒事件期间进行操作，并且可检查VCCG的水平，以判定VCCG水平是否将超过VCC的预定的目标阈值(例如，95％)。在一些实施例中，一旦VCCG超过预定的目标阈值，VCCG水平检测器的输出就被反转，该反转停止CP操作。由此，根据一些实施例，防止了反向电流的流动。
在一些实施例中，逻辑404对时钟周期的数量进行计数，并且在预定数量的时钟周期之后，逻辑404断开CP 401。在一些实施例中，逻辑404知道何时在VCC上发生第一和/或第二跌落。在一些实施例中，逻辑404知道何时在VCC节点上发生局部电流峰。例如，逻辑404知晓最大电流峰(I_max)何时可以在PVT改变之上发生。由此，根据一些实施例，逻辑404能够利用CP 404来避免增加的I_max值。在一些实施例中，如果I_max事件在第二、第三局部电流峰之间实现(如图5中所示)，则逻辑404将在该时刻生成脉冲以断开CP 401。返回参考图4，在一些实施例中，如果I_max事件在不同环境中在不同时刻实现，则逻辑404可调整脉冲的时序以适当地断开CP 401。在一些实施例中，该脉冲由以逻辑404实现的时钟计数方案生成。在一些实施例中，逻辑404(或任何其他逻辑)可监控来自CP 401的电流水平，以生成用于断开CP 401的脉冲。
在一些实施例中，逻辑404使用关于最大电流峰(I_max)何时可以在PVT改变之上发生的信息，并且在第一和/或第二电压跌落期间断开CP 401，以降低电流增加的可能性。在一些实施例中，逻辑404可操作以在PG 402刚刚导通时导通CP 401。逻辑404随后在电压跌落持续期间断开CP 401，并且随后在跌落的峰经过之后导通CP。在一些实施例中，逻辑404随后在VCCG达到其目标水平之后断开CP 401。在一些实施例中，逻辑404是简单的有限状态机(FSM)。
在一些实施例中，一旦在睡眠退出模式下，通过PG 402的电流将同时对负载和Cdecap(如框403中所示)充电。在一些实施例中，CP 401加速该充电过程，因为CP 401可以向VCCG轨提供附加电荷。在一些实施例中，当CP 401基于电压倍增器概念时，无论VCCG的电势水平如何，CP 401都可以提供恒定电流，并且由此CP 401不在VCC轨上增加附加的di/dt。
图5图示出根据本公开的一些实施例的电荷泵辅助的唤醒网络400的电流绘图500。指出，图5中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。此处，示出了三组绘图。
顶部的绘图组图示出当不存在CP时IVCC(其为由PG 402生成的电流)的电流分布。此处，图示出全局和局部di/dt。例如，顶部绘图的IVCC的电流分布是唤醒网络300(例如，触发器和菊式链)的di/dt分布。如果PPG 301按照顺序的次序，则均匀间隔的时钟延迟将导通触发器系列，并且这引起周期性的电流峰。利用该电流绘图，定义了三个参数——全局di/dt、局部di/dt以及最大电流(I_max)。此处，全局di/dt涉及在较宽时间范围上的电流改变，而局部di/dt检查在相对短的时间段期间的突然的电流改变，并且I_max是电流峰。
中间的绘图组图示出IVCC的同一电流分布以及来自CP 401的电流ICP。在CP电流ICP中不存在di/dt分量，因为来自CP 401的电流是基本上或完全恒定的。如参考图4所描述，在一些实施例中，逻辑404可操作以：在PG 402刚刚导通时导通CP 401，随后在VCC上的局部电流峰的持续期间断开CP 401，随后在电流峰(I_max)经过后导通CP 401，并且随后在VCCG到达其目标水平后断开CP 401。返回参考图5，底部的绘图组图示出IVCC的同一电流分布，但与来自CP 401的电流ICP叠加。各实施例使用CP 401来维持或降低该di/dt。
在一些实施例中，通过在上电持续期间部分地或完全地切断CP 401，可以避免I_max的增加。由此，与使用图3A的两级唤醒网络的顶部绘图组相比，全局di/dt和I_max可保持相同。返回参考图4，在一些实施例中，来自CP 401的恒定电流可有助于比基线情况更快地对VCCG节点充电。在一些实施例中，随着CP 401向VCCG轨转移更多电荷，局部电流峰可被降低。由此，图4的装置改善局部di/dt，减少唤醒时间，同时维持与图3A的基线设计相比相同的全局di/dt和I_max。
在一些实施例中，可利用受控恒定电流源来代替CP 401。在该情况下，当该电流源是基于电流镜电路的简单电流源时，向VCCG提供恒定电流的电流源的源晶体管随VCCG水平升高将经历降低的VDS电压。该源晶体管将立刻进入线性区域模式中，并且这可影响电流源的电流驱动能力并最终减少到VCCG节点的电流流动。在一些实施例中，基于电压倍增器的CP401总是将相同的电荷量从较高的电压水平转储到负载(在该情况下为VCCG轨)。由此，利用基于电压倍增器的CP 401，贯穿整个唤醒事件，不存在电流降低。在一些实施例中，当PG402由于线性区域操作而具有很小的电流驱动能力时，朝向唤醒的结束时刻，基于电压倍增器的CP 401可以是尤其有用的。尽管各实施例描述了基于电压倍增器的CP模型，但是也可以使用具有多相操作的CP。诸如基于开关电容器的电荷泵之类的其他类型的电荷泵也可以用作CP 401。
图6图示出根据本公开的一些实施例的用于在电荷泵辅助的唤醒网络中使用的电荷泵电路600(例如，电路401a)。指出，图6中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，电荷泵电路600包括：n型晶体管MN1和MN2；p型晶体管MP1和MP2；反转器inv1和inv2；以及飞跨电容器C1和C2。在一些实施例中，n型晶体管MN1和MN2使用时钟信号CLK和位于两侧(例如，在节点n1和n2上)的飞跨电容器使输入电压VCC加倍。在一些实施例中，底部处的p型晶体管MP1和MP2充当开关，并将2*VCC水平的电荷转移到负载(在该情况下为VCCG)由此，使来自CP电路600的电流波形与时钟信号CLK同步。在一些实施例中，每当存在时钟上升沿和下降沿时，CP电路600可将电荷转储到负载，并且这形成了I_CP中的电流峰。根据一些实施例，该电流峰的周期性由时钟信号CLK的频率确定。
图7A图示出根据本公开的一些实施例的用于在电荷泵辅助的唤醒网络中使用的多相电荷泵电路700(例如，电路401a)。指出，图7中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，多相电荷泵电路700包括多个电荷泵电路401-1至401-5。尽管多相电荷泵电路700图示出五个电荷泵电路，但是任何数量的电荷泵电路可以耦合在一起以形成多相电荷泵电路700。在一些实施例中，每个电荷泵电路是类似参考图6所描述的电压倍增器的电压倍增器。返回参考图7，在其他实施例中，可使用其他类型的电荷泵电路。
在一些实施例中，到第一CP之后的每个CP的CLK被延迟。对于多相操作，使用附加延迟单元(DLY)来均匀地分布驱动每个CP的时钟信号。这使得输出电流看起来像恒定电流。在该示例中，示出了分别为电荷泵CP 401-2、401-3、401-4和401-5提供时钟CLK1、CLK2、CLK3和CLK4的四个延迟电路701-1至701-4。这些时钟信号在图7B的时序图720中示出。在一些实施例中，串行地使用CP的多个单元的多相操作用于来自CP的近DC电流。
图8图示出根据本公开的一些实施例的具有两级功率栅配置的电荷泵辅助的唤醒网络800。指出，图8中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。电荷泵辅助的唤醒网络800包括电荷泵框801和唤醒网络802，电荷泵框801具有多相电荷泵电路700和p型开关MPSW。在一些实施例中，唤醒网络802包括如参考图3A-图3C所描述的两级功率栅配置。
图9图示出根据本公开的一些实施例的具有两级功率栅配置的受控的电荷泵辅助的唤醒网络900。指出，图9中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。受控的电荷泵辅助的唤醒网络900包括电荷泵框801和唤醒网络802，电荷泵框801具有多相电荷泵电路700和p型开关MPSW。在一些实施例中，唤醒网络802包括如参考图3A-图3C所描述的两级功率栅配置，并且逻辑404用于为CP 801生成导通/断开(ON/OFF)信号。。
在一些实施例中，逻辑404根据时钟信号CLK生成“部分CP断开”控制信号(与导通/断开信号相同)。例如，逻辑404以某种次序触发锁存器(或触发器)，并且生成从时钟信号CLK导出的步进式信号。根据一些实施例，当原始I_max达到最大值时，选择这些边沿来断开CP 401。通过将多个步进信号组合在一起，生成了断开脉冲。该断开脉冲可以用于在某个所规定的时间段期间断开CP 401的某个部分(或整个CP)。最终，ICP和I_max电流的总和将具有与基线情况不同的峰值，该峰值将略高(例如，当CP 401部分地断开时)或具有与基线情况相同的峰值(例如，当整个CP 401断开时)。此处，来自逻辑404的"导通/断开"信号是脉冲，该脉冲控制部分(或整个)CP的导通/断开操作并使得最大峰值电流值将与基线设计的最大峰值电流值相同而同时改善唤醒时间(例如，使得唤醒时间更短)。
图10A图示出根据本公开的一些实施例的与图8的装置相关联的时序图1000和电流波形。图10B图示出根据本公开的一些实施例的与图9的装置相关联的时序图1020和电流波形。如此处所解释，添加CP 401提升了睡眠退出模式期间的唤醒时间。在唤醒时间期间(例如，当PG 402开始对VCCG充电并且完成该充电过程时)添加恒定电流的电荷泵可能导致高I_max值。该现象由时序图1000示出。此处，新的I_max图形具有比不具有CP的图3A-图3C的情况更高的峰值电流。根据一些实施例，为了解决该高I_max问题，使用图9的部分(或整个)CP断开技术，其产生了时序图1020。
在一些实施例中，逻辑404接收CLK信号，并通过锁存在两个边沿(例如，边沿'a'和边沿'b')处的时钟来生成脉冲1(PULSE1)和脉冲2(PLUSE2)信号。在一些实施例中，逻辑404使用这些脉冲1和脉冲2信号来生成导通/断开信号或"部分CP断开"脉冲。在期望VCC上的电压跌落时期间，该脉冲完全地或部分地断开CP 401。例如，当期望比不具有CP的情况下更大的电压跌落时，该脉冲随后完全地或部分地断开CP 401。由此，ICP和I_max电流总和将具有不同的峰值，其将是与基线情况相同/比基线情况更低的水平。例如，当脉冲完全地或部分地断开CP 401时，使得最大峰电流值与基线设计的最大峰电流值相同而同时改善唤醒时间(例如，使得唤醒时间更短)。
图11图示出根据本公开的一些实施例的用于操作图9的装置的方法的流程图1100。指出，图11中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。虽然参照图11的流程图中的框是以特定次序示出的，但是也可以修改动作的次序。因此，所图示出的各实施例能以不同的次序来执行，并且一些动作/框可并行地执行。根据某些实施例，图11中所列举的框和/或操作中的一些是任选的。所呈现的框的编号是为了清楚起见，并且不旨在规定各框必须按其发生的操作次序。
在框1101处，一旦从睡眠模式退出就导通PPG 301。在框1102处，由逻辑404导通CP401。根据一些实施例，CP 401随后开始向VCCG提供恒定电荷。在框1103处，由导通/断开脉冲断开CP 401，该导通/断开脉冲由逻辑404生成。在框1104处，当导通/断开脉冲结束时，往回导通CP 401。在一些实施例中，脉冲的时序和持续时间由VCC上的电流峰(I_max)在时间中的位置来控制。在框1105处，以菊式链的方式导通SPG 302。在导通SPG 302的时间期间，保持CP 401导通。在1106处，当实现VCCG节点上所期望的负载电流/电压时，断开CP 401。
图12图示出根据一些实施例的具有电荷泵辅助的唤醒网络的智能设备或计算机系统或SoC(芯片上系统)。指出，图12中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
图12图示出移动设备的实施例的框图，其中可以使用平面接口连接器。在一些实施例中，计算设备2100表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、或其他无线移动设备。将会理解，某些组件被概示地示出，并且并非此类设备的所有组件都被示出在计算设备2100中。
在一些实施例中，根据所讨论的一些实施例，计算设备2100包括具有电荷泵辅助的唤醒网络的处理器2110。计算设备2100的其他块也可包括一些实施例的电荷泵辅助的唤醒网络。本公开的各实施例还可包括2170内的网络接口(诸如，无线接口)，使得系统实施例可被结合至无线设备(例如，蜂窝电话或个人数字助理)中。
在一个实施例中，处理器2110可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器2110执行的处理操作包括操作平台或操作系统的执行，应用和/或设备功能在该操作平台或操作系统上被执行。处理操作包括与同人类用户或同其他设备进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备2100连接至另一设备相关的操作。处理操作还可包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备2100包括音频子系统2120，该音频子系统2120表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出以及话筒输入。用于此类功能的设备可以被集成至计算设备2100中，或被连接至计算设备2100。在一个实施例中，用户通过提供由处理器2110接收并处理的音频命令来与计算设备2100进行交互。
显示子系统2130表示提供视觉和/或触觉显示以供用户与计算设备2100交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统2130包括显示接口2132，该显示接口2132包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口2132包括与处理器2110分开的、用于执行与显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统2130包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。
I/O控制器2140表示与同用户的交互相关的硬件设备和软件组件。I/O控制器2140可操作以管理作为音频子系统2120和/或显示子系统2130的部分的硬件。另外，I/O控制器2140图示出用于附加设备的连接点，该附加设备连接至计算设备2100，用户可通过计算设备2100与系统进行交互。例如，可被附连至计算设备2100的设备可包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或用于与特定应用一起使用的其他I/O设备(诸如，读卡器或其他设备)。
如以上所提到，I/O控制器2140可以与音频子系统2120和/或显示子系统2130进行交互。例如，通过话筒或其他音频设备的输入可以提供用于计算设备2100的一个或多个应用或功能的输入或命令。另外，音频输出可以被提供作为显示输出的替代或附加。在另一示例中，如果显示子系统2130包括触摸屏，则显示设备还充当可以至少部分地由I/O控制器2140管理的输入设备。在计算设备2100上还可以存在附加的按钮或开关，以提供由I/O控制器2140管理的I/O功能。
在一个实施例中，I/O控制器2140管理多个设备，诸如，加速度计、相机、光传感器或其他环境传感器、或者可以被包括在计算设备2100中的其他硬件。该输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(诸如，过滤噪声、调整显示器以进行亮度检测、应用相机的闪光灯或其他特征)。
在一个实施例中，计算设备2100包括功率管理2150，该功率管理2150管理电池功率使用、对电池的充电、以及与功率节省操作相关的特征。存储器子系统2160包括用于在计算设备2100中存储信息的存储器设备。存储器可以包括非易失性(如果到存储器设备的功率中断，则状态不改变)和/或易失性(如果到存储器设备的功率中断，则状态不确定)存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据、以及与计算设备2100的应用和功能的执行相关的系统数据(不论是长期的还是暂时的)。
还提供实施例的要素作为用于存储计算机可执行指令(例如，用于实现本文中所讨论的任何其他过程的指令)的机器可读介质(例如，存储器2160)。该机器可读介质(例如，存储器2160)可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适合用于存储电子指令或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序(例如，BIOS)来下载，其可通过数据信号的方式经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)转移至请求计算机(例如，客户机)。
连接性装置2170包括用于使计算设备2100能够与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)。计算设备2100可以是诸如其他计算设备、无线接入点或基站之类的分开的设备，以及诸如头戴式设备、打印机之类的外围设备或者其他设备。
连接性装置2170可以包括多种不同类型的连接性装置。为了概述，图示出计算设备2100具有蜂窝连接性装置2172和无线连接性装置2174。蜂窝连接性装置2172一般是指由无线载波提供的蜂窝网络连接性装置，诸如经由GSM(全球移动通信系统)或其变型或衍生类型、CDMA(码分多址)或其变型或衍生类型、TDM(时分复用)或其变型或衍生类型、或者其他蜂窝服务标准提供。无线连接性装置(或无线接口)2174是指不是蜂窝式的无线连接性装置，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(诸如，WiMax)或其他无线通信。
外围连接2180包括用于进行外围连接的硬件接口和连接器以及软件组件(例如，驱动器、协议栈)。将会理解，计算设备2100既可以是连接至其他计算设备的外围设备("至"2182)，也可具有连接至计算设备2100的外围设备("自"2184)。计算设备2100通常具有"对接"连接器以连接至其他计算设备，以用于诸如管理(例如，下载和/或上载、改变、同步)计算设备2100上的内容之类的目的。另外，对接连接器可以允许计算设备2100连接至某些外围设备，这些外围设备允许计算设备2100控制例如对视听或其他系统的内容输出。
除了专用对接连接器或其他专用连接硬件之外，计算设备2100还可以经由常见的或基于标准的连接器来建立外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括数种不同硬件接口中的任何一种)、包括MiniDisplayPort(微型显示端口)(MDP)的DisplayPort(显示端口)、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”等的引用意指结合这些实施例所描述的特定特征、结构或特征被包括在至少一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同实施例。如果说明书陈述“可能”、“可以”或“能够”包括组件、特征、结构或特性，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求书引用“一(a或an)”要素，则并不意指仅存在一个该要素。如果说明书或权利要求书引用“附加”要素，则不排除存在多于一个的该附加要素。
此外，可在一个或多个实施例中以任何合适的方式组合特定特征、结构、功能或特性。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何情况下都可将第一实施例与第二实施例组合。
尽管结合本公开的特定实施例描述了本公开，但根据前面的描述，此类实施例的许多替代方案、修改和变型对本领域普通技术人员来说将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有此类替代方案、修改和变型。
另外，为了说明和讨论简单起见并且为了不使本公开模糊，在所呈现的附图内可以或可以不示出公知的到集成电路(IC)芯片和其他组件的功率/接地连接。进一步地，为了避免使本公开模糊，并且还考虑到关于此类框图布置的实现方式的细节很大程度上取决于将实现本公开的平台的事实，能以框图形式示出布置(即，此类细节完全应当在本领域技术人员的认知范围内)。在陈述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对本领域普通技术人员应当显而易见的是，可以在没有这些特定细节或在这些特定细节的变型的情况下实施本公开。说明书因此被视为是说明性的而不是限制性的。
下列示例涉及进一步的实施例。可以在一个或多个实施例中的任何地方使用示例中的细节。本文中所描述的装置的所有任选特征也可相对于方法或过程来实现。
例如，提供了一种装置，该装置包括：受控功率栅，耦合至非栅控功率供给节点和栅控功率供给节点；以及电荷泵电路，该电荷泵电路可操作以根据逻辑被导通或断开，其中，该电荷泵电路并联耦合至受控功率栅并且还耦合至非栅控功率供给节点和栅控功率供给节点。在一些实施例中，电荷泵电路可操作以导通，以使得比在该电荷泵电路断开时更快地对栅控功率供给节点充电。在一些实施例中，电荷泵电路可操作以向栅控功率供给节点提供恒定电流。
在一些实施例中，电荷泵电路可操作以断开至少两个时钟周期。在一些实施例中，逻辑用于对时钟边沿进行计数，并且用于生成脉冲以断开电荷泵电路。在一些实施例中，电荷泵电路包括多相电荷泵。在一些实施例中，受控功率栅包括主功率栅和次功率栅，其中，主功率栅比次功率栅大。在一些实施例中，主功率栅包括可操作以顺序地导通的两个或更多个晶体管。在一些实施例中，次功率栅包括将在主功率栅的至少一个晶体管导通之后导通的两个或更多个晶体管。在一些实施例中，该次功率栅的晶体管以菊式链形式被配置。
在另一示例中，提供了一种系统，该系统包括：存储器；处理器，耦合至存储器，其中，该处理器具有根据以上所描述的装置的装置；以及无线接口，用于允许处理器与另一设备进行通信。
在另一示例中，提供了一种装置，该装置包括：非栅控功率供给节点；栅控功率供给节点；主功率栅，耦合至非栅控功率供给节点和栅控功率供给节点；次功率栅，耦合至非栅控功率供给节点和栅控功率供给节点，该次功率栅的尺寸比主功率栅小；逻辑，用于生成脉冲；以及电荷泵电路，可操作以根据脉冲被导通或断开，其中，该电荷泵电路并联耦合至受控功率栅并且还耦合至非栅控功率供给节点和栅控功率供给节点。在一些实施例中，电荷泵电路可操作以向栅控功率供给节点提供恒定电流。在一些实施例中，逻辑用于在至少一个时钟周期之后生成脉冲的第一边沿。在一些实施例中，电荷泵电路将在导通主功率栅之后被断开。在一些实施例中，电荷泵电路是多相电荷泵电路。
在另一示例中，提供了一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器具有根据以上所描述的装置的装置；以及无线接口，用于允许处理器与另一设备进行通信。
在另一示例中，提供了一种方法，包括：导通功率栅，该功率栅耦合至非栅控功率供给节点和栅控功率供给节点；在电流尖峰持续期间断开电荷泵电路；以及当电流尖峰持续结束时导通电荷泵，其中，该电荷泵电路并联耦合至受控功率栅并且还耦合至非栅控功率供给节点和栅控功率供给节点。在一些实施例中，导通电荷泵的步骤包括：比在该电荷泵断开时更快地对栅控功率供给节点充电。在一些实施例中，该方法包括：向栅控功率供给节点提供恒定电流。在一些实施例中，该方法在电流尖峰持续开始之前断开电荷泵至少两个时钟周期。在一些实施例中，该方法包括：对时钟边沿进行计数；以及生成脉冲以断开电荷泵电路。
在另一示例中，提供了一种设备，包括：用于导通功率栅的装置，该功率栅耦合至非栅控功率供给节点和栅控功率供给节点；用于在电流尖峰持续期间断开电荷泵电路的装置；以及用于在电流尖峰持续结束时导通电荷泵的装置，其中，该电荷泵电路并联耦合至受控功率栅并且还耦合至非栅控功率供给节点和栅控功率供给节点。在一些实施例中，该设备包括：用于向栅控功率供给节点提供恒定电流的装置。在一些实施例中，该设备包括：用于在电流尖峰持续开始之前断开电荷泵至少两个时钟周期的装置。在一些实施例中，该设备包括：用于对时钟边沿进行计数的装置；以及用于生成脉冲以断开电荷泵电路的装置。
提供了将允许读者弄清本技术公开的本质和主旨的摘要。应当理解，摘要将不用来限制权利要求的范围或含义。所附的权利要求由此被结合到具体实施方式中，每一项权利要求本身作为单独的实施例。
Claims (25)
1.一种装置，包括：
受控功率栅，耦合至非栅控功率供给节点和栅控功率供给节点；以及
电荷泵电路，能操作以根据逻辑被导通或断开，其中，所述电荷泵电路并联耦合至所述受控功率栅并且还耦合至所述非栅控功率供给节点和所述栅控功率供给节点。
2.如权利要求1所述的装置，其中，所述电荷泵电路能操作以导通，以使得比在所述电荷泵电路断开时更快地对所述栅控功率供给节点充电。
3.如权利要求1所述的装置，其中，所述电荷泵电路能操作以向所述栅控功率供给节点提供恒定电流。
4.如权利要求1所述的装置，其中，所述电荷泵电路能操作以断开至少两个时钟周期。
5.如权利要求1所述的装置，其中，所述逻辑用于对时钟边沿进行计数，并且用于生成脉冲以断开所述电荷泵电路。
6.如权利要求1所述的装置，其中，所述电荷泵电路包括多相电荷泵。
7.如权利要求1所述的装置，其中，所述受控功率栅包括主功率栅和次功率栅，其中，所述主功率栅比所述次功率栅大。
8.如权利要求7所述的装置，其中，所述主功率栅包括能操作以顺序地导通的两个或更多个晶体管。
9.如权利要求7所述的装置，其中，所述次功率栅包括将在所述主功率栅的至少一个晶体管导通之后导通的两个或更多个晶体管。
10.如权利要求7所述的装置，其中，所述次功率栅的晶体管以菊式链形式被配置。
11.一种装置，包括：
非栅控功率供给节点；
栅控功率供给节点；
主功率栅，耦合至所述非栅控功率供给节点和所述栅控功率供给节点；
次功率栅，耦合至所述非栅控功率供给节点和所述栅控功率供给节点，所述次功率栅的尺寸比所述主功率栅小；
逻辑，用于生成脉冲；以及
电荷泵电路，能操作以根据所述脉冲被导通和断开，其中，所述电荷泵电路并联耦合至受控功率栅并且还耦合至所述非栅控功率供给节点和所述栅控功率供给节点。
12.如权利要求11所述的装置，其中，所述电荷泵电路能操作以向所述栅控功率供给节点提供恒定电流。
13.如权利要求11所述的装置，其中，所述逻辑用于在至少一个时钟周期之后生成脉冲的第一边沿。
14.如权利要求11所述的装置，其中，所述电荷泵电路将在导通所述主功率栅之后被断开。
15.如权利要求11所述的装置，其中，所述电荷泵电路是多相电荷泵电路。
16.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器包括如装置权利要求1至10中任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备进行通信。
17.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器包括如装置权利要求11至15中任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备进行通信。
18.一种方法，包括：
导通功率栅，所述功率栅耦合至非栅控功率供给节点和栅控功率供给节点；
在电流尖峰持续期间断开电荷泵电路；以及
当所述电流尖峰持续结束时导通所述电荷泵，其中，所述电荷泵电路并联耦合至受控功率栅并且还耦合至所述非栅控功率供给节点和所述栅控功率供给节点。
19.如权利要求18所述的方法，其中，导通所述电荷泵的步骤包括：比在所述电荷泵电路断开时更快地对所述栅控功率供给节点充电。
20.如权利要求18所述的方法，包括：
向所述栅控功率供给节点提供恒定电流；以及
在所述电流尖峰持续开始之前，断开所述电荷泵至少两个时钟周期。
21.如权利要求18所述的方法，包括：
对时钟边沿进行计数；以及
生成脉冲以断开所述电荷泵电路。
22.一种设备，包括：
用于导通功率栅的装置，所述功率栅耦合至非栅控功率供给节点和栅控功率供给节点；
用于在电流尖峰持续期间断开电荷泵电路的装置；以及
用于在所述电流尖峰持续结束时导通所述电荷泵的装置，其中，所述电荷泵电路并联耦合至受控功率栅并且还耦合至所述非栅控功率供给节点和所述栅控功率供给节点。
23.如权利要求22所述的设备，包括用于向所述栅控功率供给节点提供恒定电流的装置。
24.如权利要求22所述的设备，包括用于在所述电流尖峰持续开始之前断开所述电荷泵至少两个时钟周期的装置。
25.如权利要求22所述的设备，包括：
用于对时钟边沿进行计数的装置；以及
用于生成脉冲以断开所述电荷泵电路的装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/163,494 US11079830B2 (en) | 2016-05-24 | 2016-05-24 | Apparatus and method for reducing di/dt |
| US15/163,494 | 2016-05-24 | ||
| PCT/US2017/028637 WO2017204956A1 (en) | 2016-05-24 | 2017-04-20 | APPARATUS AND METHOD FOR REDUCING di/dt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109075702A true CN109075702A (zh) | 2018-12-21 |
| CN109075702B CN109075702B (zh) | 2021-10-29 |
Family
ID=60411932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780026619.1A Active CN109075702B (zh) | 2016-05-24 | 2017-04-20 | 用于降低di/dt的装置和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11079830B2 (zh) |
| CN (1) | CN109075702B (zh) |
| DE (1) | DE112017002669T5 (zh) |
| WO (1) | WO2017204956A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI740203B (zh) * | 2019-08-22 | 2021-09-21 | 大陸商敦泰電子(深圳)有限公司 | 閘極驅動電路、具有該閘極驅動電路之電荷泵及晶片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003164142A (ja) * | 2001-11-22 | 2003-06-06 | Fuji Electric Co Ltd | 電圧変換回路 |
| CN1728498A (zh) * | 2004-07-26 | 2006-02-01 | 沃福森微电子股份有限公司 | 用于电池供电的便携装置的供电电路 |
| US20060226869A1 (en) * | 2005-04-11 | 2006-10-12 | Arm Limited | Method and apparatus for controlling a voltage level |
| US20080066035A1 (en) * | 2006-09-11 | 2008-03-13 | Nec Electronics Corporation | Method and design system of semiconductor integrated circuit |
| US20100264991A1 (en) * | 2008-03-05 | 2010-10-21 | Skyworks Solutions, Inc. | Switched capacitor voltage converter for a power amplifier |
| US20110074472A1 (en) * | 2009-09-30 | 2011-03-31 | Fujitsu Limited | Semiconductor device and power control method used for same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1202427B1 (en) | 2000-10-27 | 2013-08-28 | Invensys Systems, Inc. | Load voltage controller for a field device and related control method |
| JP2005287101A (ja) | 2004-03-26 | 2005-10-13 | Olympus Corp | Ｄｃ／ｄｃコンバータ回路 |
| US9000836B2 (en) * | 2008-01-10 | 2015-04-07 | Micron Technology, Inc. | Voltage generator circuit |
| JP2013192438A (ja) | 2012-02-14 | 2013-09-26 | Asahi Kasei Electronics Co Ltd | チャージポンプ回路 |
| US8665009B2 (en) * | 2012-07-31 | 2014-03-04 | Arm Limited | Integrated circuit and method for controlling load on the output from on-chip voltage generation circuitry |
-
2016
- 2016-05-24 US US15/163,494 patent/US11079830B2/en active Active
-
2017
- 2017-04-20 DE DE112017002669.5T patent/DE112017002669T5/de active Pending
- 2017-04-20 WO PCT/US2017/028637 patent/WO2017204956A1/en active Application Filing
- 2017-04-20 CN CN201780026619.1A patent/CN109075702B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003164142A (ja) * | 2001-11-22 | 2003-06-06 | Fuji Electric Co Ltd | 電圧変換回路 |
| CN1728498A (zh) * | 2004-07-26 | 2006-02-01 | 沃福森微电子股份有限公司 | 用于电池供电的便携装置的供电电路 |
| US20060226869A1 (en) * | 2005-04-11 | 2006-10-12 | Arm Limited | Method and apparatus for controlling a voltage level |
| US20080066035A1 (en) * | 2006-09-11 | 2008-03-13 | Nec Electronics Corporation | Method and design system of semiconductor integrated circuit |
| US20100264991A1 (en) * | 2008-03-05 | 2010-10-21 | Skyworks Solutions, Inc. | Switched capacitor voltage converter for a power amplifier |
| US20110074472A1 (en) * | 2009-09-30 | 2011-03-31 | Fujitsu Limited | Semiconductor device and power control method used for same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI740203B (zh) * | 2019-08-22 | 2021-09-21 | 大陸商敦泰電子(深圳)有限公司 | 閘極驅動電路、具有該閘極驅動電路之電荷泵及晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109075702B (zh) | 2021-10-29 |
| DE112017002669T5 (de) | 2019-02-28 |
| US11079830B2 (en) | 2021-08-03 |
| WO2017204956A1 (en) | 2017-11-30 |
| US20170344090A1 (en) | 2017-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106063071B (zh) | 用于低功率模式期间的电荷恢复的装置 | |
| TWI586087B (zh) | 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統 | |
| US9654101B2 (en) | Integrated circuit power rail multiplexing | |
| TWI626816B (zh) | 用於提供電源的設備以及能夠提供電源的系統、計算裝置及可攜式電子裝置 | |
| EP2675066A1 (en) | System and method of providing power using switching circuits | |
| US9426748B2 (en) | Dynamic sleep mode based upon battery charge | |
| US9831762B2 (en) | Apparatus for starting up switching voltage regulator | |
| CN105684289B (zh) | 连续电流模式多负载功率调节器 | |
| CN107070444B (zh) | 具有细粒度功率门控的非易失性铁电逻辑 | |
| US7793130B2 (en) | Mother/daughter switch design with self power-up control | |
| TW201218599A (en) | Charge pump with low noise and high output current and voltage | |
| TW201628339A (zh) | 節電電源閘電路及系統 | |
| CN103219985B (zh) | 集成电路的功率分配控制的系统及方法 | |
| TW200944995A (en) | Multi-phase voltage regulator on motherboard | |
| US10996709B2 (en) | Low power clock gate circuit | |
| US9755631B2 (en) | Apparatus and method for reducing di/dt during power wake-up | |
| CN109075702A (zh) | 用于降低di/dt的装置和方法 | |
| CN203387172U (zh) | 用于钳位静电放电的装置及其系统 | |
| CN101295204B (zh) | 主机板上的多相式电压调整器 | |
| US9614386B2 (en) | Method and apparatus for power switching | |
| CN116569466A (zh) | 一种开关电源、芯片及设备 | |
| TW201101858A (en) | Power off delay circuit and method, and audio system with power off delay | |
| CN219779841U (zh) | 电源切换电路以及终端设备 | |
| TWI229449B (en) | Four-phase dual pumping circuit | |
| Su et al. | An Adiabatic Single-Phase MTCMOS Scheme for Leakage Reduction in Nano-Scale CMOS Processes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |