[go: up one dir, main page]

CN108899058A - 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法 - Google Patents

基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法 Download PDF

Info

Publication number
CN108899058A
CN108899058A CN201810588956.6A CN201810588956A CN108899058A CN 108899058 A CN108899058 A CN 108899058A CN 201810588956 A CN201810588956 A CN 201810588956A CN 108899058 A CN108899058 A CN 108899058A
Authority
CN
China
Prior art keywords
ferroelectric
state
source
drain
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810588956.6A
Other languages
English (en)
Inventor
朱国栋
陈秋松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201810588956.6A priority Critical patent/CN108899058A/zh
Publication of CN108899058A publication Critical patent/CN108899058A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明属于信息技术领域，具体为一种基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法。本发明通过在源漏栅三极间施加不同的电压，使源/漏区铁电膜具有互不依赖的铁电极化取向，借助源/漏区域铁电极化状态的组合可以在一个铁电晶体管上实现四个存储状态。本发明在不改变铁电晶体管存储器制备工艺和结构的情况下，可直接使其存储容量翻倍，适用范围广。

Description

基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器 的操作方法
技术领域
本发明属于信息技术领域，具体涉及具有四态存储功能的铁电晶体管存储器的操作方法。
背景技术
非易失性铁电晶体管存储器利用铁电材料层的剩余电极化特性，调控临近半导体沟道层的导电性。在传统的铁电晶体管写入/擦除操作过程中，源极区和漏极区铁电膜的极化状态一致，从而仅能实现两态(即0和1态)存储功能。本发明将通过调控写入/擦除过程中源漏栅三极间的电压值，实现源极区和漏极区铁电膜的差异性取向极化，从而在铁电晶体管中实现四态存储功能。
发明内容
本发明的目的在于提供一种可以在一个铁电晶体管上实现四个存储状态的读写操作方法，从而提高器件的存储密度。
传统的非易失性铁电晶体管将铁电层作为一个整体进行极化操作，这样只能实现两种存储状态。实际上铁电层可以按照源漏电极划分为不同的区域，不同区域的极化状态对沟道层源漏电流有着不同影响。通常产生载流子的源极及其附近区域对源漏电流起决定性作用，但漏极及其附近区域的作用同样不可忽视。因此，本发明利用这一原理，提出一种新的铁电晶体管信息写入/擦除的操作方法，可以在一个铁电晶体管上实现四个存储状态的写入、擦除及读出操作，从而提高器件的存储密度。
本发明提供的在一个铁电晶体管上实现四个存储状态的写入、擦除及读出操作方法，是基于铁电晶体管的源/漏电极区差异性铁电极化的。铁电晶体管的结构为：一对源/漏极，一个栅极，一个半导体沟道层和一个铁电层。本发明方法通过对源漏栅三极上所施加电压的合理调控，实现对源极区和漏极区铁电膜的差异性极化，通过不同的极化状态组合，在一个铁电晶体管器件上实现四个状态存取操作。
结合图1所示底栅顶接触的铁电晶体管结构，阐述铁电晶体管四态信息写入/擦除的方法。需要强调的是，在新的信息态写入的同时，也就意味对前一个已经存在的信息态的擦除操作。也就是说，四态信息的写入过程同时伴随着擦除操作。因而如下阐述中，仅强调对特定四态信息的写入过程，而不强调对特定写入态的擦除操作。器件操作时，源极接地。为了阐述方便，将铁电膜内电偶极子取向方向向上的极化状态定义为正极化态；而当铁电膜内电偶极子取向方向向下的极化状态定义为负极化态。栅极和源极间电压记为VGS，栅极和漏极间电压记为VGD，漏源间电压记为VDS，漏源间电流记为IDS，栅源间电流记为IGS，铁电膜矫顽电压为VC。四态存储信息的写入/擦除操作如下：
写入状态1：VGS和VGD为正值且均大于VC时，源极区和漏极区的铁电膜均正极化，如图2(a)所示。对于该写入状态，如果沟道层为p型半导体材料，则晶体管处于关态，IDS为最小值；如果沟道层为n型半导体材料，则晶体管处于开态，IDS为最大值。状态1的写入，也就意味着对前一个已存在的写入态的擦除操作；
写入状态2：VGS和VGD为负值且两者绝对值均大于VC时，源极区和漏极区的铁电膜均负极化，如图2(b)所示。对于该写入状态，如果沟道层为p型半导体材料，则晶体管处于开态，IDS为最大值；如果沟道层为n型半导体材料，则晶体管处于关态，IDS为最小值。状态2的写入，也就意味着对前一个已存在的写入态的擦除操作；
写入状态3：VGS为正值且大于VC,同时VGD为负值且其绝对值大于VC时，源极区铁电膜正极化，而漏极区铁电膜负极化，如图2(c)所示。此时IDS电流值介于关态(最小值)和开态电流值(最大值)之间。实际操作时，也可在写入状态2的基础上，施加正的VDS和VGS值，且保证VDS<VC<VGS，以此实现状态3的写入。状态3的写入，也就意味着对前一个已存在的写入态的擦除操作；
写入状态4：VGD为正值且大于VC,同时VGS为负值且其绝对值大于VC时，源极区铁电膜负极化，而漏极区铁电膜正极化，如图2(d)所示。此时IDS电流值介于关态(最小值)和开态电流值(最大值)之间。实际操作时，也可在写入状态1的基础上，施加负的VDS和VGS值，且保证|VDS|<VC<|VGS|，以此实现状态4的写入。状态4的写入，也就意味着对前一个已存在的写入态的擦除操作。
对比以上写入状态3和写入状态4。如果沟道层为p型半导体材料时，由于源极铁电膜极化状态对源漏电流IDS值的调控功能大于漏极铁电膜极化态，此时写入状态3对应的IDS值小于写入状态4对应的IDS值。与之相反，如果沟道层为n型半导体材料时，此时写入状态3对应的IDS值大于写入状态4对应的IDS值。
由此经由VGD和VGS值的合理组合，在铁电晶体管中写入了四种不同的源漏极铁电极化状态，不同的铁电极化态调控沟道层源漏电流，产生不同的源漏电流值。也即，经由对不同极化态组合下的源漏电流值IDS的测量，实现对已写入的存储信息的读取。
依据同样原理，可实现其他铁电晶体管结构（如底栅底接触、顶栅顶接触、顶栅底接触等）的四态写入、擦除及读取操作。
铁电晶体管存储器结构中，沟道层材料可以为各类具有半导体功能的材料，如氧化物半导体、硅半导体、有机半导体、二维半导体等。根据所用半导体材料的不同，沟道层可采用不同的制备工艺，如氧化物半导体可采用真空沉积或溶液基的沉积方法；二维半导体可采用气相沉积、真空沉积、机械剥离等可能的制备工艺；有机半导体可采用真空及溶液基的沉积方法。
铁电晶体管存储器结构中，铁电层可以为各类有机和无机的铁电材料，如无机铁电晶体、无机铁电陶瓷、有机铁电小分子和铁电聚合物等。根据所用铁电材料的不同，采用不同的制备工艺。如铁电聚合物层可采用溶液方法制备；无机铁电膜可采用真空及溶液法工艺制备。
本发明在不改变铁电晶体管存储器制备工艺和结构的情况下，可直接使其存储容量翻倍，适用范围广。
附图说明
图1为底栅顶接触铁电晶体管结构示意图。
图2为铁电晶体管中源极区和漏极区铁电层不同极化状态示意图。
图3为p型有机半导体DPP-DTT和铁电聚合物P(VDF-TrFE)所构成的铁电晶体管存储器的转移特性曲线图。
图4为p型有机半导体DPP-DTT和铁电聚合物P(VDF-TrFE)所构成的铁电晶体管存储器四个存储态电流随时间的变化曲线。
具体实施方式
为了使本发明的目的、技术方案和优点更加清晰明白，以下结合具体实施例，对本发明做进一步详细说明，此处所描述的实例仅仅是本发明的一部分，而不是全部的实例，同时通过实例用以解释本发明，并不用于限定本发明。
实施例1
本实施例介绍基于p型有机半导体DPP-DTT和铁电共聚物P(VDF-TrFE)构建铁电存储器的制备过程。器件采用如图1所示的底栅顶接触结构，其中源漏电极材料为铜薄膜，为简化器件制备工艺流程，采用重掺的n型硅片作为底栅极。器件制备步骤为：
1、n型硅片经依次用酒精、丙酮、去离子水超声清洗后烘干，作为器件的基底和栅极使用；
2、将P(VDF-TrFE)溶解于环戊酮中，配置成质量浓度为10%的均匀溶液，随后采用旋涂工艺将溶液旋涂在干净硅片上；
3、将旋涂有P(VDF-TrFE)薄膜的硅片放置于90℃的加热台上烘烤10分钟，去除残留溶剂。然后放置于130℃的加热台上退火3小时，以提高其结晶度；
4、将DPP-DTT以3mg/mL浓度溶解于氯苯中配置成均匀溶液，在氮气手套箱中旋涂于P(VDF-TrFE)薄膜上，随后在130℃下退火3小时；
5、采用掩膜板方法和真空热蒸发工艺，在DPP-DTT薄膜上沉积铜源漏电极，形成晶体管沟道。沟道长度70μm，宽度0.5mm。
实施例2
本实施例介绍如何经由在源漏栅电极施加不同的电压组合，实现晶体管四态存储功能。所用铁电晶体管为实施例1中已制备的晶体管结构。晶体管操作时，源极接地。四态写入过程中，源漏栅极所施加的电压范围可由如图3所示的晶体管的转移特性曲线(IDS)和栅电流曲线(IGS)确定。两条曲线测定时，漏极电压恒定VDS=-40V，栅极电压100V扫描到-140V。在图3(a)左半区中可以看到栅源电流IGS出现两个峰位，第一个对应的VGS为-60V，是源极覆盖区铁电层的极化反转电流，第二个对应的VGS为-100V，是漏极覆盖区域的极化反转电流。第一个峰位的绝对值对应于铁电薄膜的矫顽电压，也即60V。之后再将VGS由-140V增加到100V，在图3(a)右半区可以看到IGS同样存在两个峰位，第一个为漏极反转电流峰值，第二个为源极反转电流峰值。由此可见，当漏极电压为VDS=-40V时：VGS超过-60V但未达到-100V时，只能实现源极覆盖区域由正向负极化反转；VGS超过20V但未达到60V时，只能实现漏极覆盖区域由负向正极化反转。同样，如图3(b)所示，当漏极电压VDS为40V时：VGS超过60V但未达到100V时只能实现源极覆盖区域由负向正极化反转；VGS超过-20V但未达到-60V时只能实现漏极覆盖区域由正向负极化反转。综合图3(a)和(b)，取VDS=40V，VGS=80V为状态3的操作电压，取VDS=-40V，VGS=-80V为状态4的操作电压。
基于以上分析，四个状态的写入操作如下：
写入状态1： VDS=40V, VGS=140V，此时整个器件的铁电层均可保证为正向极化，如图2(a)所示。对于p型半导体，此状态所对应源漏电流值在四态中最小。
写入状态2：VDS=-40V，VGS=-140V，此时整个器件的铁电层均可保证为负向极化，如图2(b)所示。对于p型半导体，此状态所对应源漏电流值在四态中最大。
写入状态3：首先施加VDS=-40V，VGS=-140V，写入至状态2；随后施加VDS=40V，VGS=80V，此时源极覆盖区域的铁电层的极化方向变为正极化，漏极仍为负极化，如图2(c)所示。
写入状态4：首先施加VDS=40V, VGS=140V，写入至状态1；随后施加VDS=-40V，VGS=-80V，此时源极覆盖区域的铁电层的极化方向变为负极化，漏极仍为正极化，如图2(d)所示。
四个写入态的测试结果如图4所示，可见明显的四态区分，四态电流分别为3.27×10-7A，1.83×10-7A，5.58×10-8A和4.51×10-9A。

Claims (5)

1.一种基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法，铁电晶体管的结构为：一对源/漏极，一个栅极，一个半导体沟道层和一个铁电层；其特征在于，通过对源漏栅三极上所施加电压的合理调控，实现对源极区和漏极区铁电膜的差异性极化，通过不同的极化状态组合，在一个铁电晶体管器件上实现四个状态存取操作。
2.根据权利要求1所述的操作方法，其特征在于，将铁电层内电偶极子取向方向向上的极化状态定义为正极化态，当铁电膜内电偶极子取向方向向下的极化状态定义为负极化态；栅极和源极间电压记为VGS，栅极和漏极间电压记为VGD，漏源间电压记为VDS，漏源间电流记为IDS，栅源间电流记为IGS，铁电膜矫顽电压为VC；四态存储信息的写入操作如下：
写入状态1：VGS和VGD为正值且均大于VC时，源极区和漏极区的铁电膜均正极化；
写入状态2：VGS和VGD为负值且两者绝对值均大于VC时，源极区和漏极区的铁电膜均负极化；
写入状态3：VGS为正值且大于VC,同时VGD为负值且其绝对值大于VC时，源极区铁电膜正极化，而漏极区铁电膜负极化；此时IDS电流值介于关态和开态电流值之间；实际操作时，在写入状态2的基础上，施加正的VDS和VGS值，且保证VDS<VC<VGS，实现状态3的写入；
写入状态4：VGD为正值且大于VC,同时VGS为负值且其绝对值大于VC时，源极区铁电膜负极化，而漏极区铁电膜正极化；此时IDS电流值介于关态和开态电流值之间；实际操作时，在写入状态1的基础上，施加负的VDS和VGS值，且保证|VDS|<VC<|VGS|，实现状态4的写入。
3.根据权利要求2所述的操作方法，其特征在于，所采用的铁电材料选自有机铁电小分子、铁电聚合物、无机铁电陶瓷、无机铁电晶体、二维铁电体。
4.根据权利要求2所述的操作方法，其特征在于，所采用的半导体材料选自硅半导体、氧化物半导体、有机半导体、二维半导体材料。
5.根据权利要求2所述的操作方法，其特征在于，所述的铁电晶体管的结构为顶栅顶接触、顶栅底接触、底栅底接触或底栅顶接触。
CN201810588956.6A 2018-06-08 2018-06-08 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法 Pending CN108899058A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810588956.6A CN108899058A (zh) 2018-06-08 2018-06-08 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810588956.6A CN108899058A (zh) 2018-06-08 2018-06-08 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法

Publications (1)

Publication Number Publication Date
CN108899058A true CN108899058A (zh) 2018-11-27

Family

ID=64344369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810588956.6A Pending CN108899058A (zh) 2018-06-08 2018-06-08 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法

Country Status (1)

Country Link
CN (1) CN108899058A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687739A (zh) * 2020-12-28 2021-04-20 华中科技大学 一种二维材料模拟电路及其制备方法和应用
CN115064555A (zh) * 2022-06-09 2022-09-16 西安电子科技大学 一种铁电组装栅场效应晶体管的多值存储器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270789A (ja) * 2001-03-14 2002-09-20 Toshiba Corp 強誘電体メモリ
US20040080990A1 (en) * 2002-03-27 2004-04-29 Seiko Epson Corporation Ferroelectric memory
JP2007208280A (ja) * 2007-03-19 2007-08-16 Toshiba Corp 半導体記憶装置
CN101276638A (zh) * 2006-12-27 2008-10-01 海力士半导体有限公司 具有铁电器件的半导体存储器器件及其更新方法
WO2011138941A1 (ja) * 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 電界効果トランジスター及びメモリー装置
CN102246237A (zh) * 2008-12-23 2011-11-16 国际商业机器公司 多位多铁性存储器元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270789A (ja) * 2001-03-14 2002-09-20 Toshiba Corp 強誘電体メモリ
US20040080990A1 (en) * 2002-03-27 2004-04-29 Seiko Epson Corporation Ferroelectric memory
CN101276638A (zh) * 2006-12-27 2008-10-01 海力士半导体有限公司 具有铁电器件的半导体存储器器件及其更新方法
JP2007208280A (ja) * 2007-03-19 2007-08-16 Toshiba Corp 半導体記憶装置
CN102246237A (zh) * 2008-12-23 2011-11-16 国际商业机器公司 多位多铁性存储器元件
WO2011138941A1 (ja) * 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 電界効果トランジスター及びメモリー装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687739A (zh) * 2020-12-28 2021-04-20 华中科技大学 一种二维材料模拟电路及其制备方法和应用
CN112687739B (zh) * 2020-12-28 2023-05-12 华中科技大学 一种二维材料模拟电路及其制备方法和应用
CN115064555A (zh) * 2022-06-09 2022-09-16 西安电子科技大学 一种铁电组装栅场效应晶体管的多值存储器件

Similar Documents

Publication Publication Date Title
Park et al. Revival of ferroelectric memories based on emerging fluorite‐structured ferroelectrics
Bertolazzi et al. Nonvolatile memories based on graphene and related 2D materials
JP4610868B2 (ja) 有機強誘電メモリーセル
Naber et al. High-performance solution-processed polymer ferroelectric field-effect transistors
Kuo et al. CMOS-compatible fabrication of low-power ferroelectric tunnel junction for neural network applications
CN110047996B (zh) 基于二维有机功能材料的超低功耗铁电晶体管型存储器及其制备方法
Liu et al. Ferroelectric memory based on nanostructures
WO2010036210A1 (en) Graphene memory cell and fabrication methods thereof
CN107275483A (zh) 一种基于二维有机分子半导体的快速铁电晶体管存储器及制备
Yoon et al. Oxide semiconductor-based organic/inorganic hybrid dual-gate nonvolatile memory thin-film transistor
CN105977258B (zh) 一种高性能非易失性铁电晶体管存储器制备
CN108899058A (zh) 基于源/漏电极区差异性铁电极化的四态铁电晶体管存储器的操作方法
Boampong et al. Solution‐processed dual gate ferroelectric–ferroelectric organic polymer field‐effect transistor for the multibit nonvolatile memory
Chen et al. Negative capacitance field effect transistors based on van der waals 2D materials
De et al. Roadmap of ferroelectric memories: From discovery to 3D integration
Park et al. Recent development in polymer ferroelectric field effect transistor memory
US12250823B2 (en) Non-volatile memory device and its operating method
CN101075636A (zh) 一种基于半导体纳米材料的铁电场效应晶体管及其制备方法
CN109037449B (zh) 一种有机场效应晶体管存储器及该存储器的制备方法
Rajwade et al. A ferroelectric and charge hybrid nonvolatile memory—Part II: Experimental validation and analysis
CN115249767B (zh) 一种基于芴酮衍生物小分子浮栅型有机场效应晶体管存储器及其制备方法
US6455883B2 (en) Nonvolatile semiconductor memory
SALvATORE Ferroelectric field effect transistor for memory and switch applications
Adriyanto et al. Solution-processed barium zirconate titanate for pentacene-based thin-film transistor and memory
Salvatore et al. Low voltage Ferroelectric FET with sub-100nm copolymer P (VDF-TrFE) gate dielectric for non-volatile 1T memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181127