[go: up one dir, main page]

CN108878515A - 薄膜晶体管及其制备方法、阵列基板 - Google Patents

薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN108878515A
CN108878515A CN201710334008.5A CN201710334008A CN108878515A CN 108878515 A CN108878515 A CN 108878515A CN 201710334008 A CN201710334008 A CN 201710334008A CN 108878515 A CN108878515 A CN 108878515A
Authority
CN
China
Prior art keywords
pole
thin film
film transistor
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710334008.5A
Other languages
English (en)
Other versions
CN108878515B (zh
Inventor
黄中浩
赵永亮
王骏
杨宇桐
师建飞
何宝生
吴旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710334008.5A priority Critical patent/CN108878515B/zh
Priority to EP17861194.3A priority patent/EP3417485A4/en
Priority to PCT/CN2017/098827 priority patent/WO2018205450A1/en
Priority to US15/768,297 priority patent/US11244970B2/en
Publication of CN108878515A publication Critical patent/CN108878515A/zh
Application granted granted Critical
Publication of CN108878515B publication Critical patent/CN108878515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管的制备方法，包括：提供一基板；在基板上形成栅极的图形；在具有栅极的图形的基板上形成栅绝缘层；在具有栅绝缘层的基板上形成有源材料层；在具有有源材料层的基板上形成具有第一过孔的刻蚀阻挡层的图形；在具有刻蚀阻挡层的图形的基板上形成第一极和第二极的图形，第一极完全覆盖第一过孔且通过第一过孔与有源材料层相连，第二极和所述刻蚀阻挡层在所述有源材料层上的正投影无间隙；以第一极和第二极的图形及刻蚀阻挡层的图形为掩膜对有源材料层进行图形化处理，形成有源层的图形。本发明还提供一种薄膜晶体管及阵列基板。本发明可以改善薄膜晶体管的特性；而且还可以解决产品端产生信赖性的问题。

Description

薄膜晶体管及其制备方法、阵列基板
技术领域
本发明属于晶体管技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
现有技术中，氧化物IGZO(氧化铟镓锌)薄膜晶体管的侧翼接触(Side WingContact，简称SWC)工艺的沟道设计可减少一次IGZO曝光工艺，具体请参见图1a～图1e，具有该氧化物的薄膜晶体管的制备方法包括以下步骤：(1)在基板0上形成栅极1的图形，如图1a和图1e所示；(2)在栅极1的图形上形成栅绝缘层7，如图1e所示；(3)在栅绝缘层7上形成有源材料层2，例如IGZO，如图1b所示；(4)在有源材料层2上且在栅极1正上方位置处形成刻蚀阻挡层3，如图1c和图1e所示；(5)在具有刻蚀阻挡层3的基板上形成源极4和漏极5的图形，再以该源极4、漏极5以及刻蚀阻挡层3的图形作为掩膜对有源材料层2进行刻蚀形成有源层2’的图形，最终如图1d和1e所示。
采用上述薄膜晶体管的制备方法在实际应用中存在以下技术问题：如图1d所示，在步骤(5)之后，刻蚀阻挡层3图形的侧边缘会残留一部分暴露的有源层材料6，该暴露的有源层材料6会受到刻蚀阻挡层3的刻蚀工艺中等离子体作用而被损伤，也会受到后续步骤中的刻蚀液作用而被损伤，还会受到后续步骤中钝化层沉积时的等离子体作用而被损伤，这样，会导致该暴露的有源层材料6会产生较多的氧空位，从而使有源层材料6的载流子浓度和迁移率与在刻蚀阻挡层3的保护之下的部分有源材料不同，这样就会造成：该暴露的有源层材料6会在源漏极之间形成一个阈值电压偏低的次沟道，这与在刻蚀阻挡层3的保护之下的部分有源材料形成的主沟道不同，在此情况下，第一，在若薄膜晶体管工作时，不同半导体特性的主沟道和次沟道将产生驼峰效应，因此导致薄膜晶体管的特性恶化；第二，由于次沟道受到较多的离子损伤，其特性的稳定性较差，在产品端通常会产生信赖性问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制备方法、阵列基板，不仅可以消除由于次沟道影响而产生的驼峰效应，从而可以改善薄膜晶体管的特性；而且还可以解决由于次沟道受较多离子损伤使其稳定性较差，从而在产品端产生信赖性的问题。
为解决上述问题之一，本发明提供了一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、刻蚀阻挡层、第一极和第二极，所述刻蚀阻挡层具有第一过孔；所述第一极形成在所述第一过孔位置处完全覆盖所述第一过孔和边沿区域，且通过所述第一过孔与所述有源层相连；所述第二极和所述刻蚀阻挡层在所述有源层上的正投影无间隙。
优选地，所述栅极的与所述第一过孔对应的位置处设置有第二过孔。
优选地，所述第一过孔和所述第二过孔在栅极上的正投影完全重合。
优选地，所述第二极设置在所述有源层上，且与所述刻蚀阻挡层的侧壁贴合。
优选地，所述第二极的一部分覆盖所述刻蚀阻挡层的边沿，一部分与所述有源层相连。
优选地，所述第二极沿所述刻蚀阻挡层的周向设置，且具有一开口。
优选地，所述第二极的形状为U型。
优选地，所述第二极的形状为L型。
优选地，所述第二极沿所述刻蚀阻挡层的一侧设置。
本发明还提供一种薄膜晶体管的制备方法，包括以下步骤：
提供一基板；
在基板上形成栅极的图形；
在具有栅极的图形的基板上形成栅绝缘层；
在具有栅绝缘层的基板上形成有源材料层；
在具有有源材料层的基板上形成刻蚀阻挡层的图形，所述刻蚀阻挡层具有第一过孔；
在具有刻蚀阻挡层的图形的基板上形成包括第一极和第二极的图形，第一极完全覆盖所述第一过孔且通过所述第一过孔与有源材料层相连；第二极和所述刻蚀阻挡层在所述有源材料层上的正投影无间隙；
以所述第一极和第二极的图形以及刻蚀阻挡层的图形为掩膜，对所述有源材料层进行图形化处理，形成有源层的图形。
优选地，所述栅极的图形包括：在所述栅极的与所述第一过孔对应的位置处设置有第二过孔。
优选地，所述第一过孔和所述第二过孔在栅极上的正投影完全重合。
优选地，所述第二极设置在所述有源材料层上，且与所述刻蚀阻挡层的侧壁贴合。
优选地，所述第二极的一部分覆盖所述刻蚀阻挡层的边沿，一部分与所述有源材料层相连。
优选地，第二极沿所述刻蚀阻挡层的周向设置，且具有一开口。
优选地，第二极的形状为U型。
优选地，第二极的形状为L型。
优选地，第二极沿所述刻蚀阻挡层的一侧设置。
本发明还提供一种阵列基板，包括上述薄膜晶体管。
本发明具有以下有益效果：
在本发明中，在制备薄膜晶体管时，通过设置第一极和第二极中的一个完全覆盖第一过孔且通过第一过孔与有源材料层相连，第二极和所述刻蚀阻挡层在所述有源层上的正投影无间隙，实现在刻蚀阻挡层的图形的内侧和外侧分别形成源极、漏极分别与沟道接触，这样，刻蚀阻挡层外侧的其他区域(除去设置源极或漏极之外的区域)处暴露的有源层材料的两端均与第二极相连，因此，二者电位相同，二者之间不会产生电流，即该暴露的有源层材料不会形成次沟道，因此，不仅可以解决由于次沟道影响产生的驼峰效应的问题，从而可以改善薄膜晶体管的特性；而且还可以解决次沟道受较多离子损伤使其稳定性较差，从而在产品端造成信赖性的问题。
附图说明
图1a为现有的具有栅极的图形的示意图；
图1b为现有的在栅绝缘层上形成的有源材料层的示意图；
图1c为现有的在有源材料层上形成的刻蚀阻挡层的示意图；
图1d为现有的以第一极和第二极的图形作为掩膜对有源材料层形成有源层的图形的示意图；
图1e为沿图1d中A-A线的剖视图；
图2a为本发明中具有栅极的图形的示意图；
图2b为本发明在具有栅绝缘层的基板上形成有源材料层的示意图；
图2c为本发明在具有有源材料层的基板上形成刻蚀阻挡层的图形的示意图；
图2d为本发明对有源材料层进行图形化处理形成有源层的图形的一种示意图；
图2e为沿图2d中A-A线的剖视图；
图2f为图2a中栅极上具有第二过孔的示意图；
图2g为图2f所示的栅极的图形的薄膜晶体管的示意图；
图2h为本发明对有源材料层进行图形化处理形成有源层的图形的另一种示意图；
图2i为本发明对有源材料层进行图形化处理形成有源层的图形的又一种示意图；
图2j为沿图2h和图2i中A-A线的剖视图；
图3a为本发明中在漏极上形成钝化层的图形的示意图；
图3b为本发明阵列基板的一种结构示意图；
图3c为沿图3b中A-A线的剖视图；
图3d为本发明阵列基板的另一种结构示意图；
图3e为本发明阵列基板的又一种结构示意图；
图3f为沿图3d和图3e中A-A线的剖视图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的薄膜晶体管及其制备方法、阵列基板进行详细描述。
实施例1
图2a至图2e所示，本发明实施例提供的薄膜晶体管的制备方法包括以下步骤：
S1，提供一基板19。
S2，在基板19上形成栅极10的图形，如图2a所示。
其中，栅极10的材料可以为Cu或Al等电导率好的金属。在基板19上形成栅极10时，可以通过磁控溅射金属Cu或Al等金属靶材成膜，然后经过光刻工艺形成栅极10的图形。其中，该光刻工艺可以为曝光和湿法刻蚀。
S3，在具有栅极10的图形的基板上形成栅绝缘层20，如图2e所示。
具体地，可以通过等离子增强化学气相沉积法在具有栅极10的图形的基板上形成栅绝缘层20。其中，栅绝缘层20的材料可以为氮化硅或氧化硅。
S4，在具有栅绝缘层20的基板19上形成有源材料层11，如图2b所示。
其中，有源材料层11的材料包括但不限于为IGZO。在具有栅绝缘层的基板上形成有源材料层11时，可以通过磁控溅射形成均匀厚度的薄膜来实现。有源材料层11的厚度可以为
S5，在具有有源材料层11的基板19上形成刻蚀阻挡层12的图形，刻蚀阻挡层12具有第一过孔12’，如图2c所示。
其中，在具有有源材料层11的基板上形成刻蚀阻挡层12的图形时，可以通过等离子增强化学气相沉积加曝光干法刻蚀形成均匀厚度的薄膜，然后通过光刻工艺在薄膜中部形成第一过孔12’。刻蚀阻挡层12的材料可以为氧化硅。刻蚀阻挡层12的厚度可以为
S6，在具有刻蚀阻挡层12的图形的基板19上形成包括第一极14和第二极13的图形，第一极14完全覆盖第一过孔12’且通过第一过孔12’与有源材料层11相连；第二极13和刻蚀阻挡层12在有源材料层11上的正投影无间隙。其中，第一极14和第二极13可以一个作为漏极另一个作为源极。
其中，为实现第二极13和刻蚀阻挡层12在有源材料层11上的正投影无间隙，可以采用：第二极13的一部分覆盖刻蚀阻挡层12的边沿，一部分与有源材料层11相连；如图2d和图2e所示，其中，图2e为沿图2d中A-A线的剖视图；还可以采用：第二极13设置在有源材料层11上，且与刻蚀阻挡层13的侧壁贴合，这样，与刻蚀阻抗层13之间没有间隙，不会影响有源材料层11。
其中，在具有刻蚀阻挡层12的图形的基板上形成包括第一极14和第二极13的图形时，可以通过磁控溅射加曝光和湿法刻蚀形成。第一极14和第二极13可以同步形成。优选地，第二极13的材料包括但不限于为金属MoNb和Cu的复合结构。
第一极14完全覆盖第一过孔12’可以按如下设置方式设置：第一极14的尺寸大于等于第一过孔12’的尺寸+(第一极14与刻蚀阻挡层12对位工艺的偏差)，这样，可以避免工艺偏差导致第一过孔12’下面的有源材料暴露而被后续工艺刻蚀。
S7，以第一极14和第二极13的图形以及刻蚀阻挡层12的图形为掩膜，对有源材料层11进行图形化处理，形成有源层的图形。
本发明在制备薄膜晶体管时，通过设置第一极14完全覆盖第一过孔12’且通过第一过孔12’与有源材料层11相连，第二极13和刻蚀阻挡层12在有源材料层11上的正投影无间隙，实现在刻蚀阻挡层12的图形的内侧和外侧分别形成第二极13、第一电极14与沟道的接触，这样，刻蚀阻挡层12外侧的其他区域(除去设置源极或漏极之外的区域)处暴露的有源层材料的两端均与第二极相连，因此，二者电位相同，二者之间不会产生电流，即该暴露的有源层材料不会形成次沟道，因此，不仅可以解决由于次沟道影响产生的驼峰效应的问题，从而可以改善薄膜晶体管的特性；而且还可以解决次沟道受较多离子损伤使其稳定性较差，从而在产品端造成信赖性的问题。
在本实施例中，优选地，栅极10的图形包括：在栅极10的与第一过孔12’对应的位置处设置有第二过孔17，如图2f和图2g所示。通过设置第二过孔17，可以减小栅极10与第一过孔12’位置处形成的第一电极14之间的寄生电容，以降低电学不良风险。
进一步优选地，第一过孔12’和所述第二过孔17在栅极上的正投影完全重合，也就是说，二者的形状尺寸相同，这样，可以合理地减少栅极和第一电极14之间的寄生电容。
在本实施例中，优选地，第二极13沿刻蚀阻挡层12的周向设置，且具有一开口。也就是说，第二极13与刻蚀阻挡层12的多个侧边但不是全部侧边部分重叠。通过设置第二极13沿刻蚀阻挡层12的周向设置，且具有一开口，可以减少第二极13与栅极10之间的寄生电容，以降低电学不良风险。
进一步地，第二极13的形状为U型。例如，如图2d所示，第二极13与刻蚀阻挡层12的左、右和下三个侧边部分重叠，形状为U型，而在上侧边处未设置第二极13，即，第二极13具有一开口。
具体地，以第二极13的形状为U型为例，此时，第二极13与刻蚀阻挡层12外边缘的三个侧边部分重叠，即一部分位于刻蚀阻挡层12上方，一部分与刻蚀阻挡层12外边缘以外的有源材料层11重叠形成侧翼式接触，同时第一电极14以相同的重叠方式与刻蚀阻挡层12的内边缘形成侧翼式接触。
第二极13与刻蚀阻挡层12外边缘的三个侧边部分重叠时，可以减小第二极13和栅极10之间的寄生电容，以减小电学不良风险。另外，在该种结构下，刻蚀阻挡层12外边缘暴露在第二极13以外的一个侧边两端都连接第二极13，具有相同的电位，不会有电流流过，因而刻蚀阻挡层12一个侧边暴漏的有源材料不会形成次沟道。
进一步地，第二极13的形状为L型，如图2h和2j所示。在这种情况下，相对图2d所示为U型而言，可以在第二极13中去掉一条与栅极10、栅线重叠面积最多的一条边，从而可以很大程度地减少第二极13与栅极10之间的寄生电容。
需要说明的是，由于后续在制备包括该薄膜晶体管的阵列基板时，需要在第一电极14处的钝化层15上打第三过孔18(详见实施例3中的步骤S8)，基于该过孔的工艺的限制，第一过孔12’的尺寸最小为4微米ⅹ4微米，为保证第一电极14与第一过孔12’的工艺对位偏差，第一电极14的尺寸将会达到6微米ⅹ6微米以上，在以上条件下，若沟道长度L为4微米，则第一极14和第二极13之间的沟道的宽度W将达到16微米以上，由于有源材料层11具有较高的迁移率，因此，该种结构的薄膜晶体管的宽长比W/L＝16/4的沟道已可满足大部分产品对开态特性的要求。而此时，由于在第一极14和第二极13中的第二极中去掉的一条边与第一电极14之间不再形成沟道，因此，可以减少设计的刻蚀阻挡层12宽度，也就可以减小薄膜晶体管的尺寸，从而可以提高开口率。
在本实施例中，优选地，第二极13沿刻蚀阻挡层12的一侧设置。例如，第二极13设置于刻蚀阻挡层12的一侧。其中，第一极14和第二极13中的第二极可以为I型，如图2i和图2j所示。基于与第二极13的形状为L型相似的理由，通过设置第二极13沿刻蚀阻挡层12的一侧设置，不仅可以更进一步地减少第二极13与栅极10之间的寄生电容；而且还可以减小薄膜晶体管的尺寸，从而可以提高开口率。
实施例2
本发明实施例还提供一种薄膜晶体管，如图2d、图2e、图2g、图2h、图2i或图2j所示，该薄膜晶体管包括栅极10、栅绝缘层20、有源层11、刻蚀阻挡层12、第一极14和第二极13，刻蚀阻挡层12具有第一过孔12’；
第一极14形成在第一过孔12’位置处完全覆盖第一过孔12’且通过第一过孔12’与有源层11相连；
第二极13和刻蚀阻挡层12在有源层11上的正投影无间隙。具体地，第二极13的一部分覆盖刻蚀阻挡层12的边沿，一部分与有源层11相连。当然，在实际应用中，还可以第二极13设置在有源层11上，且与刻蚀阻挡层12的侧壁贴合。
本实施例提供的薄膜晶体管为上述实施例1提供的薄膜晶体管的制备方法相对应的产品结构，因此，不仅可以解决由于次沟道影响产生的驼峰效应，从而可以改善薄膜晶体管的特性；而且还可以解决次沟道受较多离子损伤使其稳定性较差，从而在产品端造成信赖性的问题。
优选地，有源层的图形与第一极14、第二极13和刻蚀阻挡层12的图形相同，在这种情况下，可以以第一极14、第二极13和刻蚀阻挡层12的图形作为掩膜，将有源材料层形成为有源层的图形，从而可以减少一个构图工艺。
优选地，如图2f或图2g所示，栅极10的与第一过孔12’对应的位置处设置有第二过孔17。通过设置第二过孔17，可以减小栅极10与第一过孔12’位置处形成的第二极13或第一电极14之间的寄生电容，以降低电学不良风险。
进一步优选地，第一过孔12’和所述第二过孔17在栅极上的正投影完全重合，也就是说，二者的形状尺寸相同，这样，可以合理地减少栅极和第一电极14之间的寄生电容。
优选地，第二极13沿刻蚀阻挡层12的周向设置，且具有一开口，可以减少第二极13与栅极10之间的寄生电容，以降低电学不良风险。
优选地，如图2d所示，第二极13的形状为U型，可以相对减少第二极13与栅极10之间的寄生电容。
优选地，如图2h所示，第二极13的形状为L型，这样，可以很大程度地减少第二极13与栅极10之间的寄生电容；另外由于在第二极13中去掉的一条边与第一电极14之间不再形成沟道，因此，可以减少设计的刻蚀阻挡层12宽度，也就可以减小薄膜晶体管的尺寸，从而可以提高开口率。
优选地，第二极13沿刻蚀阻挡层12的一侧设置，如图2i所示，这样，不仅可以最大程度地减少第二极13与栅极10之间的寄生电容；而且还可以减小薄膜晶体管的尺寸，从而可以提高开口率。
关于本实施例中各组成部分的制备方法及原理已在上述实施例1中进行了详细地解释说明，具体可参见上述实施例1中的内容，此处不再赘述。
实施例3
本发明实施例还提供一种阵列基板，其包括实施例2所述的薄膜晶体管。
本发明实施例提供的阵列基板，由于包括本发明上述实施例2提供的薄膜晶体管，因此，不仅可以改善阵列基板的特性，而且还可以解决由于薄膜晶体管的次沟道稳定性造成的产品信赖性的问题。
具体地，在制备该阵列基板时，可以在上述实施例1中的步骤S1至步骤S7的基础上，再通过增加下述步骤S8和步骤S9来实现：
S8，在第一电极14上形成钝化层15的图形，其中，钝化层15上具有第三过孔18，如图3a和图3c所示。
第三过孔18用于连接第一电极14和像素电极16。其中，在第一电极14上形成钝化层15的图形时，可以先通过等离子增强化学气相沉积法形成钝化层15，然后通过光刻工艺在钝化层15上面形成第三过孔18。钝化层15的材料可以为氧化硅或氮化硅等。
S9，在钝化层15的图形上形成像素电极16的图形，像素电极16通过第三过孔18与第一电极14相连，如图3b、图3c、图3d、图3e或图3f所示，其中，图3c为沿图3b中A-A线的剖视图；图3f为沿图3d和图3e中A-A线的剖视图。
其中，在钝化层15的图形上形成像素电极16的图形时，可以先通过磁控溅射加曝光和湿法刻蚀形成均匀厚度的透明导电薄膜，然后通过光刻工艺形成像素电极16的图形。透明导电薄膜的厚度可以为 材料可以为ITO。
另外，如图3b所示，当第二极13的形状为U型时，像素电极16一端通过第三过孔18连接在第一电极14上，另一端通过第二极13的开口一端延伸出。这样设置的优点是由于开口端下方没有设置第二极13，因此，不仅像素电极16不会与第二极13形成较大的寄生电容，从而可以减小电学不良发生的风险；而且开口一端也没有第二极13导致的台阶，可以减小因为ITO爬坡导致的断裂等不良现象。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (19)

1.一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、刻蚀阻挡层、第一极和第二极，其特征在于，所述刻蚀阻挡层具有第一过孔；
所述第一极形成在所述第一过孔位置处完全覆盖所述第一过孔和边沿区域，且通过所述第一过孔与所述有源层相连；
所述第二极和所述刻蚀阻挡层在所述有源层上的正投影无间隙。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极的与所述第一过孔对应的位置处设置有第二过孔。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一过孔和所述第二过孔在栅极上的正投影完全重合。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二极设置在所述有源层上，且与所述刻蚀阻挡层的侧壁贴合。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二极的一部分覆盖所述刻蚀阻挡层的边沿，一部分与所述有源层相连。
6.根据权利要求5所述薄膜晶体管，其特征在于，所述第二极沿所述刻蚀阻挡层的周向设置，且具有一开口。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第二极的形状为U型。
8.根据权利要求6所述的薄膜晶体管，其特征在于，所述第二极的形状为L型。
9.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二极沿所述刻蚀阻挡层的一侧设置。
10.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
提供一基板；
在基板上形成栅极的图形；
在具有栅极的图形的基板上形成栅绝缘层；
在具有栅绝缘层的基板上形成有源材料层；
在具有有源材料层的基板上形成刻蚀阻挡层的图形，所述刻蚀阻挡层具有第一过孔；
在具有刻蚀阻挡层的图形的基板上形成包括第一极和第二极的图形，第一极完全覆盖所述第一过孔且通过所述第一过孔与有源材料层相连；第二极和所述刻蚀阻挡层在所述有源材料层上的正投影无间隙；
以所述第一极和第二极的图形以及刻蚀阻挡层的图形为掩膜，对所述有源材料层进行图形化处理，形成有源层的图形。
11.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，所述栅极的图形包括：在所述栅极的与所述第一过孔对应的位置处设置有第二过孔。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述第一过孔和所述第二过孔在栅极上的正投影完全重合。
13.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，所述第二极设置在所述有源材料层上，且与所述刻蚀阻挡层的侧壁贴合。
14.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，所述第二极的一部分覆盖所述刻蚀阻挡层的边沿，一部分与所述有源材料层相连。
15.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，第二极沿所述刻蚀阻挡层的周向设置，且具有一开口。
16.根据权利要求15所述的薄膜晶体管的制备方法，其特征在于，第二极的形状为U型。
17.根据权利要求15所述的薄膜晶体管的制备方法，其特征在于，第二极的形状为L型。
18.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，第二极沿所述刻蚀阻挡层的一侧设置。
19.一种阵列基板，其特征在于，包括权利要求1-9任意一项所述的薄膜晶体管。
CN201710334008.5A 2017-05-12 2017-05-12 薄膜晶体管及其制备方法、阵列基板 Active CN108878515B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710334008.5A CN108878515B (zh) 2017-05-12 2017-05-12 薄膜晶体管及其制备方法、阵列基板
EP17861194.3A EP3417485A4 (en) 2017-05-12 2017-08-24 THIN FILM TRANSISTOR, ARRAYSUBSTRAT, DISPLAY DEVICE AND METHOD FOR THE PRODUCTION OF A THIN FILM TRANSISTOR
PCT/CN2017/098827 WO2018205450A1 (en) 2017-05-12 2017-08-24 Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
US15/768,297 US11244970B2 (en) 2017-05-12 2017-08-24 Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710334008.5A CN108878515B (zh) 2017-05-12 2017-05-12 薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN108878515A true CN108878515A (zh) 2018-11-23
CN108878515B CN108878515B (zh) 2022-02-25

Family

ID=64105061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710334008.5A Active CN108878515B (zh) 2017-05-12 2017-05-12 薄膜晶体管及其制备方法、阵列基板

Country Status (4)

Country Link
US (1) US11244970B2 (zh)
EP (1) EP3417485A4 (zh)
CN (1) CN108878515B (zh)
WO (1) WO2018205450A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261682A (zh) * 2020-01-21 2020-06-09 京东方科技集团股份有限公司 电容结构、像素结构、显示面板
WO2025001595A1 (zh) * 2023-06-29 2025-01-02 京东方科技集团股份有限公司 显示基板和显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
KR20210085218A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101136298B1 (ko) 2005-05-13 2012-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5081444B2 (ja) * 2006-12-21 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置
KR101393636B1 (ko) * 2007-07-24 2014-05-09 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101101034B1 (ko) * 2009-10-27 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103489921B (zh) * 2013-09-29 2016-02-17 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
US9461066B2 (en) 2012-08-10 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device
CN103219391B (zh) 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102147849B1 (ko) * 2013-08-05 2020-08-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103715270B (zh) 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
US9634036B1 (en) 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
CN105789320A (zh) 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN106024908A (zh) 2016-07-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管制作方法和阵列基板制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261682A (zh) * 2020-01-21 2020-06-09 京东方科技集团股份有限公司 电容结构、像素结构、显示面板
CN111261682B (zh) * 2020-01-21 2022-12-02 京东方科技集团股份有限公司 电容结构、像素结构、显示面板
WO2025001595A1 (zh) * 2023-06-29 2025-01-02 京东方科技集团股份有限公司 显示基板和显示面板

Also Published As

Publication number Publication date
WO2018205450A1 (en) 2018-11-15
CN108878515B (zh) 2022-02-25
US11244970B2 (en) 2022-02-08
EP3417485A1 (en) 2018-12-26
EP3417485A4 (en) 2019-08-14
US20200258919A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
GB2557844A (en) Liquid crystal display panel, array substrate, and manufacturing method therefor
CN104966720B (zh) Tft基板结构及其制作方法
CN107464820A (zh) Esl型tft基板及其制作方法
TWI578544B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN108878515A (zh) 薄膜晶体管及其制备方法、阵列基板
KR102232539B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN105514173B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
WO2019090868A1 (zh) 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管
US10593807B2 (en) Array substrate and fabricating method thereof
US20180166562A1 (en) Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device
CN103618004B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109037343A (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN111697009A (zh) 一种oled显示面板及其制造方法
CN115394796A (zh) 显示面板和电子终端
CN104253158B (zh) 薄膜晶体管及其制造方法
US9793302B1 (en) Active device
KR102758927B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2019127681A1 (zh) 一种阵列基板及制备方法
CN105070722A (zh) Tft基板结构及其制作方法
CN104362180A (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
WO2020232946A1 (zh) 改善金属氧化物tft特性的结构与其制作方法
CN110190132A (zh) 薄膜晶体管器件及其制备方法
CN110634957A (zh) Tft器件及其制备方法、tft阵列基板、显示装置
CN113224172B (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant