[go: up one dir, main page]

CN108831874A - 集成电路的封装结构 - Google Patents

集成电路的封装结构 Download PDF

Info

Publication number
CN108831874A
CN108831874A CN201810891358.6A CN201810891358A CN108831874A CN 108831874 A CN108831874 A CN 108831874A CN 201810891358 A CN201810891358 A CN 201810891358A CN 108831874 A CN108831874 A CN 108831874A
Authority
CN
China
Prior art keywords
base island
integrated circuit
lead frame
silver
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810891358.6A
Other languages
English (en)
Inventor
施保球
黄乙为
程浪
易炳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Style Science And Technology Ltd
On Bright Electronics Shanghai Co Ltd
Original Assignee
Guangdong Style Science And Technology Ltd
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Style Science And Technology Ltd, On Bright Electronics Shanghai Co Ltd filed Critical Guangdong Style Science And Technology Ltd
Priority to CN201810891358.6A priority Critical patent/CN108831874A/zh
Publication of CN108831874A publication Critical patent/CN108831874A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的集成电路的封装结构技术目的提供一种在不改变现有的TO‑252‑5的外形结构不变的情况下，在塑封体内将和基岛相连的脚断开，使基岛悬空，进而提升集成电路整体性能的集成电路的封装结构。集成电路的封装结构，其特征是：包括有引线框，所述引线框在宽度方向各列之间设有横梁，并且在基岛的长度方向两侧和横梁之间各设有台阶式吊筋。本发明现有技术中的的PCB部分不需要改动，允许基岛和任何一个外引线框间的电压压差设计得更大，约为原来的3倍以上；通用性强，适用于集成电路中应用。

Description

集成电路的封装结构
技术领域
本发明涉及一种集成电路，更具体的说，涉及一种集成电路的封装结构。
背景技术
现有的集成电路中TO-252系列的封装形式具体分有TO-252-3（I/0为3个脚的表面贴装形式）、TO-251-3（I/O为3个脚的直插式封装形式）、TO-252-5（I/0为5个脚的表面贴装形式）、TO-251-5（I/O为5个脚的直插式封装形式）。以TO-252-5为例进行说明；TO-252-5主要用于功放集成电路的封装，其结构是放置芯片的基岛背面裸露在外，便于散热； 基岛背面的三个被塑封的边有台阶，基岛的正面有凹槽，包括凹槽在内的整个正面或者镀银或者不镀银，用胶或者金属焊料粘结集成电路芯片，用金属丝将芯片和外引线脚塑封体内连接，同时根据电性能需要用金属丝将芯片和基岛正面连接，即地线。附件一是现有的TO-252-5封装结构；附件三是现有的TO-252-5的引线框结构；5个外引线脚(I/O)中的第3脚在封装体内的部分和基岛连接，起导电、导热作用，更是起到在引线框制造过程和集成电路封装过程中固定基岛作用以及产品成型后锁定基岛的作用。但正是由于这个pin3和基岛相连的结构，造成TO-252-5的结构缺点是有一个外引线脚脚在塑封体内和基岛相连，通常情况下是Pin3脚和基岛相连，这样基岛和该相连的脚在电性能上形成导通，基岛和连接的这个脚为一个脚，例如，如果Pin3和基岛相连，那Pin3和基岛就为同一个脚。这样该结构I/O的数目只能是5个;且外引线脚之间间隙较小，允许的击穿电压比较小。现有的集成电路TO-252-5封装形式，主要用于功放集成电路的封装，其结构是放置芯片的基岛的背面裸露在外，便于散热；5个外引线脚(I/O)中的第3脚在封装体内的部分和基岛连接，起导电、导热作用，更是起到在引线框制造过程和集成电路封装过程中固定基岛作用以及产品成型后锁定基岛的作用。但正是由于这个pin3和基岛相连的结构，造成TO-252-5的结构缺点是有一个外引线脚在塑封体内和基岛相连，通常情况下是Pin3脚和基岛相连，这样基岛和该相连的脚在电性能上形成导通，基岛和连接的这个脚为同一个脚，例如，如果Pin3和基岛相连，那Pin3和基岛就为同一个脚。这样该结构I/O的数目只能是5个，且外引线脚之间间隙较小，允许击穿电压小，容易造成故障。如果需要I/O数目为6个时就无法实现，需要新的封装形式，如做成6个外引线脚的封装形式，产品的体积变大，成本高，通用性差，客户的PCB板需要改动；且如果外引线脚之间压差较大的时候，外引线脚之间的间距需要更大，这样产品的体积需要进一步扩大，成本更高。
发明内容
本发明的技术目的是克服现有技术中，引线框基岛在设计上存在着将基岛作为一个引脚而导致击穿电压小，容易生产故障及外引线脚I/O的数目少的技术问题；提供一种在不改变现有的TO-252-5的外形结构不变的情况下，在塑封体内将和基岛相连的脚断开，使基岛悬空，进而提升集成电路整体性能的集成电路的封装结构。
为实现以上技术目的，本发明的技术方案是：
集成电路的封装结构，其特征是：包括有引线框，所述引线框在宽度方向各列之间设有横梁，并且在基岛的长度方向两侧和横梁之间各设有台阶式吊筋。
更进一步的，所述吊筋在塑封体内呈台阶形。
更进一步的，所述吊筋和基岛相连接处呈亚十字形结构，利于进一步锁定基岛。
更进一步的，所述基岛的正面镀银区设于由凹槽围起来的区域内，且镀银区不接触到凹槽。
这样在引线框制造和集成电路封装过程中悬空的基岛就被横梁和吊筋的结构固定住，直到在封装成型时，才将露在塑封体外的吊筋切断。为了被树脂包封后，基岛能锁的更牢，吊筋在塑封体内呈台阶形；且吊筋和基岛相近的地方做成亚十字形，利于进一步锁定基岛；由于要连接地线，基岛正面需要镀银，由于树脂和银的结合力小于树脂和铜的结合力，为了防止水汽的侵入影响树脂和基岛的结合，基岛的正面镀银区位于凹槽围起来的区域内，且镀银区不接触到凹槽。这样裸露在集成电路背面的的基岛背面可以单独成为一个I/0脚，实现了I/O数为6个；且在塑封体内，由于基岛悬空，且基岛是下沉于原引线框的框体外围问分，基岛和引线脚的垂直距离为1.07mm左右，将电压差最大的两个端口，其中一个设置在基岛，另一个设置在外引线脚，这样允许基岛和任何一个外引线框间的电压压差很大，约为原来的3倍以上。
本发明的有益技术效果是：不需要改变原来外引线脚的间距和原封装外形，现有技术中的的PCB部分不需要改动，允许基岛和任何一个外引线框间的电压压差设计得更大，约为原来的3倍以上；通用性强。本发明具体为半导体集成电路产业链中的封装行业，该集成电路TO-252系列封装形式的基岛悬空结构，可用在半导体功率分立器件、半导体功率集成电路、驱动集成电路、适配器电路封装等，应用非常广泛。
附图说明
图1是本发明一个实施例的结构示意图。
具体实施方式
结合图1，在本发明集成电路的封装结构的实施中，包括有引线框，所述在引线框宽度方向各列之间设有一个横梁102，并且在基岛100的长度方向两侧和横梁之间各加一个台阶式吊筋101；所述吊筋在塑封体内呈台阶形。
所述吊筋101和基岛100相连接片呈亚十字形结构，利于进一步锁定基岛。所述基岛的正面镀银区设于由凹槽围起来的区域内，且镀银区不接触到凹槽。集成电路的制造一般是先设计制造出引线框，然后进入集成电路封装工序，在完成装片、焊线、树脂包封后，切筋成型时产品和引线框分离，形成一个完整的产品。本发明设计的产品结构成型后由于基岛是悬空的，为保证引线框制造和产品封装过程中基岛能保持在一个不变的位置。所以设计了一款特别引线框。在引线框宽度方向各列之间加一个横梁，然后在基岛的长度方向两测和横梁之间各加一个台阶式吊筋。这样在引线框制造和集成电路封装过程中悬空的基岛就被横梁和吊筋的结构固定住，直到在封装成型时，才将露在塑封体外的吊筋切断。为了被树脂包封后，基岛能锁的更牢，吊筋在塑封体内呈台阶形；且吊筋和基岛相近的地方做成亚十字形，利于进一步锁定基岛；由于要连接地线，基岛正面需要镀银，由于树脂和银的结合力小于树脂和铜的结合力，为了防止水汽的侵入影响树脂和基岛的结合，基岛的正面镀银区位于凹槽围起来的区域内，且镀银区不接触到凹槽。这样可以是镀银面积尽量小，增大树脂和基岛的结合力；另一方面基岛正面的凹槽没有银的话，凹槽的锁定作用更大；如果产品不需要地线的话，基岛正面可以不镀银；或者基岛正面镀银为线条状、点状等。和原来的结构相比，基岛背面的三个被塑封的边缘有台阶，且台阶进行粗糙化，使树脂和基岛锁的更牢。因此本发明最终的结构是基岛不和外引线脚塑封体内任何一个脚相连，塑封体内基岛长度方向的两端有两个台阶式吊筋固定，且吊筋靠近基岛的部分有一个亚十字形结构；基岛的正面可以不镀银；如果要镀银的话，镀银的区域位于凹槽围起来的区域内，且不碰到凹槽；镀银的形状也可以是点状、线条状；塑封体内基岛正面有点胶或者金属焊料粘结集成电路芯片，可以是一个芯片，也可以是几个芯片；芯片可以堆叠，也可以水平放置；芯片和外引线脚塑封体内的部分用金属丝连接；如果有地线，芯片和基岛正面金属丝连接，金属丝可以是金丝、铜丝、银合金丝等。本发明的TO-252-5的结构想对于现有的TO-252-5结构，输入/输出（I/O）的数量有5个变成6个；输入/输出端的最大击穿电压大约是原来结构的3倍。同样，本发明结构、方法和思路可以适用于TO-252-3、TO-251-3、TO-251-5。
在本发明的实施中，将TO-252-5的I/O数目由5个扩展到6个。当采用TO-252-5封装的集成电路时，如果遇到I/O的数目为6个时，原来的结构只有5个就不满足要求了，且外引线脚之间的击穿电压小。如果采用本发明的结构，不需要改用其他封装形式。本发明在不改变现有的TO-252-5的外形结构的情况下，在塑封体内将基岛和相连的外引线脚断开，使基岛悬空。这样裸露的基岛背面可以单独成为一个I/0脚，实现了I/O数为6个；且在塑封体内，由于基岛悬空，且基岛是下沉的，基岛和引线脚的垂直距离为1.07mm左右，允许基岛和任何一个外引线框间的电压约为原来的3倍左右。

Claims (4)

1.集成电路的封装结构，其特征是：包括有引线框，所述引线框在宽度方向各列之间设有横梁，并且在基岛的长度方向两侧和横梁之间各设有台阶式吊筋。
2.根据权利要求1所述的集成电路的封装结构，其特征是：所述吊筋在塑封体内呈台阶形。
3.根据权利要求1所述的集成电路的封装结构，其特征是：所述吊筋和基岛相连接处呈亚十字形结构，利于进一步锁定基岛。
4.根据权利要求1所述的集成电路的封装结构，其特征是：所述基岛的正面镀银区设于由凹槽围起来的区域内，且镀银区不接触到凹槽。
CN201810891358.6A 2018-08-07 2018-08-07 集成电路的封装结构 Pending CN108831874A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810891358.6A CN108831874A (zh) 2018-08-07 2018-08-07 集成电路的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810891358.6A CN108831874A (zh) 2018-08-07 2018-08-07 集成电路的封装结构

Publications (1)

Publication Number Publication Date
CN108831874A true CN108831874A (zh) 2018-11-16

Family

ID=64153695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810891358.6A Pending CN108831874A (zh) 2018-08-07 2018-08-07 集成电路的封装结构

Country Status (1)

Country Link
CN (1) CN108831874A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364928A (zh) * 2018-04-11 2018-08-03 气派科技股份有限公司 一种集成电路封装结构及其加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04748A (ja) * 1990-04-17 1992-01-06 Mitsubishi Electric Corp リードフレームおよび半導体装置の製造方法
JP2002373964A (ja) * 2001-06-14 2002-12-26 Nec Kansai Ltd リードフレーム
CN101661894A (zh) * 2008-08-28 2010-03-03 三洋电机株式会社 树脂密封型半导体装置及其制造方法、树脂密封型电子装置
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法
CN205911303U (zh) * 2016-07-29 2017-01-25 广东气派科技有限公司 一种六引脚的cpc8封装引线框结构
CN106409806A (zh) * 2016-12-06 2017-02-15 四川富美达微电子有限公司 一种ic引线支架
CN108878384A (zh) * 2018-07-11 2018-11-23 广东气派科技有限公司 集成电路封装中基岛悬空的引线框结构
CN208570593U (zh) * 2018-08-07 2019-03-01 广东气派科技有限公司 集成电路的封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04748A (ja) * 1990-04-17 1992-01-06 Mitsubishi Electric Corp リードフレームおよび半導体装置の製造方法
JP2002373964A (ja) * 2001-06-14 2002-12-26 Nec Kansai Ltd リードフレーム
CN101661894A (zh) * 2008-08-28 2010-03-03 三洋电机株式会社 树脂密封型半导体装置及其制造方法、树脂密封型电子装置
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法
CN205911303U (zh) * 2016-07-29 2017-01-25 广东气派科技有限公司 一种六引脚的cpc8封装引线框结构
CN106409806A (zh) * 2016-12-06 2017-02-15 四川富美达微电子有限公司 一种ic引线支架
CN108878384A (zh) * 2018-07-11 2018-11-23 广东气派科技有限公司 集成电路封装中基岛悬空的引线框结构
CN208570593U (zh) * 2018-08-07 2019-03-01 广东气派科技有限公司 集成电路的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364928A (zh) * 2018-04-11 2018-08-03 气派科技股份有限公司 一种集成电路封装结构及其加工方法
CN108364928B (zh) * 2018-04-11 2024-06-21 气派科技股份有限公司 一种集成电路封装结构及其加工方法

Similar Documents

Publication Publication Date Title
TW201644024A (zh) 晶片封裝結構及其製造方法
US9190351B2 (en) Semiconductor device with webbing between leads
TW201828431A (zh) 一種封裝結構及其製造方法
CN103050467B (zh) 封装结构及其制造方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN103295979A (zh) 封装结构及其制造方法
CN208570593U (zh) 集成电路的封装结构
CN206293435U (zh) 半导体器件与半导体封装件
CN206059373U (zh) 半导体器件和电子装置
US9318423B2 (en) Leadless package type power semiconductor module
CN108831874A (zh) 集成电路的封装结构
US20160293523A1 (en) Semiconductor device including conductive clip with flexible leads and related methods
CN101764114A (zh) 一种倒装式封装结构及其制作方法
CN104779224B (zh) 一种功率器件的qfn封装结构
CN104617002A (zh) 一种半导体封装方法及结构
CN205122576U (zh) 用于无引脚封装结构的引线框架及封装结构
CN211578741U (zh) 导线框架及包含其的集成电路封装体
CN114649216A (zh) 制造半导体器件的方法、使用的组件和相应的半导体器件
CN201936866U (zh) 一种功率半导体封装结构
CN204271072U (zh) 引线框架封装结构
CN205984972U (zh) 一种引线框架结构
CN110400786A (zh) 一种无引脚封装半导体产品及其加工方法
CN212967687U (zh) 引线框架
CN104658985B (zh) 超薄半导体器件及制备方法
CN207731924U (zh) 一种功率器件引线框结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116