[go: up one dir, main page]

CN108807547B - 薄膜晶体管及其制备方法、阵列基板及其制备方法 - Google Patents

薄膜晶体管及其制备方法、阵列基板及其制备方法 Download PDF

Info

Publication number
CN108807547B
CN108807547B CN201710311944.4A CN201710311944A CN108807547B CN 108807547 B CN108807547 B CN 108807547B CN 201710311944 A CN201710311944 A CN 201710311944A CN 108807547 B CN108807547 B CN 108807547B
Authority
CN
China
Prior art keywords
layer
thin film
active layer
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710311944.4A
Other languages
English (en)
Other versions
CN108807547A (zh
Inventor
盖翠丽
王玲
张保侠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710311944.4A priority Critical patent/CN108807547B/zh
Priority to PCT/CN2018/071310 priority patent/WO2018201748A1/zh
Priority to US16/078,750 priority patent/US10629747B2/en
Priority to EP18752668.6A priority patent/EP3621120B1/en
Publication of CN108807547A publication Critical patent/CN108807547A/zh
Application granted granted Critical
Publication of CN108807547B publication Critical patent/CN108807547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本公开提供了一种薄膜晶体管及其制备方法、阵列基板及其制备方法。该薄膜晶体管包括：衬底基板以及设置于所述衬底基板上的金属遮光层、第一有源层、栅电极、源电极和漏电极；设置于所述第一有源层和所述金属遮光层之间的间隔层；其中，所述第一有源层包括沟道区，所述间隔层设置于所述沟道区和所述金属遮光层之间。间隔层可以增加有源层的沟道区与金属遮光层之间的间隔距离，以降低或消除有源层的沟道区与金属遮光层之间的寄生电容问题，可以提高薄膜晶体管的电学性能。

Description

薄膜晶体管及其制备方法、阵列基板及其制备方法
技术领域
本公开至少一个实施例涉及一种薄膜晶体管及其制备方法、阵列基板及其制备方法。
背景技术
薄膜晶体管中的有源层在受光照的影响下，有源层中的光生载流子会增加，导致薄膜晶体管的漏电流增加。为避免上述现象，通常在薄膜晶体管中设置遮光层以阻止光照射到有源层上。但是，在遮光层为金属材料的情况下，遮光层和有源层之间会产生寄生电容，该寄生电容会导致薄膜晶体管的漏电流增加，影响薄膜晶体管的电学性能。
公开内容
本公开至少一个实施例提供了一种薄膜晶体管及其制备方法、阵列基板及其制备方法以解决上述技术问题。
本公开至少一个实施例提供一种薄膜晶体管，包括：衬底基板以及设置于所述衬底基板上的金属遮光层、第一有源层、栅电极、源电极和漏电极；设置于所述第一有源层和所述金属遮光层之间的间隔层；其中，所述第一有源层包括沟道区，所述间隔层设置于所述沟道区和所述金属遮光层之间。
例如，本公开至少一个实施例提供的薄膜晶体管，还可以包括：设置于所述第一有源层和所述金属遮光层之间的缓冲层。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述间隔层为绝缘层；并且所述间隔层设置于所述第一有源层和所述缓冲层之间，和/或所述间隔层设置于所述金属遮光层和所述缓冲层之间。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述间隔层为第二有源层，所述第二有源层设置于所述第一有源层和所述缓冲层之间，并且所述第二有源层的电阻率大于所述第一有源层的电阻率。
例如，在本公开至少一个实施例提供的薄膜晶体管中，在垂直于所述衬底基板的方向上，所述间隔层在所述衬底基板上的投影与所述第一有源层的所述沟道区在所述衬底基板上的投影重合。
例如，在本公开至少一个实施例提供的薄膜晶体管中，在垂直于所述衬底基板的方向上，所述间隔层在所述衬底基板上的投影与所述第一有源层在所述衬底基板上的投影重合。
本公开至少一个实施例提供一种阵列基板，包括上述任一实施例中的薄膜晶体管。
例如，本公开至少一个实施例提供的阵列基板，还可以包括：设置于所述衬底基板上的存储电容，所述存储电容包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介质层。
例如，在本公开至少一个实施例提供的阵列基板中，所述薄膜晶体管的所述金属遮光层与所述第一电极为同层且同材料设置；和/或所述薄膜晶体管的所述栅电极与所述第二电极同层且同材料设置。
例如，在本公开至少一个实施例提供的阵列基板中，所述缓冲层可以配置为所述介质层。
例如，在本公开至少一个实施例提供的阵列基板中，所述间隔层与所述存储电容可以设置为彼此间隔开。
本公开至少一个实施例提供一种薄膜晶体管中的制备方法，包括：提供衬底基板；在所述衬底基板上形成遮光层、第一有源层、栅电极、源电极和漏电极；其中，所述方法还包括在所述第一有源层和所述金属遮光层之间形成间隔层，所述第一有源层包括沟道区，所述间隔层形成在所述沟道区和所述金属遮光层之间。
例如，本公开至少一个实施例提供的薄膜晶体管的制备方法还可以包括：在所述第一有源层和所述金属遮光层之间形成缓冲层。
例如，在本公开至少一个实施例提供的薄膜晶体管的制备方法中，所述间隔层为绝缘层；以及所述间隔层形成在所述第一有源层和所述缓冲层之间，和/或所述间隔层形成在所述金属遮光层和所述缓冲层之间。
例如，在本公开至少一个实施例提供的薄膜晶体管的制备方法中，所述间隔层为第二有源层；以及所述第二有源层形成于所述第一有源层和所述缓冲层之间，并且所述第二有源层的电阻率大于所述第一有源层的电阻率。
例如，在本公开至少一个实施例提供的薄膜晶体管的制备方法中，在所述衬底基板上形成所述第一有源层可以包括：在所述衬底基板上形成第一半导体薄膜；采用第一掩膜板对所述第一半导体薄膜进行图案化处理以形成所述第一有源层；以及在所述衬底基板上形成所述间隔层包括：在所述衬底基板上形成间隔层薄膜；采用所述第一掩膜板对所述间隔层薄膜进行图案化处理以形成所述间隔层。
本公开至少一个实施例提供一种阵列基板的制备方法，包括上述任一项所述的薄膜晶体管的制备方法。
例如，本公开至少一个实施例中提供的阵列基板的制备方法还可以包括：在所述衬底基板上形成存储电容；其中，所述存储电容包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的介质层。
例如，在本公开至少一个实施例中提供的阵列基板的制备方法中，所述间隔层与所述存储电容设置为彼此间隔开。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1a为一种薄膜晶体管的截面图；
图1b为图1a所示薄膜晶体管的局部结构示意图；
图2a为本公开一个实施例提供的一种薄膜晶体管的截面图；
图2b为根据本公开实施例的薄膜晶体管的间隔层的设置示意图；
图2c为根据本公开实施例的薄膜晶体管的间隔层的另一设置示意图；
图2d为根据本公开实施例的薄膜晶体管的间隔层的另一设置示意图；
图3为本公开实施例提供的另一种薄膜晶体管的截面图；
图4为本公开一个实施例提供的再一种薄膜晶体管的截面图；
图5为本公开一个实施例提供的一种阵列基板的截面图；
图6a～图6f为本公开一个实施例提供的一种薄膜晶体管的制备方法的过程图；以及
图7a～图7f为本公开一个实施例提供的一种阵列基板的制备方法的过程图。
附图标记：
100-衬底基板；200-金属遮光层；300-缓冲层；400-间隔层；500-有源层；510-源极区；520-漏极区；530-沟道区；600-栅绝缘层；700-栅电极；800-层间介质层；801-钝化层；810-第一过孔；820-第二过孔；900-源漏电极层；910-源电极；920-漏电极；1100-第一电极；1200-第二电极；1300-第二介质层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1a为一种薄膜晶体管的截面图，图1b为图1a所示薄膜晶体管的局部结构示意图。例如图1a和图1b所示，薄膜晶体管可以包括：衬底基板100’以及设置于衬底基板100’上的金属遮光层200’、缓冲层300’、有源层500’、栅绝缘层600’、栅电极700’和源漏电极层900’等结构。金属遮光层200’可以阻挡光线从衬底基板100’侧入射到有源层500’上。但是由于金属遮光层200’和有源层500’之间的间隔距离L1较小，两者之间会产生寄生电容，该寄生电容使得薄膜晶体管产生背沟道效应，导致阈值电压发生漂移，进而使得薄膜晶体管的漏电流增加。
本公开至少一个实施例提供一种薄膜晶体管及其制备方法、阵列基板及其制备方法。该薄膜晶体管包括：衬底基板以及设置于衬底基板上的金属遮光层、第一有源层、栅电极、源电极和漏电极；设置于第一有源层和金属遮光层之间的间隔层；其中，第一有源层包括沟道区，间隔层设置于沟道区和金属遮光层之间。间隔层可以增加薄膜晶体管的第一有源层和金属遮光层之间的间隔距离，尤其是增加第一有源层的沟道区和金属遮光层之间的间隔距离，从而可以缓解或消除第一有源层(尤其是第一有源层的沟道区)与金属遮光层之间的寄生电容问题，提高薄膜晶体管的电学性能。
下面将结合附图对根据本公开实施例的薄膜晶体管及其制备方法、阵列基板及其制备方法进行详细的描述。
本公开至少一个实施例提供一种薄膜晶体管，图2a为本公开一个实施例提供的一种薄膜晶体管的截面图。例如图2a所示，薄膜晶体管包括：衬底基板100以及设置于衬底基板100上的金属遮光层200、第一有源层500、栅电极700、源漏电极层900(包括源电极910和漏电极920)以及设置于第一有源层500和金属遮光层200之间的间隔层400，其中，第一有源层500包括沟道区530(参考图2c)，间隔层400设置于沟道区和金属遮光层500之间。
需要说明的是，只要在第一有源层500的沟道区和金属遮光层200之间设置间隔层400即可增加两者之间的间隔距离以降低或消除两者之间的寄生电电容。所以在本公开实施例中，在垂直于衬底基板100的方向上，只要间隔层400的厚度可以降低或消除第一有源层500的沟道区和金属遮光层200之间的寄生电容即可，间隔层400的具体厚度可以根据实际需求来确定，本公开在此对间隔层400的具体厚度不做限制。例如，在本公开至少一个实施例中，间隔层400配置为使得第一有源层500的沟道区和金属遮光层200之间的间隔距离不小于1微米。
在本公开至少一个实施例中，只要间隔层400可以增加第一有源层500的至少部分沟道区和金属遮光层400的间隔距离即可，对间隔层400的大小及具体设置位置不做限定。例如，在本公开的一些实施例中，间隔层400可以设置为增加第一有源层500的沟道区的部分区域和金属遮光层200之间的间隔距离；例如，在本公开的一些实施例中，间隔层400可以设置为增加第一有源层500的整个沟道区和金属遮光层200之间的间隔距离；例如，在本公开的再一些实施例中，间隔层400可以设置为增加整个第一有源层500和金属遮光层200之间的间隔距离。
下面通过几个示例对本公开实施例中的间隔层400的几种设置方式进行说明。
图2b为根据本公开实施例的薄膜晶体管的间隔层的设置示意图。例如，在本公开实施例的一个示例中，如图2b所示，在垂直于衬底基板100的方向上，间隔层400在衬底基板100上的投影与第一有源层500在衬底基板100上的投影重合，即间隔层400可以增加整个第一有源层500和金属遮光层200之间的间隔距离，从而可以降低或消除第一有源层500和金属遮光层200之间的寄生电容。此外，因为间隔层400和第一有源层500两者在衬底基板100上的投影重合，所以在实际生产工艺过程中，可以使用同一个掩膜板来制备第一有源层500和间隔层400二者，例如可以通过制备第一有源层500的掩膜板来制备间隔层400，如此可以降低生产成本。
图2c为根据本公开实施例的薄膜晶体管的间隔层的另一种设置示意图。例如，在本公开实施例的另一个示例中，如图2c所示，第一有源层500可以包括源极区510、漏极区520以及位于源极区510和漏极区520之间的沟道区530。例如，在本示例中，在垂直于衬底基板100的方向上，间隔层400在衬底基板100上的投影与第一有源层500的沟道区530在衬底基板100上的投影重合，即间隔层400设置为增加第一有源层500的沟道区530和金属遮光层200之间的间隔距离。间隔层400只要可以将第一有源层500的沟道区530和金属遮光层200间隔开，即可降低或消除第一有源层500的沟道区530和金属遮光层200之间的寄生电容。
图2d为根据本公开实施例的薄膜晶体管的间隔层的另一种设置示意图。例如，在本公开实施例的再一个示例中，如图2d所示，在垂直于衬底基板100的方向上，间隔层400在衬底基板100上的投影位于第一有源层500的沟道区530在衬底基板100上的投影之内，即间隔层400设置为增加第一有源层500的沟道区530的部分区域与金属遮光层200之间的间隔距离。如此，沟道区530与金属遮光层200之间产生的寄生电容减小，所以，间隔层400的设置仍可以降低第一有源层500的沟道区530与金属遮光层200之间的寄生电容。
例如，在本公开至少一个实施例中，薄膜晶体管可以为顶栅型薄膜晶体管或底栅型薄膜晶体管等。在本公开实施例中，对薄膜晶体管的类型不做限制，只要薄膜晶体管中需要设置金属遮光层以对有源层进行遮光即可。
例如，在本公开至少一个实施例中，薄膜晶体管为顶栅型薄膜晶体管，如图2a所示，本公开一个实施例提供的顶栅型薄膜晶体管可以包括：衬底基板100以及依次设置于衬底基板100上的金属遮光层200、间隔层400、第一有源层500、栅绝缘层600、栅电极700、层间介质层800和源漏电极层900。
例如，在本公开至少一个实施例中，薄膜晶体管为底栅型薄膜晶体管，图3为本公开实施例提供的另一种薄膜晶体管的截面图。例如图3所示，本公开一个实施例提供的底栅型薄膜晶体管可以包括：衬底基板100以及依次设置于衬底基板100上的栅电极700、栅绝缘层600、第一有源层500、源漏电极层900、钝化层801、间隔层400以及金属遮光层200等。金属遮光层200可以遮挡从上方对第一有源层500照射的光线(即，从第一有源层500的远离衬底基板100的一侧对第一有源层500照射的光线)。在图3所示的薄膜晶体管中，如果钝化层801较薄而使得第一有源层500与金属遮光层200的间隔距离较小，则第一有源层500与金属遮光层200仍然会产生寄生电容，在此情况下设置间隔层400可以增加金属遮光层200和第一有源层500之间的间隔距离，从而降低金属遮光层200和第一有源层500(尤其是金属遮光层200和第一有源层500的沟道区)之间的寄生电容。
钝化层801的材料例如可以包括氮化硅(SiNx)或者氧化硅(SiOx)等。底栅型薄膜晶体管中的其它结构的材料构成，可以参考顶栅型薄膜晶体管中各结构的材料构成，在此对底栅型薄膜晶体管中的各结构的材料构成不做赘述。
需要说明的是，间隔层400可以设置于金属遮光层200和钝化层801之间，也可以设置在钝化层801和第一有源层500之间，只要间隔层400位于金属遮光层200和第一有源层500之间即可，本公开的实施例对间隔层400的具体设置位置不做限制。
下面以薄膜晶体管为图2a所示的顶栅型薄膜晶体管为例，对本公开实施例中的技术方案进行进一步说明。
例如，在本公开至少一个实施例中，如图2a所示，薄膜晶体管还可以包括设置于第一有源层500和金属遮光层200之间的缓冲层300。缓冲层300可以作为一个过渡膜层，使有源层500与衬底基板100之间结合得更稳固，且可以防止衬底基板100或金属遮光层200中的有害杂质、离子等扩散到有源层500中。
例如，在本公开至少一个实施例中，如图2a所示，间隔层400可以设置于缓冲层300和金属遮光层200之间。例如，间隔层400可以为由绝缘材料构成的绝缘层，该绝缘材料例如可以包括氮化硅或氧化硅等材料。例如，间隔层400的制备材料可以与缓冲层300、栅绝缘层600或层间介质层800的制备材料相同，以便于降低产品的生产成本。
图4为本公开一个实施例提供的再一种薄膜晶体管的截面图。例如，如图4所示，间隔层400可以设置在第一有源层500和缓冲层300之间。例如，间隔层400可以为由绝缘材料构成的绝缘层。
例如，在本公开至少一个实施例中，如图4所示，间隔层400可以设置在第一有源层500和缓冲层300之间，间隔层400可以作为第二有源层，间隔层400的电阻率大于第一有源层500的电阻率。在此情形下，例如，间隔层400由半导体材料形成。由于第一有源层500和第二有源层400都可以为半导体材料，可以使用同一个掩膜板并且在同一构图工艺中同时得到第一有源层500和第二有源层400，降低薄膜晶体管的制备工艺。
在本公开至少一个实施例中，使得第二有源层400的电阻率大于第一有源层500的电阻率方法可以有多种。例如，制备第二有源层400的半导体材料的电阻率大于制备第一有源层500的半导体材料的电阻率，例如制备第二有源层400的半导体材料为非晶硅，制备第一有源层500的半导体材料为多晶硅。例如，可以通过掺杂工艺以使得第二有源层400的电阻率大于第一有源层500的电阻率。
需要说明的是，在本公开至少一个实施例提供的薄膜晶体管中，第一有源层500和金属遮光层200之间可以设置有一个间隔层400，也可以设置有两个或两个以上的间隔层400。本公开对间隔层400的设置数量不做限制。例如，可以在缓冲层300和第一有源层500之间以及缓冲层300和金属遮光层200之间都设置有间隔层400。
本公开至少一个实施例提供一种阵列基板，该基板可以包括上述任一实施例中的薄膜晶体管。
例如，在本公开至少一个实施例中，阵列基板还可以包括存储电容。图5为本公开一个实施例提供的一种阵列基板的截面图。例如，图5所示，本公开至少一个实施例中提供的阵列基板还可以包括：设置在衬底基板100上的存储电容C，该存储电容C可以包括第一电极1100、第二电极1200以及设置于第一电极1100和第二电极1200之间的介质层。
需要说明的是，在本公开实施例中，对存储电容C中的第一电极1100、第二电极1200和介质层的材料构成、设置方式等不做限制。例如，可以在制备薄膜晶体管的过程中同步制备存储电容C，以降低生产工艺的成本。
阵列基板一般包括由栅线和数据线相互交叉限定的多个像素单元，每个像素单元中设置有像素电极和控制像素电极开关的薄膜晶体管。当栅线施加的扫描信号(例如，电压信号)使得薄膜晶体管处于打开状态的情况下，数据线上的信号电压可以施加到该像素单元的像素电极上，从而使得该像素单元可以实现图像显示。为达到高质量的显示效果，施加在像素电极上的电压必须保持某一个常值直至下一次扫描信号到来。但是，像素电极上用以维持电压的电荷通常会快速泄露，导致像素电极上的电压过早降低，从而降低显示效果。因此，通常在每个像素单元中设置存储电容，该存储电容可以保持像素电极的电压在预定时间内稳定不变。
需要说明的是，在本公开实施例提供的阵列基板中，对于存储电容C中的第一电极1100和第二电极1200的具体连接位置不做限制，只要存储电容C可以维持像素单元中的像素电极的电压即可。例如，存储电容C的第二电极1200可以与像素单元中的像素电极电连接，存储电容C的第一电极1100可以与栅线或者阵列基板中设置的公共电极线电连接。
例如，在本公开至少一个实施例中，如图5所示，缓冲层300可以配置为存储电容C中的介质层。
介质层可以为单层结构，例如缓冲层300在第一电极1100和第二电极1200之间的部分可以配置为存储电容C的介质层。介质层也可以为两层或两层以上的结构。例如，在本公开至少一个实施例中，如图5所示，介质层至少包括第一介质层和第二介质层1300，缓冲层300可以作为第一介质层，第二介质层1300可以与薄膜晶体管中的栅绝缘层600同层且同材料设置。
例如，在本公开至少一个实施例中，如图5所示，存储电容C中的第一电极1100可以与薄膜晶体管中的金属遮光层200同层且同材料设置。
例如，在本公开至少一个实施例中，如图5所示，存储电容C中的第二电极1200可以与薄膜晶体管中的栅电极700同层且同材料设置。
例如，在本公开至少一个实施例中，如图5所示，间隔层400与存储电容C可以设置为彼此间隔开。如此，间隔层400既可以增加薄膜晶体管中的第一有源层500和金属遮光层200之间的间隔距离，降低或消除第一有源层500和金属遮光层200之间的寄生电容，又不会影响存储电容C的电容量。
本公开至少一个实施例还提供一种显示面板，该显示面板包括上述任一实施例中的阵列基板。
该显示面板的一个示例为液晶显示面板，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场以对液晶材料的旋转的程度进行控制从而进行显示操作。
该显示面板的另一个示例为有机发光二极管(OLED)显示面板，其中，阵列基板上形成有机发光材料的叠层，每个像素单元的阳极或阴极用于驱动有机发光材料发光以进行显示操作。
该显示面板的再一个示例为电子纸显示面板，其中，阵列基板上形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
本公开至少一个实施例提供一种薄膜晶体管的制备方法，该制备方法可以包括：提供衬底基板；在衬底基板上形成金属遮光层、第一有源层、栅电极、源电极和漏电极；其中，该方法还包括在第一有源层和金属遮光层之间形成间隔层，第一有源层包括沟道区，间隔层形成在沟道区和金属遮光层之间。例如，薄膜晶体管的具体化结构可以参考前述实施例(关于薄膜晶体管的实施例)中描述的相关内容，在此不做赘述。
为便于解释本公开实施例中薄膜晶体管的制备方法，在本公开实施例的至少一个示例中对该制备方法的过程进行说明，图6a～图6f为本公开一个实施例提供的一种薄膜晶体管的制备方法的过程图。以图2a所示的薄膜晶体管的结构为例，例如图6a～图6f所示，本公开一个示例中的薄膜晶体管的制备方法可以包括如下过程：
如图6a所示，提供衬底基板100，并在衬底基板100上形成金属遮光层200。例如，在该衬底基板100上沉积金属薄膜并对其进行构图工艺以形成金属遮光层200。
例如，衬底基板100可以为透明衬底，例如可以为玻璃或透明树脂等。
例如，金属遮光层200的制备材料只要是可以遮光的金属材料即可，例如金属遮光层200的制备材料可以包括钼、钛、铜和铬等金属材料或者由上述金属形成的合金材料，例如，铜基合金材料包括铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)等，铬基合金材料包括铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。
例如，在本公开实施例中，构图工艺例如可以包括：在需要被构图的结构层上涂覆光刻胶层，使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案作为掩模对结构层进行蚀刻，然后可选地去除光刻胶图案。
如图6b所示，形成间隔层400。例如，在形成有金属遮光层200的衬底基板100上沉积一层间隔层薄膜并通过第一掩膜板对其进行构图工艺以形成间隔层400。
如图6c所示，形成缓冲层。例如，在衬底基板100上沉积形成缓冲层300。例如，缓冲层300的材料可以包括硅的氧化物(SiOx)或硅的氮化物(SiNx)。例如，该缓冲层300可以为氮化硅或者氧化硅构成的单层结构，也可以为由氮化硅和氧化硅构成的双层结构。
如图6d所示，形成有源层。例如，在衬底基板100上沉积第一半导体薄膜并对其进行构图工艺以形成第一有源层500。例如，可以通过上述第一掩膜板对第一半导体薄膜进行构图工艺以形成第一有源层500。
例如，第一有源层500的材料可以包括多晶硅、非晶硅、氧化物半导体等，其厚度范围可以为40～50纳米。以第一有源层500为多晶硅为例，在本示例中，形成第一有源层500的过程可以包括：在缓冲层300上形成一层非晶硅薄膜；将非晶硅薄膜进行退火处理以减少非晶硅薄膜中的氢含量，例如可以将氢的含量控制在原子百分比2％以下；对该非晶硅薄膜进行例如准分子激光退火处理使得非晶硅薄膜转变为多晶硅薄膜；然后对多晶硅薄膜进行构图工艺以形成第一有源层500。
需要说明的是，在本公开至少一个实施例中，间隔层400也可以形成在缓冲层300和第一有源层500之间。以间隔层400为第二有源层为例，可以在缓冲层300上依次沉积第二半导体薄膜和第一半导体薄膜，第二半导体薄膜的电阻率大于第一半导体薄膜的电阻率，然后通过第一掩膜板对第二半导体薄膜和第一半导体薄膜同步进行构图工艺以分别形成第二有源层400和第一有源层500。例如，在本公开实施例的一个示例中，可以在缓冲层300上沉积非晶硅薄膜，然后通过例如准分子激光退火对该非晶硅薄膜的远离衬底基板100的部分进行处理以形成多晶硅，该多晶硅用于形成第一有源层500；该非晶硅薄膜的靠近衬底基板100的部分未被退火而仍然为非晶硅，从而该部分用于形成第二有源层400。
如图6e所示，在衬底基板100依次沉积栅绝缘层薄膜和栅导电层薄膜，然后对其进行构图工艺以分别形成栅绝缘层600和栅电极700。
需要说明的是，在本公开实施例中，栅绝缘层600和栅电极700也可以分别通过构图工艺形成，即可以在衬底基板100上沉积栅绝缘层薄膜并对其进行构图工艺以形成栅绝缘层600；然后在衬底基板100上沉积栅导电层薄膜并对其进行构图工艺以形成栅电极700。
例如，栅绝缘层600的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。
例如，栅电极700的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该栅电极700的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该栅电极700的材料还可以为铝或铝合金等。
如图6f所示，在衬底基板100上沉积形成层间介质层800，然后对层间介质层800进行构图工艺以在层间介质层800中形成例如第一过孔810和第二过孔820。例如，第一过孔810和第二过孔820可以分别暴露部分第一有源层500。
例如，层间介质层800可以为单层结构，也可以为两层或两层以上的结构。层间介质层800的材料可以包括氮化硅、氧化硅等无机绝缘材料，也可以为有机绝缘材料。
如图2a所示，在衬底基板100上沉积导电层薄膜并对其进行构图工艺以形成源漏电极层900，源漏电极层900可以包括源电极910和漏电极920。例如，源电极910可以通过第一过孔810与第一有源层500电连接，漏电极920可以通过第二过孔820与第一有源层500电连接。
例如，源漏电极层900的材料可以包括钼、钛、铜和铬等金属材料或者由上述金属形成的合金材料，例如，铜基合金材料包括铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)等，铬基合金材料包括铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。
本公开至少一个实施例提供一种阵列基板的制备方法，其中，该阵列基板包括前述实施例中的薄膜晶体管，该薄膜晶体管可以由前述实施例中的制备方法制备。
例如，本公开至少一个实施例提供的阵列基板的制备方法还可以包括：在衬底基板上形成存储电容；其中，存储电容包括第一电极、第二电极以及位于第一电极和第二电极之间的介质层。
例如，阵列基板的具体化结构可以参考前述实施例(关于阵列基板的实施例)中描述的相关内容，在此不做赘述。
为便于解释本公开实施例中阵列基板的制备方法，以本公开实施例的至少一个示例对该制备方法的过程进行说明，图7a～图7f为本公开一个实施例提供的一种阵列基板的制备方法的过程图。
以图5所示的阵列基板的结构为例，例如图7a～图7f所示，本公开一个示例中的阵列基板的制备方法可以包括如下过程：
如图7a所示，提供衬底基板100，在该衬底基板100上沉积金属材料薄膜并对其进行构图工艺以形成金属遮光层200和第一电极1100。
如图7b所示，在形成有金属遮光层200的衬底基板100上沉积一层间隔层薄膜并通过第一掩膜板对其进行构图工艺以形成间隔层100。例如，在本公开实施例中，间隔层400的形成位置可以与存储电容C的设置位置彼此间隔开。
如图7c所示，在衬底基板100上沉积一层缓冲层300。缓冲层300的一部分可以充当存储电容C的介质层。
如图7d所示，在衬底基板100上沉积第一半导体薄膜并采用所述第一掩模板对其进行构图工艺以形成第一有源层500。
如图7e所示，在衬底基板100依次沉积栅绝缘层薄膜和栅导电层薄膜，然后对其进行构图工艺以形成薄膜晶体管中的栅绝缘层600和栅电极700，还可以同时形成存储电容C中的第二介质层1300和第二电极1200。
需要说明的是，如果存储电容C中不需要设置第二介质层1300，即可以只有缓冲层300作为存储电容C的介质层，则在衬底基板100上形成栅绝缘层600、栅电极700以及第二电极1200的过程可以包括：在衬底基板100上沉积栅绝缘层薄膜并对其进行构图工艺以形成薄膜晶体管中的栅绝缘层600；然后在衬底基板100上沉积栅导电层薄膜并对其进行构图工艺以分别形成薄膜晶体管中的栅电极700和存储电容C中的第二电极1200。
如图7f所示，在衬底基板100上沉积形成层间介质层800，然后对层间介质层800进行构图工艺以在层间介质层800中形成例如第一过孔810和第二过孔820。例如，第一过孔810和第二过孔820可以分别暴露部分第一有源层500。
如图5所示，在衬底基板100上沉积导电层薄膜并对其进行构图工艺以形成源漏电极层900，源漏电极层900可以包括源电极910和漏电极920。例如，源电极910可以通过第一过孔810与第一有源层500电连接，漏电极920可以通过第二过孔820与第一有源层500电连接。
本公开的实施例提供一种薄膜晶体管及其制备方法、阵列基板及其制备方法，并且可以具有以下至少一项有益效果：
(1)在本公开至少一个实施例提供的薄膜晶体管中，第一有源层的沟道区和金属遮光层之间设置有间隔层，可以增加第一有源层的沟道区与金属遮光层的间隔距离，从而降低或消除第一有源层的沟道区与金属遮光层之间的寄生电容，提高薄膜晶体管的电学性能。
(2)在本公开至少一个实施例提供的薄膜晶体管的制备方法中，例如可以通过同一掩膜板来制备第一有源层和间隔层，可以降低生产工艺中的成本。
(3)在本公开至少一个实施例提供的阵列基板中，间隔层的设置可以与存储电容间隔开，既可以降低或消除薄膜晶体管中的第一有源层的沟道区和金属遮光层之间的寄生电容，又不会影响存储电容的电容量。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种薄膜晶体管，包括：
衬底基板以及设置于所述衬底基板上的金属遮光层、第一有源层、栅电极、源电极和漏电极；
设置于所述第一有源层和所述金属遮光层之间的间隔层；以及
设置于所述第一有源层和所述金属遮光层之间的缓冲层；
其中，所述第一有源层包括沟道区，所述间隔层设置于所述沟道区和所述金属遮光层之间,
其中，所述间隔层为第二有源层，所述第二有源层设置于所述第一有源层和所述缓冲层之间，并且所述第二有源层的电阻率大于所述第一有源层的电阻率。
2.根据权利要求1所述的薄膜晶体管，其中，在垂直于所述衬底基板的方向上，所述间隔层在所述衬底基板上的投影与所述第一有源层的所述沟道区在所述衬底基板上的投影重合。
3.根据权利要求1所述的薄膜晶体管，其中，
在垂直于所述衬底基板的方向上，所述间隔层在所述衬底基板上的投影与所述第一有源层在所述衬底基板上的投影重合。
4.一种阵列基板，包括权利要求1-3中任一项所述的薄膜晶体管。
5.根据权利要求4所述的阵列基板，还包括：
设置于所述衬底基板上的存储电容，所述存储电容包括第一电极、第二电极以及设置于所述第一电极和所述第二电极之间的介质层。
6.根据权利要求5所述的阵列基板，其中，
所述薄膜晶体管的所述金属遮光层与所述第一电极为同层且同材料设置；和/或
所述薄膜晶体管的所述栅电极与所述第二电极同层且同材料设置。
7.根据权利要求5所述的阵列基板，其中，所述阵列基板包括权利要求2-5中任一所述的薄膜晶体管，以及
所述缓冲层配置为所述介质层。
8.根据权利要求5所述的阵列基板，其中，所述间隔层与所述存储电容设置为彼此间隔开。
9.一种薄膜晶体管中的制备方法，包括：
提供衬底基板；
在所述衬底基板上形成金属遮光层、第一有源层、栅电极、源电极和漏电极；
在所述第一有源层和所述金属遮光层之间形成缓冲层；
其中，所述方法还包括在所述第一有源层和所述金属遮光层之间形成间隔层，所述第一有源层包括沟道区，所述间隔层形成在所述沟道区和所述金属遮光层之间,
其中，
所述间隔层为第二有源层；并且
所述第二有源层形成于所述第一有源层和所述缓冲层之间，并且所述第二有源层的电阻率大于所述第一有源层的电阻率。
10.根据权利要求9所述的制备方法，其中，
在所述衬底基板上形成所述第一有源层包括：在所述衬底基板上形成第一半导体薄膜；采用第一掩膜板对所述第一半导体薄膜进行图案化处理以形成所述第一有源层；并且
在所述衬底基板上形成所述间隔层包括：在所述衬底基板上形成间隔层薄膜；采用所述第一掩膜板对所述间隔层薄膜进行图案化处理以形成所述间隔层。
11.一种阵列基板的制备方法，包括权利要求9-10中任一项所述的制备方法。
12.根据权利要求11所述的制备方法，还包括：
在所述衬底基板上形成存储电容；
其中，所述存储电容包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的介质层。
13.根据权利要求12所述的制备方法，其中，所述间隔层与所述存储电容设置为彼此间隔开。
CN201710311944.4A 2017-05-05 2017-05-05 薄膜晶体管及其制备方法、阵列基板及其制备方法 Active CN108807547B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710311944.4A CN108807547B (zh) 2017-05-05 2017-05-05 薄膜晶体管及其制备方法、阵列基板及其制备方法
PCT/CN2018/071310 WO2018201748A1 (zh) 2017-05-05 2018-01-04 薄膜晶体管及其制备方法、阵列基板及其制备方法
US16/078,750 US10629747B2 (en) 2017-05-05 2018-01-04 Thin film transistor, manufacturing method thereof, array substrate and manufacturing method thereof
EP18752668.6A EP3621120B1 (en) 2017-05-05 2018-01-04 Thin film transistor and preparation method therefor, array substrate and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710311944.4A CN108807547B (zh) 2017-05-05 2017-05-05 薄膜晶体管及其制备方法、阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN108807547A CN108807547A (zh) 2018-11-13
CN108807547B true CN108807547B (zh) 2021-01-22

Family

ID=64016866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710311944.4A Active CN108807547B (zh) 2017-05-05 2017-05-05 薄膜晶体管及其制备方法、阵列基板及其制备方法

Country Status (4)

Country Link
US (1) US10629747B2 (zh)
EP (1) EP3621120B1 (zh)
CN (1) CN108807547B (zh)
WO (1) WO2018201748A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110287901B (zh) * 2019-06-27 2021-05-25 京东方科技集团股份有限公司 超声波传感器和电子设备
CN110690231A (zh) * 2019-10-15 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法、显示面板和显示装置
CN110649046B (zh) * 2019-11-01 2022-11-25 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板、显示面板
CN111081721B (zh) * 2019-12-31 2022-06-03 厦门天马微电子有限公司 显示面板及显示装置
CN112071863A (zh) * 2020-09-04 2020-12-11 Tcl华星光电技术有限公司 一种阵列基板
US11747741B2 (en) * 2021-03-05 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate stage, substrate processing system using the same, and method for processing substrate
CN114023764A (zh) * 2021-10-20 2022-02-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807583A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6590227B2 (en) 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
WO2012138903A2 (en) * 2011-04-07 2012-10-11 Arizona Board Of Regents, For And On Behalf Of Arizona State University Dual active layers for semiconductor devices and methods of manufacturing the same
KR101113421B1 (ko) * 2009-11-23 2012-03-13 삼성모바일디스플레이주식회사 액정 표시 장치
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
CN105679765A (zh) 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807583A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Also Published As

Publication number Publication date
CN108807547A (zh) 2018-11-13
US10629747B2 (en) 2020-04-21
EP3621120A1 (en) 2020-03-11
WO2018201748A1 (zh) 2018-11-08
EP3621120A4 (en) 2020-12-02
US20190280127A1 (en) 2019-09-12
EP3621120B1 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
US10741787B2 (en) Display back plate and fabricating method for the same, and display device
JP4767242B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN107424957A (zh) 柔性tft基板的制作方法
US9741750B2 (en) Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device
US10446445B2 (en) OLED display panel with a plurality of pixel groups arranged in a matrix with each pixel group having two sub-pixels and manufacturing method for same
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2018149142A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN103456742A (zh) 一种阵列基板及其制作方法、显示装置
US12144207B2 (en) OLED display panel and method of manufacturing same
WO2016029612A1 (zh) 薄膜晶体管及其制备方法、显示基板及显示装置
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN110299322A (zh) 一种显示基板及其制作方法、显示装置
CN110867457A (zh) 一种高电容结构的阵列基板及制作方法
US10629834B2 (en) Thin film transistor, method for preparing the same, and display device
CN113421886A (zh) 显示面板及其制备方法
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN114005857A (zh) 阵列基板及其制作方法和显示装置
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
CN107146855A (zh) Oled基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant