CN108806591B - 像素装置、像素装置的驱动方法以及显示设备 - Google Patents

Abstract

本发明涉及像素装置、像素装置的驱动方法以及显示设备。该像素装置包括：发光器件；驱动晶体管，其用于驱动发光器件，驱动晶体管的第一极耦合到第一公共电位，第二极耦合到发光器件的阳极；第一晶体管，其控制极用于接收第一开关信号，第一极耦合到驱动晶体管的控制极，并且第二极用于接收数据电压信息；升压存储单元，其耦合到驱动晶体管的控制极和第二极，并且包括第一容性元件和第二容性元件，其中，第一容性元件和第二容性元件用于存储驱动晶体管的阈值电压信息和数据电压信息，并且当第一晶体管截止时，第一容性元件上的电压用于驱动驱动晶体管。通过本发明的技术方案，可以提升数据电压范围，进而便于控制发光元件的电流。

Description

像素装置、像素装置的驱动方法以及显示设备

技术领域

本发明涉及集成电路领域，特别地涉及一种像素装置、驱动像素装置方法 和显示设备。

背景技术

作为显示技术的重要分支，微显示被广泛应用于近眼显示领域，例如虚拟 现实(Virtual Reality,VR)和增强现实(Augmented Reality,AR)等。目前最 主流的微显示技术包括：硅基有机发光二极管(Organic Light-Emitting Diode-on Silicon,OLEDoS)、硅基液晶(Liquid Crystal on Silicon,LCoS)和微LED(无 机)显示技术等。

采用LCoS的显示器的主要缺点是工作温度范围较窄(典型值0～45℃)， 而且要求内置背光源，显示对比度较低。OLED为全固态主动发光器件，工作 温度范围较宽(典型值40～70℃)，能够实现较高的对比度。微LED显示技术 是在一个芯片上集成高密度的微小尺寸LED阵列，能够自发光，对比度可达 到10000:1，响应时间可达到纳秒(ns)量级，但是发光一致性较差，且分辨 率较低。微LED显示器的像素单元间距为20～50微米(μm)，这与OLEDoS微显示技术(5～15μm)的像素精细度相比还有不少的差距。

相比于LCoS或者微LED显示，OLEDoS微显示具有较宽的工作温度范围、 较高的对比度和较快的响应速度、发光一致性好、显示分辨率高等优势。

OLEDoS微显示技术以单晶硅为衬底，采用标准的CMOS工艺将显示像 素及显示驱动电路例如栅极驱动电路、时序控制器和数据驱动器等功能模块， 集成在一个单晶硅芯片上。这改变了传统像素技术中显示屏幕与驱动电路分离 的情况，可以有效地减小显示器件的周边尺寸、提高有效显示面积。

由于OLEDoS微显示器具有超高的分辨率，其像素面积一般较小，这就要 求微显示像素中MOS晶体管的尺寸较小。然而由于制造过程的影响，像素电 路中的MOS晶体管特性参数(例如阈值电压)的不均匀性容易影响到电路以 及显示器的性能。由于OLED的发光亮度和电流密度成正比，OLEDoS微显 示像素电路的电流一般为pA-nA量级。同时又因为MOS晶体管尺寸较小、载 流子迁移率较高，使得像素电路数据电压范围较小，难于精确地控制低灰阶对 应的小电流。因此，为了能够精确地控制每个灰阶对应的发光电流，需要扩大 数据电压范围。

采用电流编程的方法能够很好地补偿驱动晶体管的阈值电压不均匀性，但 是在低灰阶小电流情况下所需的编程时间较长。为了缩短编程时间，可以采用 的较大的编程电流；但是在发光阶段，编程电流需要减小为pA-nA量级才能 够满足OLEDoS微显示像素电路的要求。

在一种传统技术中，可以通过亚阈值电流源型像素驱动电路来驱动像素电 路。在采样阶段，驱动晶体管的栅极连接到外部低参考电位VBL，然后通过外 围电路把输入编程电流放大，对存储电容快速充电；在保持阶段，把驱动晶体 管的栅极连接到外部高参考电位VBH，使得驱动晶体管栅极和源极电压差降 低以工作在亚阈值区域来缩小编程电流。这种像素电路需要增加控制驱动晶体 管栅极连接外部参考电位VBL和VBH的开关和时序。在另一种传统技术中， 可以通过与OLED并联进行分流的MOS管来减小驱动OLED发光的电流，但 是并联MOS管会增大电路功耗。

因此，电流编程方式不适合高分辨率和低功耗OLEDoS微显示应用。

在一种传统技术中，可以采用自放电补偿方法的微显示像素电路结构，即， 采用连接在驱动晶体管栅极和源极间的负载电容和存储电容形成自放电通路， 把驱动晶体管的阈值电压信息存储在存储电容的两端；在发光阶段，存储电容 两端存储的阈值电压信息被抵消，从而可以补偿驱动晶体管阈值电压不均匀 性；但是其数据电压范围太小，不能够精确地控制OLED各灰阶对应的微小电 流。虽然可以采用4个串联的NMOS驱动晶体管来扩大数据电压范围，但是 电路包含的MOS晶体管数目较多，不利于更高分辨率微显示器的实现。

此外，OLED在长时间工作后会发生电学特性和光学特性的改变从而产生 OLED老化现象，表现为在相同驱动电流下，OLED的开启电压会逐渐升高， 发光效率会逐渐降低，从而导致显示屏出现亮度不均匀或者发光亮度下降等问 题。因此，为了保证显示器件的图像质量，在OLEDoS微显示像素电路中还需 要补偿OLED的老化。

综上所述，亟需一种能够使用较宽的数据电压范围来精确控制发光器件各 灰阶对应的微小电流，并且能够补偿驱动晶体管的阈值电压不均匀性和延缓或 者补偿OLED的老化的像素电路。

发明内容

针对现有技术中存在的问题，本发明通过采用电容耦合作用来提升驱动晶 体管的驱动电压，进而增大数据电压的范围。

本发明的一个方面提出了一种像素装置，其包括：发光器件；驱动晶体管， 其用于驱动所述发光器件，所述驱动晶体管的第一极用于接收第一公共电位， 第二极耦合到所述发光器件的阳极；第一晶体管，其控制极用于接收第一开关 信号，第一极耦合到所述驱动晶体管的控制极，并且第二极用于接收数据电压 信息；升压存储单元，其耦合到所述驱动晶体管的控制极和第二极，并且包括 第一容性元件和第二容性元件，其中，所述第一容性元件和第二容性元件用于 存储所述驱动晶体管的阈值电压信息和所述数据电压信息，并且当所述第一晶 体管截止时，所述第一容性元件上的电压用于驱动所述驱动晶体管。

本发明另一方面还提出了一种用于像素装置的驱动方法，所述像素装置包 括驱动晶体管和升压存储单元，所述方法包括：初始化所述升压存储单元；所 述升压存储单元存储所述驱动晶体管的阈值电压信息；当所述升压存储单元接 收到数据电压信息时，所述升压存储单元将所述数据电压信息存储于所述存储 单元中；以及所述升压存储单元基于所存储的所述阈值电压信息和所述数据电 压信息驱动所述驱动晶体管，其中，所述升压存储单元包括第一容性元件和第 二容性元件，所述第一容性元件和第二容性元件用于存储所述驱动晶体管的阈 值电压信息和数据电压信息，所述第一容性元件上的电压用于驱动所述驱动晶 体管。

本发明另一方面还提出了一种显示设备，其包括：像素阵列，其包括排列 成行和列的多个像素装置；数据驱动电路，其配置为由多条数据线向所述像素 阵列提供所述数据电压信息；控制电路，其配置为经由多条扫描线向所述像素 阵列提供所述开关信号。

通过采用本发明的技术方案，能够较好地补偿驱动晶体管的阈值电压不均 匀性，并且延缓发光器件的老化，还能够扩大数据电压范围。

附图说明

下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：

图1为传统的像素电路示意图；

图2为依据本发明实施例的像素装置的架构示意图；

图3为依据本发明第一实施例的像素电路的示意图；

图4为依据本发明第一实施例的信号时序图；

图5为本发明第一实施例的像素电路内部节点电压瞬态响应图；

图6为本发明第一实施例的像素电路和传统像素电路的数据电压和灰阶关 系曲线对比图；

图7为依据本发明第一实施例的像素电路中发光器件发光电流的误差示意 图；

图8为传统的像素电路中发光器件发光电流的误差示意图；

图9为依据本发明第二实施例的像素电路示意图；

图10为依据本发明第三实施例的像素电路结构示意图；

图11为依据本发明第四实施例的像素电路示意图；

图12为依据本发明第五实施例的像素电路示意图；

图13为依据本发明第六实施例的像素电路示意图；

图14为本发明第六实施例的像素电路的信号时序图

图15为依据本发明第七实施例的像素电路示意图；

图16为本发明第七实施例的像素电路的时序图；

图17为依据本发明实施例的像素装置的驱动方法流程图；

图18为依据本发明实施例的显示设备的架构图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明 实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然， 所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中 的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其 他实施例，都属于本发明保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定 实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体 上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得 具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当 理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性 的改变。

术语“像素装置”一词指含有感光器件或用于将电磁信号转换成电信号的 其他器件的电子元件。晶体管可指任何结构的晶体管，例如场效应晶体管 (FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，其控制极是 指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第 二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制 极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极， 对应的第二极可以为双极型晶体管的发射极或集电极。本申请中的发光器件可 以是有机发光二极管(OLED)、量子点发光二极管(QLED)、无机发光二极 管(LED)等等。

图1为传统的像素电路示意图。

如图所示，像素电路包括驱动晶体管10、晶体管11、发光器件12和存储 电容器13。扫描控制信号线SCAN上的扫描控制信号用于控制开关晶体管11 来采样数据信号线DATA上的数据电压信息(电压)并存储到存储电容器13。 当晶体管11截止时，存储电容器13上的电压将用来驱动驱动晶体管10，使得 发光器件12发出不同强度的光流。然而，像素电路100对应的数据电压范围 较小，难以精确地控制低灰阶对应的小电流。

针对上述问题，本发明提出了一种具有较大数据电压范围的像素装置。下 面以晶体管为场效应晶体管，发光器件为有机发光二极管为例对本申请做详细 的说明。可以理解的是，在其它实施例中，晶体管也可以是双极型晶体管，发 光器件也可以是量子点发光二极管等其它发光器件。

图2为依据本发明实施例的像素装置的架构示意图。

如图2所示，像素装置200包括驱动晶体管20、第一开关晶体管21、发 光器件22以及升压存储单元23，其中，升压存储单元23包括第一容性元件和 第二容性元件。

具体而言，驱动晶体管20的第一极用于接收电压信号V1(譬如，VDD)， 第二极耦合至发光器件22的阳极，控制极耦合至第一开关晶体管21的第一极。 发光器件22的阴极用于接收电压信号V2(譬如，VSS或SCAN1)。第一开关 晶体管21的控制极用于接收第一扫描信号SCAN1，第二极耦合至数据信号线 DATA，从而第一开关晶体管21可以在第一扫描信号SCAN1的控制下将在其 第二极所接收到的数据电压信息V_DATA传递到其第一极。

升压存储单元23耦合在驱动晶体管20的控制极和第二极之间，以存储驱 动晶体管20的阈值电压信息和接收到的数据电压信息V_DATA。

在本实施例中，像素装置200的驱动过程依次包括初始化阶段T1、阈值 电压提取阶段T2、数据电压信息写入阶段T3和发光阶段T4。

T1：初始化阶段

在该阶段，第一扫描信号SCAN1为高电平，使得第一开关晶体管21导通， 进而对升压存储单元23中的各节点进行初始化。

T2：阈值电压提取阶段

在此阶段，第一扫描信号SCAN1仍为高电平，升压存储单元23被配置为 将驱动晶体管20的阈值电压信息存储在第一容性元件和第二容性元件的两端。

T3：数据电压信息写入阶段

在此阶段，第一扫描信号SCAN1仍为高电平，数据信号线DATA提供数 据电压信息V_DATA，对第一容性元件和第二容性元件进行充电，进而使得数据 电压信息V_DATA被叠加在已存储的驱动晶体管20的阈值电压信息上。

T4：发光阶段

在此阶段，第一扫描信号SCAN1为低电平，升压存储单元23被配置为利 用第一容性元件两端的电压来驱动晶体管20工作，并形成驱动电流I_DS，进而 驱动发光器件22发光。通过第一容性元件和第二容性元件的耦合作用，对应 于数据电压写入阶段T3和发光阶段T4，驱动晶体管20的第二极电位将会升 高。相应地，为了使得驱动晶体管20产生相同的驱动电流，驱动晶体管20的 控制极电位需要相应地升高。换而言之，与驱动晶体管20的控制极相连的数 据信号线上电位也相应地升高，进而扩大了数据电压信息的幅值范围，从而能够精确地控制发光器件22各灰阶对应的电流。

下面结合实施例一至七对像素装置进行阐述。

实施例一：

图3为依据本发明第一实施例的像素电路的示意图。

如图3所示，像素电路包括驱动晶体管30、第一开关晶体管31、第二开 关晶体管32、第三开关晶体管33，第四开关晶体管34、发光器件35、第一电 容器36和第二电容器37。

驱动晶体管30的第一极耦合至第一电极以接收第一公共电位信号VDD， 第二极耦合至发光器件35的阳极，控制极耦合至第一开关晶体管31的第一极。 第一开关晶体管31的第二极耦合至数据信号线DATA，以接收数据电压V_DATA， 控制极用于接收第一扫描信号SCAN1。第二开关晶体管32的第一极耦合至驱 动晶体管30的第二极，第二极经由第一电容器36耦合至驱动晶体管30的控 制极，并且控制极用于接收第二扫描信号SCAN2。类似地，第三开关晶体管 33的第一极耦合至驱动晶体管30的第二极，第二极经由第二电容器37耦合至 第二开关晶体管32的第二极，控制极用于接收第一扫描信号SCAN1；第四开 关晶体管34的第一极耦合至第三开关晶体管33的第二极，第二极耦合至地电 位，控制极用于接收第三扫描信号SCAN3(如图4所示，第三扫描信号SCAN3 与第二扫描信号SCAN2之间相差一个的时钟间隔)。发光器件35的阴极耦合 至第二电极COM；第二电极COM复用第一扫描信号SCAN1。

可以理解的，第三开关晶体管33的控制极也可以接收其它控制信号，譬 如，当第三开关晶体管33与第一开关晶体管31的类型不同时，为了使得该两 个开关晶体管的工作状态相同(即，同时导通或截止)，第三开关晶体管33可 以接收与第一扫描信号SCAN1反相的扫描信号。

在本实施例中，像素驱动过程依次包括初始化阶段T1、阈值电压提取阶 段T2、数据电压信息写入阶段T3和发光阶段T4。图4为依据本发明第一实 施例的信号时序图，图5为本发明第一实施例的像素电路内部节点电压瞬态响 应图。

下面结合图3、图4和图5来详细描述像素电路的驱动过程。

T1：初始化阶段

在该阶段，第一扫描信号SCAN1和第三扫描信号SCAN3均为高电平， 使得第一开关晶体管31、第三开关晶体管33和第四开关晶体管34导通；第二 扫描信号SCAN2为低电平，使得第二开关晶体管32截止。数据信号线DATA 提供参考电位V_REF(节点A处的电位为V_REF)，第一电容器36和第二电容器 37两端存储的电荷通过驱动晶体管30、第三开关晶体管33和第四开关晶体管 34形成的支路进行放电。由于第三、第四开关晶体管33、34此时导通，所以节点B、D电位约为0V。C点的电位则是由电容器36、37的容值来决定。

T2：阈值电压提取阶段

在此阶段，第一扫描信号SCAN1仍为高电平，因此，第一开关晶体管31 和第三开关晶体管33仍处于导通状态；第二扫描信号SCAN2和第三扫描信号 SCAN3为低电平，使得第二开关晶体管32和第四开关晶体管34均处于截止 状态。数据信号线DATA提供参考电位V_REF，通过第一电容器36和第二电容 器37对驱动晶体管30第二极进行充电，直至驱动晶体管30的控制极和第二 极之间的电压差达到其阈值电压。因此，驱动晶体管30的阈值电压信息存储 在第一电容器36和第二电容器37两端，换而言之，电容器36、37上的电压 等于驱动晶体管30的阈值电压V_TH30，如表达式(1)所示：

其中，V_TH30为驱动晶体管30的阈值电压。在阈值电压提取完成后，发光 器件35的阳极电位V_35A为参考电压V_REF与驱动晶体管30的阈值电压之差， 如表达式(2)所示：

由图5可知，当第四开关晶体管34截止时，节点B、D的电位将逐步抬 升。

T3：数据电压信息写入阶段

在此阶段，第一扫描信号SCAN1保持高电平，第一开关晶体管31和第三 开关晶体管33仍然保持导通状态；第二扫描信号SCAN2和第三扫描信号 SCAN3均保持低电平，使得第二开关晶体管32和第四开关晶体管34保持截 止状态。数据信号线DATA提供数据电压V_DATA，继续对第一电容器36和第二 电容器37进行充电，数据电压叠加在驱动晶体管30的阈值电压上，并存储在 第一电容器36和第二电容器37两端，该两个电容器上的电压可以表示为：

其中，C_P为节点D处的寄生电容，C₁为第一电容器36的电容值，C₂为第 二电容器37的电容值。在数据电压写入完成后，发光器件35的阳极电位为：

由图5可知，当有数据电压信息写入时，节点A的电位将叠加数据电压信 息，进而使得节点B、C、D的电位产生相应的变化。

T4：发光阶段

在此阶段，第一扫描信号SCAN1和第三扫描信号SCAN3均为低电平， 使得第一开关晶体管31、第三开关晶体管33和第四开关晶体管34均处于截止 状态；第二扫描信号SCAN2为高电平，使得第二开关晶体管32处于导通状态。 第一电容器36经由第二开关晶体管32耦合至驱动晶体管30的第二极，此时 第一电容器36两端存储的电压驱动晶体管30工作，并形成驱动电流I_DS，驱 动发光器件35发光。此时，驱动晶体管30的栅源电压和驱动电流I_DS分别表 示为：

其中，

为发光阶段驱动晶体管控制极和第二极之间的电位差；I_DS为流 过驱动晶体管第一极和第二极之间的驱动电流；W/L，I₀，n和V_T分别为驱动 晶体管30的宽长比、漏电流、亚阈值斜率和热电压。

通过第一电容器36和第二电容器37的耦合作用，驱动晶体管30的第二 极电位的升高量可以表示为：

其中，

和

分别为数据电压写入阶段T3和发光阶段T4中驱动晶体 管30第二极的电位；

为数据电压写入阶段T3驱动晶体管30控制极和第 二极之间的电位差。由式7可知，当驱动晶体管30的第二极电位升高时，为 了使得驱动晶体管30产生相同的驱动电流，驱动晶体管30的控制极电位需要 相应地升高，与驱动晶体管30的控制极相连的数据信号线上电位也相应地升 高，进而扩大了数据电压范围，从而能够精确地控制发光器件各灰阶对应的微 小电流。这在图5中也可以相应地观察到。请参考图5，在发光阶段，节点B 的电位由于第二开关晶体管32的导通接入而升高，即节点B、C的电位相同。

由式(5)和式(6)可知，在发光阶段，第一电容器36两端存储的驱动 晶体管阈值电压和数据电压信息作为驱动晶体管30控制极和第二极之间的编 程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被 部分消除，从而可以补偿驱动晶体管30的阈值电压不均匀性。

发明人采用CSMC 0.25μm CMOS工艺分别对图1、图3中的像素电路进 行了仿真，并且得到以下结果。

图6为本发明第一实施例的像素电路和传统像素电路的数据电压和灰阶关 系曲线对比图，其中，gamma校正系数为2.2。

图6中可以看出，像素电路的数据电压范围为：1.3V-2.5V，是传统像素电 路数据电压范围(1.3V-1.98V)的1.8倍。通过调整驱动晶体管30的所产生的 驱动电流I_DS，还可以进一步地扩大数据电压范围。譬如，降低驱动电流I_DS， 可以进一步降低数据电压的最低值。

图7为依据本发明第一实施例的像素电路中发光器件发光电流的误差示意 图，图8为传统的像素电路中发光器件发光电流的误差示意图。

请同时参照图7、8，当驱动晶体管的阈值电压不均匀性为±5mV时，像 素电路300的驱动电流I_DS的误差范围为：-2.6％-2.6％，可以降低到传统像素 电路驱动电流的误差范围(-8.4％-7.6％)的32.5％。因此，本发明能够较好地 补偿驱动晶体管的阈值电压不均匀性。

此外，当第二电极COM复用第一扫描信号SCAN1时，发光器件35的阴 极在初始化阶段T1、阈值电压提取阶段T2和数据电压写入阶段T3均为高电 位，使得发光器件35处于反向偏置状态，能够释放积累在其阳极的电荷，延 缓发光器件35的老化。

本领域技术人员可以理解的是，第一电容器36和第二电容器37还可以通 过晶体管来实现。下面结合以第二实施例来阐述。

图9为依据本发明第二实施例的像素电路示意图。

图9中的像素电路采用两个反向二极管连接形式的晶体管361和晶体管 371来代替第一电容器36和第二电容器37。晶体管361和371均连接为反向 二极管形式，即控制极和第二极短接，进行分压。换而言之，通过晶体管361、 371的控制极和各自第一极之间的交叠电容，晶体管361和晶体管371可以与 图3中第一电容器36和第二电容器37具有相同的作用。

本领域技术人员可以理解的是，根据电路结构或是元件的变化，上述各实 施例所对应的时序可以相应地变化。下面结合第三实施例来阐述。

图10为依据本发明第三实施例的像素电路结构示意图。

在图10中的像素电路中，驱动晶体管30、第一开关晶体管31和第三开关 晶体管33均为N型晶体管，第二开关晶体管32为P型晶体管，该些晶体管 的控制极均用来接收第一扫描信号SCAN1；第四开关晶体管34为P型晶体管， 控制极用来接收第五扫描信号SCAN5，其中第五扫描信号SCAN5与第一扫描 信号SCAN1相差一个时钟间隔；第二电极COM可以复用第一扫描信号 SCAN1。

当第二电极COM复用第一扫描信号SCAN1时，在初始化、阈值电压提 取和数据电压写入阶段发光器件35的阴极均为高电位，使得发光器件35处于 反向偏置状态，在一定程度上延缓发光器件的老化。

在本实施例中，第二开关晶体管32和第四开关晶体管34均选用P型晶体 管，第二开关晶体管32控制极用于接收第一扫描信号SCAN1，第四开关晶体 管34控制极可以用于接收第一扫描信号SCAN1的下一级扫描信号SCAN5， 或者说与SCAN1相差一个时钟周期的扫描信号SCAN5。

显然，通过对晶体管的类型进行调整，能够使得减少扫描信号线的使用， 进而简化通过栅极扫描信号线向像素电路提供扫描脉冲信号的栅极驱动电路 的设计。

图11为依据本发明第四实施例的像素电路示意图。

相较于图3中的像素电路，在图11中的像素电路中的第四开关晶体管34 的第一极耦合至地，第二极耦合至发光器件35的阳极，并且控制极用于接收 第三扫描信号SCAN3。

同样，图11中的像素电路仍然适用图4中的时序，下面结合图4和图11 描述本实施例的驱动过程。

T1：初始化阶段

数据信号线DATA上提供参考电位V_REF，第一电容器36和第二电容器37 两端存储的电荷通过驱动晶体管30、第三开关晶体管33和第四开关晶体管34 形成的支路进行放电。

T2：阈值电压提取阶段

与图3中的实施例类似的，驱动晶体管30的阈值电压信息存储在第一电 容器36和第二电容器37两端，此时两个电容器上的电压等于驱动晶体管30 的阈值电压，可以由表达式(1)表示为：

其中，V_TH30为驱动晶体管30的阈值电压。在阈值电压提取完成后，发光 器件35的阳极电位V_35A为参考电压V_REF与驱动晶体管30的阈值电压之差， 如表达式(2)所示：

T3：数据电压信息写入阶段

在此阶段，数据电压V_DATA叠加在驱动晶体管阈值电压信息上，并存储在 第一电容器36和第二电容器37两端，可以由式(3)进行表示：

在数据电压写入完成后，发光器件35的阳极电位为：

T4：发光阶段

在发光阶段，第二开关晶体管32导通，第一电容器36第二端耦合至驱动 晶体管第二极，第一电容器36两端存储的驱动晶体管30阈值电压和数据电压 信息作为驱动晶体管30控制极和第二极之间的电压，使得驱动晶体管30导通， 并形成驱动电流I_DS，驱动发光器件35发光。此时，驱动晶体管30的栅源电 压和驱动电流I_DS分别表示为：

通过第一电容器36和第二电容器37的耦合作用，驱动晶体管30的第二 极电位从

升高为

升高量ΔV_S,30表示为：

可以理解的，第二、第三开关晶体管32、33与驱动晶体管30的耦合关系 还可以进行改变。图12为依据本发明第五实施例的像素电路示意图。

图12中的像素电路中的第三开关管33的第一极耦合到第二电容器37，第 二极耦合到驱动晶体管30的第二极，并且经由第四开关管34耦合到地电位。 第三开关晶体管33的控制极用于接收第一扫描信号SCAN1，第四开关晶体管 34的控制极用于接收第三扫描信号SCAN3。

与图11中的像素电路类似的，图12中的像素电路的驱动过程仍然包括初 始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，并且也同样适 用图4所示的工作时序，在此不再赘述。

在上述实施例中，发光器件35的阴极均是复用了第一扫描信息SCAN1， 在其它实施例中，发光器件35的阴极还可以耦合到第二公共电位V_SS。下面以 第六、七实施例为例进行阐述。

实施例六：

图13为依据本发明第六实施例的像素电路示意图，图14为本发明第六实 施例的像素电路的信号时序图。

图13中的像素电路中的发光器件35的阴极接收第二公共电位VSS；第四 开关晶体管34的第一极耦合至驱动晶体管30的第二极，第四开关晶体管34 的第二极耦合至发光器件35的阳极，控制极用于接收第四扫描信号SCAN4。

类似的，像素电路驱动过程也包括初始化阶段、阈值电压提取阶段、数据 电压写入阶段和发光阶段。下面结合图13、14描述像素电路的驱动过程。

在本实施例中，数据信号线上的参考电位V_REF大于等于V_TH+V_35,open+V_SS， 其中V_TH为驱动晶体管30的阈值电压，V_35,open为发光器件35的开启电压，V_SS为第二电极VSS的参考电位。

在初始化阶段T1，数据信号线DATA上提供参考电位V_REF，第一电容器 36和第二电容器37两端存储的电荷能够通过驱动晶体管30、第三开关晶体管 33、第四开关晶体管34和发光器件35形成的支路进行放电。

在阈值电压提取阶段T2，驱动晶体管30的阈值电压信息存储在第一电容 器36和第二电容器37两端。在数据电压写入阶段T3，数据电压V_DATA叠加在 驱动晶体管30的阈值电压上，并存储在第一电容器36和第二电容器37两端。

在发光阶段T4，第一扫描信号SCAN1为低电平，使得第一开关晶体管 31和第三开关晶体管33均处于截止状态；第二扫描信号SCAN2和第四扫描 信号SCAN4均为高电平，使得第二开关晶体管32和第四开关晶体管处于导通 状态。第一电容器36上的电压用来驱动晶体管30，形成驱动电流I_DS，使得驱 动发光器件35发光。

与其它实施例类似的，通过第一电容器36和第二电容器37的耦合作用， 驱动晶体管30的第二极电位将升高。

实施例七：

图15为依据本发明第七实施例的像素电路示意图，图16为本发明第七实 施例的像素电路的时序图。

与其它实施例不同的是，图15中的像素电路中的第一公共电位VDD在初 始化和发光阶段为高电位V_H，在阈值电压提取和数据电压写入阶段为低电位 V_L以阻止驱动电流流过发光器件。发光器件35的阴极用于接收第二公共信号 V_SS。

在初始化阶段，数据信号线上的参考电位V_REF大于等于V_TH30+V_35,open+V_SS，其中，V_SS为第二电极VSS的参考电位。

初始化阶段T1，像素电路的第一电极VDD在初始化阶段为高电位V_H， 数据信号线DATA上提供参考电位V_REF，第一电容器36和第二电容器37两端 存储的电荷通过驱动晶体管30和发光器件35形成的支路进行放电。

在阈值电压提取阶段T2，驱动晶体管30的阈值电压信息存储在第一电容 器36和第二电容器37两端。在数据电压写入阶段T3，数据电压V_DATA叠加在 驱动晶体管30的阈值电压信息上，并存储在第一电容器36和第二电容器37 两端。VDD为在阈值电压提取T2和数据电压写入阶段T3时为低电位VL，因 此，没有电流流过发光器件35。

在发光阶段T4，第一扫描信号SCAN1为低电平，使得第一开关晶体管 31和第三开关晶体管33均处于截止状态；第二扫描信号SCAN2为高电平， 使得第二开关晶体管32处于导通状态；第一电极VDD为高电位V_H。第一电 容器36上的电压用来驱动晶体管30，并形成驱动电流I_DS，驱动发光器件35 发光。同样，通过第一电容器36和第二电容器37的耦合作用，驱动晶体管30 的第二极电位将升高。

由上述任一个实施例可知，通过电容耦合的作用，驱动晶体管30的第二 极电位将被提升。因此，在发光阶段，为了产生相同的驱动电流，驱动晶体管 35的控制极电位必须也升高才能维持其控制极和第二极之间的电压差，以产生 相应的电流I_DS。另外，与驱动晶体管35的控制极相连的数据信号线上的数据 电压范围扩大，能够更加精确地控制发光器件各灰阶对应的微小电流。

本发明还提出了一种用于像素装置的驱动方法。图17为依据本发明实施 例的像素装置的驱动流程图。

步骤S1701：初始化升压存储单元。

在该步骤中,数据信号线DATA上提供参考电位V_REF，升压存储单元中的 第一电容器36和第二电容器37两端存储的电荷将通过驱动晶体管30进行放 电。

步骤S1702：将驱动晶体管的阈值电压信息存储到升压存储单元。

在该步骤中，升压存储单元将通过第一电容器36和第二电容器37来存储 驱动晶体管30的阈值电压信息。

S1703：获得数据信号，并将数据信号存储至升压存储单元。

在该步骤中，数据电压V_DATA叠加在驱动晶体管30的阈值电压上，并存 储在第一电容器36和第二电容器37两端。

S1704：升压存储单元基于阈值电压信息和数据信息来驱动该驱动晶体管。

在该步骤中，将使得第二电容器37与驱动晶体管之间的连接断开，并利 用第一电容器36上的电压来控制驱动晶体管30，进而使得发光器件发光。

本发明还提出了一种包括多个像素装置的显示设备。图18为依据本发明 实施例的显示设备的架构图。

如图18所示，显示设备包括数据驱动电路1801、控制电路1802以及像素 阵列1803。

像素阵列1803包括排列成行和列的多个像素装置，每个像素装置耦合到 公共电位VDD。数据驱动电路1801经由多条数据线向像素阵列1803提供数 据电压信息，控制电路1802经由多条扫描线向像素阵列1803提供开关信号， 从而使得像素阵列能够在控制电路1802的控制下基于数据电压信息来发出相 应强度的光。

上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领 域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变 型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (9)

1.一种像素装置，包括：

发光器件；

驱动晶体管，其用于驱动所述发光器件，所述驱动晶体管的第一极耦合到第一公共电位，第二极耦合到所述发光器件的阳极；

第一晶体管，其控制极配置为接收第一开关信号，第一极耦合到所述驱动晶体管的控制极，并且第二极配置为接收数据电压信息；

升压存储单元，其耦合在所述驱动晶体管的控制极和第二极之间，并且包括第一容性元件和第二容性元件，其中，所述第一容性元件和第二容性元件配置为存储所述驱动晶体管的阈值电压信息和所述数据电压信息，并且当所述第一晶体管截止时，所述第一容性元件上的电压用于驱动所述驱动晶体管；

所述第一容性元件的第一极耦合至所述驱动晶体管的控制极，所述第一容性元件的第二极经由第二晶体管耦合至所述驱动晶体管的第二极，并且所述第二晶体管的控制极配置为接收第二开关信号，在所述第一和第二开关信号的控制下所述第一和第二晶体管不同时导通；

所述第二容性元件的第一极耦合至所述第一容性元件的第二极，所述第二容性元件的第二极经由第三晶体管耦合至所述驱动晶体管的第二极，并且所述第三晶体管的控制极用于接收所述第一开关信号。

2.根据权利要求1所述的像素装置，其中，在所述第一公共电位为低电平时，所述第一容性元件和第二容性元件存储所述驱动晶体管的阈值电压信息和所述数据电压信息。

3.根据权利要求1所述的像素装置，其中，所述像素装置还包括第四晶体管，并且，所述驱动晶体管的第二极经由所述第四晶体管耦合到所述发光器件的阳极，所述第四晶体管配置为在所述升压存储单元存储所述阈值电压信息过程中断开。

4.根据权利要求2或3所述的像素装置，其中，所述发光器件的阴极耦合到第二公共电位，所述第二公共电位为低电平。

5.根据权利要求1所述的像素装置，其中，所述像素装置还包括第五晶体管，所述第二容性元件的第二极经由所述第五晶体管耦合到地电位，其中，所述第五晶体管配置为在所述升压存储单元存储所述阈值电压信息之前导通。

6.根据权利要求1所述的像素装置，其中，所述像素装置还包括第六晶体管，所述驱动晶体管的第二极经由所述第六晶体管耦合到地电位，其中，所述第六晶体管配置为在所述升压存储单元存储所述阈值电压信息之前导通。

7.根据权利要求1所述的像素装置，其中，所述第一容性元件和/或所述第二容性元件包括至少一个晶体管。

8.根据权利要求5至7中的任一项所述的像素装置，其中，所述第一公共电位为高电平，所述发光器件的阴极耦合到第二公共电位，所述第二公共电位为所述第一开关信号。

9.一种显示设备，包括：

像素阵列，其包括排列成行和/或列的多个如权利要求1至8中任一项所述的像素装置；

数据驱动电路，其配置为由多条数据线向所述像素阵列提供所述数据电压信息；

控制电路，其配置为经由多条扫描线向所述像素阵列提供所述开关信号。

Images