[go: up one dir, main page]

CN108735261A - 分配存储器件中的地址以减轻写入干扰的装置和方法 - Google Patents

分配存储器件中的地址以减轻写入干扰的装置和方法 Download PDF

Info

Publication number
CN108735261A
CN108735261A CN201711329514.1A CN201711329514A CN108735261A CN 108735261 A CN108735261 A CN 108735261A CN 201711329514 A CN201711329514 A CN 201711329514A CN 108735261 A CN108735261 A CN 108735261A
Authority
CN
China
Prior art keywords
address
index
bit line
line
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711329514.1A
Other languages
English (en)
Inventor
金东建
权正贤
金龙珠
洪道善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108735261A publication Critical patent/CN108735261A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种地址分配装置包括地址分配器。地址分配器分配存储器件中的多个存储单元的地址以防止至少两个连续的写入操作被施加到所述多个存储单元之中的共享多个字线中的任何一个或多个位线中的任何一个的至少两个相邻的存储单元。响应于从主机输出的写入请求来分别执行至少两个写入操作。

Description

分配存储器件中的地址以减轻写入干扰的装置和方法
相关申请的交叉引用
本申请要求于2017年4月21日提交的申请号为10-2017-0051543的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各种实施例总体而言涉及分配存储器件中的地址的装置和方法，更具体而言，涉及分配存储器件中的地址以减轻写入干扰的装置和方法。
背景技术
近来，随着诸如移动电话的便携式系统的发展，对使用半导体材料的存储器件的需求不断增长。存储器件通常可以被分类为易失性存储器件或非易失性存储器件。尤其是，由于大多数便携式系统倾向于使用大存储容量，所以即使当电源中断时也保持所储存的数据的非易失性存储器件已被广泛用于各种便携式系统中。易失性存储器装置可以包括静态随机存取存储(SRAM)器件和动态随机存取存储(DRAM)器件。非易失性存储器件可以包括铁电随机存取存储(FeRAM)器件、磁性随机存取存储(MRAM)器件、电阻随机存取存储(RRAM)器件和相变存储(PCM)器件。
非易失性存储器件中的PCM器件已被认为是有吸引力的非易失性存储器件。这是因为与其它非易失性存储器件相比，PCM器件具有相对简单的单元结构，并且表现出与属于易失性存储器件的DRAM器件相似的相对高的操作速度。此外，PCM器件作为下一代非易失性存储器件非常有吸引力，因为PCM器件的制造成本与其它非易失性存储器件相比相对较低。PCM器件的单位单元可以设置在字线与位线的交叉点处，以包括串联耦接的开关元件和数据储存元件。数据存储元件可以包括与开关元件电耦接的下电极、设置在下电极上的相变材料图案以及设置在相变材料图案上的上电极。
在PCM器件中，如果写入电流流过开关元件和下电极以执行写入操作，则可能在下电极与相变材料图案之间的界面处产生焦耳热。在下电极与相变材料图案之间的界面处产生的焦耳热可以将相变材料图案的相位变为非晶态或晶态以执行写入操作。当PCM器件在用于执行写入操作的写入模式下操作时，逻辑地址可以被输入到PCM器件，并且逻辑地址可以被改变成物理地址。如果执行写入操作以顺序地将数据写入到与单个字线或单个位线物理地耦接的多个存储单元中，则两个相邻的存储单元可能被连续地写入数据。在这种情况下，在两个相邻存储单元中的一个中产生的焦耳热可能直接影响该两个相邻存储单元中的另一个，从而造成写入干扰。
发明内容
各种实施例针对分配存储器件中的地址以减轻写入干扰的装置和方法。
根据一个实施例，提供一种用于分配存储器件中的多个存储单元的地址的装置。所述装置包括地址分配器。地址分配器分配多个存储单元的地址，以防止至少两个连续的写入操作被施加到所述多个存储单元之中的共享多个字线中的任何一个或多个位线中的任何一个的至少两个相邻的存储单元。响应于从主机输出的写入请求来分别执行至少两个写入操作。
根据另一个实施例，提供一种分配存储器件中的多个存储单元的地址的方法。所述方法包括分配多个存储单元的地址，以防止至少两个连续的写入操作被施加到所述多个存储单元之中的共享多个字线中的任何一个或多个位线中的任何一个的至少两个相邻的存储单元。响应于从主机输出的写入请求来分别执行至少两个写入操作。
附图说明
参照附图和所附详细描述，本公开的各种实施例将变得更加明显，附图中：
图1是示出相变存储(PCM)器件的单元阵列的等效电路图；
图2是示出根据本公开的一个实施例的存储系统的框图；
图3是示出在写入模式下从主机输出的16位地址的一个示例的示意图；
图4是示出与图3所示的16位地址相对应的位线索引、字线索引和行索引的索引图；
图5是示出通过将各种跳转索引应用于图4的行索引而得到地址分配之后的行索引图的一部分；
图6示出了通过将跳转索引“57”应用到图4的行索引而得到地址分配之后的行索引图；以及
图7和图8是示出使用将值“57”用作跳转索引时的地址分配方案来减轻写入干扰的方法的索引图。
具体实施方式
在下述实施例的描述中，应理解，术语“第一”和“第二”意在指定一个要素，而不用于限定仅该要素本身或意味着特定顺序。另外，当一个要素被称为设置在另一个要素“上”、“之上”、“上方”、“之下”或“下方”时，该描述意在传达一种相对的位置关系，并不用于限制该要素直接接触另一要素的情况，或其间存在至少一个中间要素的情况。因此，本文使用的诸如“上”、“之上”、“上方”、“下”、“下方”、“之下”等的术语仅用于描述具体实施例的目的，并不意在限制本公开的范围。此外，当一个要素被称为“连接到”或“耦接到”另一个要素时，该要素可以电气地或机械地直接连接到或耦接到该另一要素，或者可以通过替换其间的另一要素而形成连接关系或耦接关系。
图1是示出相变存储(PCM)器件的单元阵列100的等效电路图。参见图1，单元阵列100可以包括多个字线和与多个字线相交的多个位线。在本实施例中，为了便于说明和方便描述的目的，在图1中仅示出8个字线(即，第一字线至第八字线WL0-WL7)和仅8个位线(即，第一位线至第八位线BL0-BL7)。PCM单元110可以分别设置在字线WL0-WL7与位线BL0-BL7的交叉点处。每个PCM单元110可以包括串联耦接的开关元件111和数据储存元件112。开关元件111可以是具有与字线WL0-WL7中的任何一个字线耦接的栅极端子、与数据储存元件112耦接的漏极端子以及与接地端子耦接的源极端子的MOS晶体管。数据储存元件112可以被配置为包括顺序堆叠的下电极、相变材料图案和上电极。在这种情况下，数据储存元件112的下电极可以耦接到开关元件111的漏极端子，并且数据储存元件112的上电极可以耦接到位线BL0-BL7中的任何一个位线。设置在同一行中的PCM单元110可以彼此共享单个字线(即，字线WL0-WL7中的任何一个字线)。例如，设置在第一行中的PCM单元110-11、110-12、110-13...和110-18可以彼此共享第一字线WL0。设置在同一列中的PCM单元110可以彼此共享单个位线(即，位线BL0-BL7中的任何一个位线)。例如，设置在第一列中的PCM单元110-11、110-21...和110-81可以彼此共享第一位线BL0。
如果对共享同一字线的PCM单元110连续地执行写入操作，则在任何一个PCM单元110的下电极与相变材料图案之间的界面处产生的焦耳热可能影响与选中的PCM单元110共享同一字线的其它PCM单元110，从而引起写入干扰。因此，本实施例可以提供一种用于分配存储器件中的地址的装置，使得如果需要对共享同一字线的PCM单元110执行连续的写入操作，则通过利用地址分配方案防止对共享同一字线的PCM单元110执行连续的写入操作，来减轻写入干扰。
图2是示出根据本公开的一个实施例的存储系统的框图。参见图2，根据一个实施例的存储系统可以包括存储器控制器200，存储器控制器200耦接在主机和诸如PCM器件的存储器件之间以执行控制操作。尽管结合PCM器件用作存储器件的示例来描述本实施例，但是本公开不限于此。也就是说，本实施例可以等同地应用于遭受写入干扰的、采用存储器件的所有存储系统，不管存储器件是非易失性存储器件还是易失性存储器件。PCM器件可以包括包含参照图1描述的单元阵列100的、多个单元阵列之中的至少一个单元阵列。存储器控制器200可以被配置为包括地址分配器210。可选择地，地址分配器210可以与存储器控制器200分开设置。地址分配器210可以分配响应于来自主机的写入请求而被连续地施加有至少两个写入操作的PCM单元的地址，其中地址分配器210可以防止写入操作顺序地并且连续地施加到彼此共享同一字线或同一位线的PCM单元。
地址分配器210可以被配置为包括跳转索引选择器211和地址映射部分212。跳转索引选择器211可以选择用于分配PCM单元110的地址的跳转索引J。跳转索引J可以由位线的数量Nb来确定。在一个实施例中，跳转索引J可以是比位线的数量Nb大的任何自然数。此外，位线的数量Nb与跳转索引J可以是互质的。跳转索引选择器211可以将选中的自然数输出到地址映射部件212。如果位线的数量Nb是如图1所示的8，则跳转索引J可以是自然数9、11、13、15、17...中的任何一个。自然数9、11、13、15、17...中的任何一个大于位线的数量。而且，自然数9、11、13、15、17...中的任何一个与位线的数量可以是互质的。跳转索引选择器211可以选择自然数9、11、13、15、17...中的一个作为跳转索引J。在这种情况下，跳转索引选择器211可以随机地选择自然数9、11、13、15、17...中的一个作为跳转索引J。
地址映射部分212可以使用由跳转索引选择器211选择的跳转索引J来执行地址分配操作。在这样的情况下，可以执行地址分配操作，使得与被至少两次连续的写入操作选择的PCM单元耦接的字线或位线是没有重复的单独的字线或单独的位线。在一个实施例中，由用于计算行索引的地址映射部分212实施的地址分配操作可以基于以下等式1来执行。
Mr＝(Ir×J)mod Nr (等式1)
在等式1中，“Mr”表示地址分配操作之后的行索引，“Ir”表示地址分配操作之前的行索引，“J”表示由跳转索引选择器211选择的跳转索引，并且“Nr”表示行的总数量(即，PCM单元的总数量)。另外，“mod”表示模运算。根据模运算，如果“Ir×J”的值小于“Nr”的值，则可以采用“Ir×J”的值作为地址分配后的行索引Mr，而如果“Ir×J”的值大于“Nr”的值，则可以采用“Ir×J”的值除以“Nr”的值之后的余数作为地址分配后的行索引Mr。根据等式1，地址分配之后的行索引Mr可以由跳转索引J来确定，地址分配操作之前的行索引Ir通过索引每个PCM单元的地址以及行的总数量Nr来设置。通过等式1计算的地址分配之后的行索引Mr可以用于地址分配操作中，以防止对彼此共享同一字线或同一位线的PCM单元的连续写入操作。
下文将更充分地描述用于减轻存储器件的写入干扰的地址分配操作。
图3是示出在写入模式下从主机输出的16位地址的示例的示意图。参见图3，16位地址可以被输入到存储器控制器(图2的200)，以根据来自主机的写入请求来对PCM器件执行写入操作。16位地址可以包括六位偏移地址、四位存储体地址和六位行地址。六位行地址可以包括3位位线地址和3位字线地址。3位位线地址可以被选择性地分配给23个位线(即8个位线)中的一个。3位字线地址可以被选择性地分配给23个字线(即8个字线)中的一个。
图4是示出与图3所示的16位地址相对应的位线索引Ib、字线索引Iw和行索引Ir的索引图。参见图4，包括在图3所示的16位地址中的位线地址和字线地址中的每一个可以包括3位二进制流。因此，字线的数量Nw和位线的数量Nb可以是8。字线索引Iw可以被定义为字线地址中的至少任何一个的十进制数。另外，位线索引Ib可以被定义为位线地址中的至少任何一个的十进制数。因此，3位字线地址的字线索引Iw可以具有值0、1、2、3、4、5、6和7中的一个。类似地，3位位线地址的位线索引Ib可以具有值0、1、2、3、4、5、6和7中的一个。因为PCM单元分别位于字线与位线的交叉点处，所以PCM单元的总数Nr可以是64。行索引Ir可以由以下等式2来定义。
Ir＝(Nb×Iw)+Ib (等式2)
在等式2中，“Nb”表示位线的数量。在图3所示的16位地址的情况下，由于位线地址包括3位，所以位线的数量Nb可以是8。在等式2中，“Iw”表示字线索引，并且“Ib”表示位线索引。例如，如果字线索引Iw和位线索引Ib均为0，则根据等式2，行索引Ir可以为0。另外，如果字线索引Iw是0并且位线索引Ib是1，则根据等式2，行索引Ir可以是1。这样，如图4所示，可以通过等式2来确定64个PCM单元的行索引Ir。64个PCM单元的行索引Ir可以包括从0到63的整数。
图5示出了通过将各种跳转索引J应用到图4的行索引Ir而获得地址分配之后的行索引图的一部分。参见图5，如果位线的数量Nb是8，则跳转索引J可以是大于8的自然数(即，9、11、13、15、17...)中的任何一个，并且还可以与8互质。用于执行地址分配操作的跳转索引J可以随机地选自自然数9、11、13、15、17...。如果在地址分配之前跳转索引J“9”被应用于行索引Ir 0、1、2...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、9、18、27,…和55。如果在地址分配之前跳转索引J“11”被应用于行索引Ir 0、1、2、...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、11、22、33、...和53。如果在地址分配之前跳转索引J“13”被应用于行索引Ir 0、1、2、...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、13、26、39、...和51。如果在地址分配之前跳转索引J“15”被应用于行索引Ir 0、1、2、...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、15、30、45、...和49。如果在地址分配之前跳转索引J“17”被应用于行索引Ir 0、1、2、...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、17、34、51、...和47。如果在地址分配之前跳转索引J“19”被应用于行索引Ir 0、1、2、...和63，则根据等式1，地址分配之后的行索引Mr可以被计算为包括值0、19、38、57、...和45。
图6示出了通过将跳转索引J“57”应用于图4的行索引Ir而获得地址分配之后的行索引图。如上所述，地址分配之后的行索引Mr可以通过等式1获得。如图6所示，如果字线索引Iw和位线索引Ib中的每一个具有从0到7的整数中的任何一个值并且行的总数量Nr(即，PCM单元的总数量)是64，则共享字线索引Iw“0”的行索引Mr可以包括值0、57、50、43、36、29、22和15，这些值分别由行索引Ir 0、1、2、3、4、5、6和7转换而得。在这样的情况下，共享字线索引Iw“1”的行索引Mr可以包括值8、1、58、51、44、37、30和23，这些值分别由行索引Ir 8、9、10、11、12、13、14和15转换而得。地址分配之后的剩余行索引Mr也可以使用与上述相同的方式进行转换。
图7和图8是示出使用当将值“57”用作跳转索引J时的地址分配方案来减轻写入干扰的方法的索引图。即，图7是示出使用图4所示的行索引Ir执行的写入操作的行索引图，而图8是示出使用图6所示的行索引Mr执行的写入操作的行索引图。首先，参见图7，如果从主机顺序地输出与行索引Ir 0、1、2、3、4和5相关联的第一写入请求至第六写入请求W1、W2、W3、W4、W5和W6，则因为行索引Ir具有地址分配之前的值，所以顺序地对共享与字线索引Iw“0”相对应的第一字线(图1的WL0)的PCM单元执行写入操作。也就是说，可以连续地执行与具有字线索引Iw“0”的行索引Ir 0、1、2、3、4、5、6和7相关联的写入操作。在这种情况下，因为与行索引Ir 0、1、2、3、4、5、6和7的相对应的PCM单元彼此共享第一字线(图1的WL0)，所以在写入操作期间可能发生写入干扰。
相反，如图8所示，如果通过将跳转索引J“57”应用于等式1来执行地址分配操作，则地址分配之前的行索引Ir 0、9、18、27、36和45可以分别被转换为地址分配之后的行索引Mr 0、1、2、3、4和5。因此，可以执行由第一写入请求W1实施的第一写入操作，以将数据写入到与第一字线WL0(对应于字线索引Iw“0”)以及第一位线BL0(对应于位线索引Ib“0”)耦接的PCM单元(图1的110-11)中，以及可以执行由第二写入请求W2实施的第二写入操作，以将数据写入到与第二字线WL1(对应于字线索引Iw“1”)以及第二位线BLl(对应于位线索引Ib“1”)耦接的PCM单元(图1的110-22)中。结果，连续地施加有由第一写入请求W1和第二写入请求W2实施的第一写入操作和第二写入操作的PCM单元110-11和PCM单元110-22可以与两个不同的字线以及两个不同的位线耦接，并且不共享同一字线以及同一位线。
可以执行由第三写入请求W3实施的第三写入操作，以将数据写入到与第三字线WL2(对应于字线索引Iw“2”)以及第三位线BL2(对应于位线索引Ib“2”)耦接的PCM单元110-33。即使在这样的情况下，连续地施加有由第二写入请求W2和第三写入请求W3实施的第二写入操作和第三写入操作的PCM单元110-22和PCM单元110-33可以与两个不同的字线以及两个不同的位线耦接，并且不共享同一字线以及同一位线。
可以执行由第四写入请求W4实施的第四写入操作，以将数据写入到与第四字线WL3(对应于字线索引Iw“3”)以及第四位线BL3(对应于位线索引Ib“3”)耦接的PCM单元110-44。即使在这样的情况下，连续地施加有由第三写入请求W3和第四写入请求W4实施的第三写入操作和第四写入操作的PCM单元110-33和PCM单元110-44可以与两个不同的字线以及两个不同的位线耦接，并且不共享同一字线以及同一位线。
可以执行由第五写入请求W5实施的第五写入操作，以将数据写入到与第五字线WL4(对应于字线索引Iw“4”)和第五位线BL4(对应于的位线索引Ib“4”)耦接的PCM单元110-55。即使在这样的情况下，连续地施加有由第四写入请求W4和第五写入请求W5实施的第四写入操作和第五写入操作的PCM单元110-44和PCM单元110-55可以与两个不同的字线以及两个不同的位线耦接，并且不共享同一字线以及同一位线。
可以执行由第六写入请求W6实施的第六写入操作，以将数据写入到与第六字线WL5(对应于字线索引Iw“5”)和第六位线BL5(对应于位线索引Ib“5”)耦接的PCM单元110-66。即使在这样的情况下，连续地施加有由第五写入请求W5和第六写入请求W6实施的第五写入操作和第六写入操作的PCM单元110-55和PCM单元110-66也可以与两个不同的字线以及两个不同的位线耦接，并且不共享同一字线以及同一位线。
如上所述，如果至少两个连续写入操作被顺序地施加到共享同一字线(对应于字线索引Iw0、1、2、3、4、5、6和7中的任何一个)或同一位线(对应于位线索引1b0、1、2、3、4、5、6和7中的任何一个)的至少两个相邻存储单元，则可能发生写入干扰。其中，相邻的存储单元是彼此相邻并且共享同一字线或共享同一位线的存储单元。然而，根据实施例，使用等式1，可以将地址分配之前的行索引Ir转换为地址分配之后的行索引Mr。因此，能够防止至少两个连续的写入操作被顺序地应用于共享同一字线或同一位线的至少两个相邻的存储单元。结果，在执行存储单元的写入操作的同时，能够抑制写入干扰的发生。
为了说明的目的，以上已经公开了本公开的实施例。本领域的普通技术人员将会理解，在不脱离如所附权利要求所公开的本公开的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (18)

1.一种地址分配装置，包括：
地址分配器，其被配置为分配存储器件中的多个存储单元的地址，以防止至少两个连续的写入操作被施加到所述多个存储单元之中的共享多个字线中的任何一个或多个位线中的任何一个的至少两个相邻的存储单元，
其中，响应于从主机输出的写入请求来分别执行至少两个写入操作。
2.根据权利要求1所述的装置，其中，存储器件是易失性存储器件或非易失性存储器件。
3.根据权利要求1所述的装置，其中，所述多个存储单元分别位于所述多个字线与所述多个位线的交叉点处。
4.根据权利要求3所述的装置，其中，地址分配器包括：
跳转索引选择器，其被配置为选择用于分配所述多个存储单元的地址的跳转索引；以及
地址映射部分，其被配置为使用由跳转索引选择器选择的跳转索引来执行地址分配操作。
5.根据权利要求4所述的装置，其中，
跳转索引选择器选择自然数中比位线的数量大并且互质的任何一个，并且将选中的自然数输出到地址映射部分。
6.根据权利要求5所述的装置，其中，跳转索引选择器随机地选择自然数中比位线的数量大并且互质的任何一个。
7.根据权利要求5所述的装置，其中，地址映射部件使用以下等式来计算行索引以执行地址分配操作，
Mr＝(Ir×J′)mod Nr
其中，“Mr”表示地址分配操作之后的行索引，“Ir”表示地址分配操作之前的行索引，“J”表示由跳转索引选择器选择的跳转索引，“Nr”表示存储单元的总数量，并且“mod”表示如果“Ir×J”的值大于“Nr”的值，则采用将“Ir×J”的值除以“Nr”的值之后的余数作为地址分配之后的行索引Mr的模运算。
8.根据权利要求7所述的装置，其中，在地址分配操作之前的行索引Ir通过索引每个存储单元的地址来设置，并且由以下等式来定义，
Ir＝(Nb×Iw)+Ib
其中，“Nb”表示位线的数量，“Iw”表示字线索引，以及“Ib”表示位线索引。
9.根据权利要求8所述的装置，其中，字线索引Iw被定义为任何一个字线地址的十进制数，并且位线索引Ib被定义为所述位线的任何一个位线地址的十进制数。
10.一种地址分配方法，包括：
分配存储器件中的多个存储单元的地址，以防止至少两个连续的写入操作被施加到所述多个存储单元之中的共享多个字线中的任何一个或多个位线中的任何一个的至少两个相邻的存储单元，
其中，响应于从主机输出的写入请求来分别执行至少两个写入操作。
11.根据权利要求10所述的方法，其中，存储器件是易失性存储器件或非易失性存储器件。
12.根据权利要求10所述的方法，其中，所述多个存储单元分别位于所述多个字线与所述多个位线的交叉点处。
13.根据权利要求12所述的方法，其中，分配所述多个存储单元的地址的步骤包括：
选择用于分配所述多个存储单元的地址的跳转索引；以及
使用选中的跳转索引执行地址分配操作。
14.根据权利要求13所述的方法，其中，选择跳转索引的步骤包括选择自然数中的比位线的数量大并且互质的任何一个。
15.根据权利要求14所述的方法，其中，选择跳转索引的步骤包括随机地选择自然数中的比位线的数量大并且互质的任何一个。
16.根据权利要求14所述的方法，其中，执行地址分配操作的步骤包括使用以下等式计算行索引，
Mr＝(Ir×J′)mod Nr
其中，“Mr”表示地址分配操作之后的行索引，“Ir”表示地址分配操作之前的行索引，“J”表示由跳转索引选择器选择的跳转索引，“Nr”表示存储单元的总数量，并且“mod”表示如果“Ir×J”的值大于“Nr”的值，则采用将“Ir×J”的值除以“Nr”的值之后的余数作为地址分配之后的行索引Mr的模运算。
17.根据权利要求16所述的方法，其中，在地址分配操作之前的行索引Ir通过索引每个存储单元的地址来设置，并且由以下等式来定义，
Ir＝(Nb×Iw)+Ib
其中，“Nb”表示位线的数量，“Iw”表示字线索引，以及“Ib”表示位线索引。
18.根据权利要求17所述的方法，其中，字线索引Iw被定义为任何一个字线地址的十进制数，并且位线索引Ib被定义为任何一个位线地址的十进制数。
CN201711329514.1A 2017-04-21 2017-12-13 分配存储器件中的地址以减轻写入干扰的装置和方法 Pending CN108735261A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0051543 2017-04-21
KR1020170051543A KR20180118840A (ko) 2017-04-21 2017-04-21 메모리소자의 쓰기 디스터번스 억제를 위한 어드레스 분산 장치 및 방법

Publications (1)

Publication Number Publication Date
CN108735261A true CN108735261A (zh) 2018-11-02

Family

ID=63854582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329514.1A Pending CN108735261A (zh) 2017-04-21 2017-12-13 分配存储器件中的地址以减轻写入干扰的装置和方法

Country Status (4)

Country Link
US (1) US10438655B2 (zh)
KR (1) KR20180118840A (zh)
CN (1) CN108735261A (zh)
TW (1) TW201839765A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599398A (zh) * 2019-02-21 2020-08-28 旺宏电子股份有限公司 存储器装置与其编程方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501809B1 (en) * 2021-06-15 2022-11-15 Arm Limited Contention-adapted read-write pulse generation circuitry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734609A (en) * 1995-11-29 1998-03-31 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reduced susceptibility to inadvertent programming and erasure and methods of operating same
CN101842843A (zh) * 2007-11-01 2010-09-22 飞思卡尔半导体公司 Mram测试
CN101944387A (zh) * 2010-09-03 2011-01-12 深圳市国微电子股份有限公司 一种分段式反熔丝编程方法、装置及编程器
US20110141818A1 (en) * 2006-07-20 2011-06-16 Yan Li Nonvolatile Memory and Method for Compensating During Programming for Perturbing Charges of Neighboring Cells
US20130248814A1 (en) * 2012-03-20 2013-09-26 Winbond Electronics Corp. Non-volatile memory device and array thereof
US20170084323A1 (en) * 2013-08-21 2017-03-23 Everspin Technologies, Inc. Non-destructive write/read leveling

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498370B2 (ja) 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734609A (en) * 1995-11-29 1998-03-31 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reduced susceptibility to inadvertent programming and erasure and methods of operating same
US20110141818A1 (en) * 2006-07-20 2011-06-16 Yan Li Nonvolatile Memory and Method for Compensating During Programming for Perturbing Charges of Neighboring Cells
CN101842843A (zh) * 2007-11-01 2010-09-22 飞思卡尔半导体公司 Mram测试
CN101944387A (zh) * 2010-09-03 2011-01-12 深圳市国微电子股份有限公司 一种分段式反熔丝编程方法、装置及编程器
US20130248814A1 (en) * 2012-03-20 2013-09-26 Winbond Electronics Corp. Non-volatile memory device and array thereof
US20170084323A1 (en) * 2013-08-21 2017-03-23 Everspin Technologies, Inc. Non-destructive write/read leveling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599398A (zh) * 2019-02-21 2020-08-28 旺宏电子股份有限公司 存储器装置与其编程方法

Also Published As

Publication number Publication date
KR20180118840A (ko) 2018-11-01
US10438655B2 (en) 2019-10-08
US20180308542A1 (en) 2018-10-25
TW201839765A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
US8331152B2 (en) Nonvolatile memory device
CN103765392B (zh) 存储器装置的损耗均衡
US7986545B2 (en) Non-volatile memory device and method of operating the same
JP6142083B2 (ja) メモリタイルアクセスおよび選択パターン
US10528466B2 (en) Storage devices including logical to physical address mapping and methods of operating
US20190214078A1 (en) Method of operating resistive memory device reducing read disturbance
KR102151176B1 (ko) 크로스 포인트 어레이 구조의 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
CN108431979A (zh) 空位调制导电氧化物区域切换单元到vbl架构的实现方式
US10268387B2 (en) Meta-groups in non-volatile storage based on performance times
KR20200032922A (ko) 페리-언더-셀 구조의 메모리 장치
KR102216563B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US20180144793A1 (en) Variable resistance memory device including bidirectional switch, memory system including the same, and operating method thereof
CN110942794A (zh) 在编程期间具有寄生电阻补偿的电阻存储器设备
JP2020532038A (ja) メモリの検知動作
CN109841246A (zh) 具有电阻式存储器件的存储系统及其操作方法
US9773547B2 (en) Non-volatile memory with multiple latency tiers
US20140068222A1 (en) Semiconductor memory device and method of operating the same
CN108735261A (zh) 分配存储器件中的地址以减轻写入干扰的装置和方法
CN109801658A (zh) 电子设备及其制造方法
KR20210080581A (ko) 작은 페이지 버퍼를 이용한 높은 대역폭 동작을 위한 교차점 메모리 아키텍처
TWI827941B (zh) 記憶體裝置及記憶體系統
KR20230082377A (ko) 메모리 컨트롤러 및 메모리 시스템
CN104952483B (zh) 具有分层位线结构的阻变存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181102