[go: up one dir, main page]

CN108630281A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN108630281A
CN108630281A CN201710712653.6A CN201710712653A CN108630281A CN 108630281 A CN108630281 A CN 108630281A CN 201710712653 A CN201710712653 A CN 201710712653A CN 108630281 A CN108630281 A CN 108630281A
Authority
CN
China
Prior art keywords
temperature
voltage
signal
circuit
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710712653.6A
Other languages
English (en)
Other versions
CN108630281B (zh
Inventor
细谷昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN108630281A publication Critical patent/CN108630281A/zh
Application granted granted Critical
Publication of CN108630281B publication Critical patent/CN108630281B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的实施方式提供一种高品质的半导体存储装置。实施方式的半导体存储装置具备：存储单元阵列；温度传感器，产生基于温度的第1电压，对所述第1电压、与基于上一次的温度测定结果的第2电压进行比较，判定从上一次的温度测定算起的温度的变动是否在设定值以内，在判定为温度变动在设定值以内的情况下，根据上一次的温度测定结果产生第1信号，在判定为温度变动并非在设定值以内的情况下，测定温度，更新温度测定结果，且根据更新后的温度测定结果产生所述第1信号；及电压产生电路，根据所述第1信号产生施加到所述存储单元阵列的电压。

Description

半导体存储装置
[相关申请]
本申请享有以日本专利申请2017-54925号(申请日：2017年3月21日)作为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种半导体存储装置。
背景技术
要求半导体存储装置的动作的高速化。
发明内容
本发明的实施方式提供一种高品质的半导体存储装置。
实施方式的半导体存储装置具备：存储单元阵列；温度传感器，产生基于温度的第1电压，对所述第1电压、与基于上一次的温度测定结果的第2电压进行比较，判定从上一次的温度测定算起的温度的变动是否在设定值以内，在判定为温度变动在设定值以内的情况下，根据上一次的温度测定结果而产生第1信号，在判定为温度变动并非在设定值以内的情况下，测定温度，更新温度测定结果，且根据更新后的温度测定结果而产生所述第1信号；及电压产生电路，根据所述第1信号而产生施加到所述存储单元阵列的电压。
附图说明
图1是表示实施方式的半导体存储装置的框图。
图2是表示实施方式的半导体存储装置的温度传感器的框图。
图3是表示实施方式的半导体存储装置的温度码的图。
图4是表示实施方式的半导体存储装置的温度传感器的动作的流程图。
图5是表示实施方式的半导体存储装置的抽样动作的流程图。
图6是表示实施方式的半导体存储装置的定序器判定温度码TC为“温度变化在设定值以内”的情况下的具体例的波形图。
图7是表示实施方式的半导体存储装置的定序器判定温度码TC并非“温度变化在设定值以内”的情况下的具体例的波形图。
图8是表示实施方式的比较例1的半导体存储装置的温度传感器的框图。
图9是实施方式的比较例1的半导体存储装置的温度传感器的波形图。
图10是表示实施方式的比较例2的半导体存储装置的温度传感器的框图。
图11是表示实施方式的变化例的半导体存储装置的温度传感器的动作的流程图。
具体实施方式
以下，参考附图对实施方式进行说明。在此说明时，对所有图的共同的部分标注共同的参考符号。
＜1＞第1实施方式
对实施方式的半导体存储装置进行说明。
＜1-1＞构成
＜1-1-1＞关于存储器系统的构成
使用图1对包含本实施方式的半导体存储装置的存储器系统的构成进行说明。
如图1所示，存储器系统1具备NAND(Not AND，与非)型闪速存储器(半导体存储装置)100及存储器控制器200。NAND型闪速存储器100及存储器控制器200例如也可通过它们的组合而构成一个半导体装置，作为其例，可举出如SDTM卡之类的存储卡、或SSD(solidstate drive，固态硬盘)等。存储器系统1也可为还具备主机装置(未图示)的构成。
＜1-1-2＞存储器控制器
存储器控制器200将执行NAND型闪速存储器100的动作所必需的指令等输出到NAND型闪速存储器100。存储器控制器200通过将该指令输出到NAND型闪速存储器100而从NAND型闪速存储器100读出数据、向NAND型闪速存储器100写入数据、或删除NAND型闪速存储器100的数据等。
＜1-1-3＞NAND型闪速存储器
使用图1，对本实施方式的NAND型闪速存储器100进行说明。
存储器控制器200与NAND型闪速存储器100是经由输入输出接口101及控制信号输入接口102而连接。
输入输出接口101根据从输入输出控制电路103供给的信号而产生数据选通信号DQS、BDQS(DQS的互补信号)。输入输出接口101在从数据输入输出线(DQ0～DQ7)输出数据时，输出数据选通信号DQS及BDQS。然后，存储器控制器200配合数据选通信号DQS及BDQS的时序，从数据输入输出线(DQ0～DQ7)接收数据。
另外，输入输出接口101例如具备指令输入端子、及地址输入端子等。
控制信号输入接口102从存储器控制器200接收芯片使能信号BCE、指令锁存使能信号CLE、地址锁存使能信号ALE、写入使能信号BWE、读取使能信号RE、BRE(RE的互补信号)、写入保护信号BWP、及数据选通信号DQS、BDQS(DQS的互补信号)。
芯片使能信号BCE被用作NAND型闪速存储器100的选择信号。
指令锁存使能信号CLE是将动作指令撷取到寄存器104时使用的信号。
地址锁存使能信号ALE是将地址信息或输入数据撷取到寄存器104时使用的信号。
写入使能信号BWE是用以将输入输出接口101上的指令、地址、及数据撷取到NAND型闪速存储器100的信号。
读取使能信号RE、BRE是将数据从输入输出接口101输出到串口时使用的信号。
写入保护信号BWP是在NAND型闪速存储器100的电源接通时、或电源阻断时等输入信号不确定的情况下，用于保护数据免受无法预期的删除或写入。
图1中虽未图示，但将表示NAND型闪速存储器100的内部动作状态的R/B端子、电力供给用的Vcc/Vss/Vccq/Vssq端子等也设置在NAND型闪速存储器100。
输入输出控制电路103经由输入输出接口101将从存储单元阵列110读出的数据输出到存储器控制器200。输入输出控制电路103经由控制信号输入接口102、及控制电路105而接收写入、读出、删除、及状态读取等各种指令、地址、及写入数据。
控制电路105将经由控制信号输入接口102输入的控制信号供给到输入输出控制电路103。
控制电路105控制温度传感器106、电压产生电路107、感测电路111、数据寄存器112、列解码器113、行解码器114、及寄存器104。
控制电路105根据控制信号、及经由指令寄存器104输入的指令而动作。控制电路105在数据的编程、验证、读出、及删除时，使用电压产生电路107，对存储单元阵列110、感测电路111、及行解码器114供给所需的电压。
此外，本实施方式中，将输入输出控制电路103、及控制电路105分别按功能进行了说明。然而，输入输出控制电路103、及控制电路105也可通过相同的硬件资源而实现。
寄存器104将从输入输出控制电路103输入的指令输出到控制电路105。
寄存器104例如对从存储器控制器200供给的地址进行锁存。然后，寄存器104将锁存的地址转换成内部物理地址(列地址及行地址)。然后，寄存器104将列地址供给到列解码器113，且将行地址供给到行解码器114。
寄存器104用以将NAND型闪速存储器100内部的各种状态通知外部。寄存器104具有保存表示NAND型闪速存储器100处于就绪/忙碌状态的哪一个的数据的就绪/忙碌寄存器、及保存表示写入的通过/失败的数据的写入状态寄存器(未图示)。
温度传感器106根据控制电路105的命令测定NAND型闪速存储器100的温度，且产生基于温度的电压产生信号。然后，温度传感器106将电压产生信号供给到电压产生电路107。电压产生电路107根据电压产生信号产生各种电压。关于温度传感器106的详细说明将在以下叙述。此外，在执行对存储单元阵列110的写入动作、从存储单元阵列110的读出动作、及存储单元阵列110的删除动作等访问动作之前，温度传感器106产生电压产生信号。
存储单元阵列110包含多条位线BL、多条字线WL、及源极线SL。该存储单元阵列110包含将能够电性覆写的存储单元晶体管(也简称为存储单元)MC配置成矩阵状的多个区块BLK。存储单元晶体管MC例如具有包含控制栅极电极及电荷存储层(例如浮动栅极电极)的积层栅极，通过由注入到浮动栅极电极的电荷量决定的晶体管的阈值的变化而存储二值或多值数据。另外，存储单元晶体管MC也可具有将电子捕获至氮化膜的MONOS(Metal-Oxide-Nitride-Oxide-Silicon，金属-氧化物-氮化物-氧化物-硅)结构。
关于存储单元阵列110的构成也可为其他构成。即，关于存储单元阵列110的构成，例如记载在名为“三维积层非易失性半导体存储器(THREE DIMENSIONAL STACKEDNONVOLATILE SEMICONDUCTOR MEMORY)”且在2009年3月19日提出申请的美国专利申请12/407,403号中。另外，记载在名为“三维积层非易失性半导体存储器(THREE DIMENSIONALSTACKED NONVOLATILE SEMICONDUCTOR MEMORY)”且在2009年3月18日提出申请的美国专利申请12/406,524号、名为“非易失性半导体存储装置及其制造方法(NVOLATILESEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME)”且在2010年3月25日提出申请的美国专利申请12/679,991号、名为“非易失性半导体存储装置(NONVOLATILE SEMICONDUCTOR MEMORY DEVICE)”且在2011年9月22日提出申请的美国专利申请案13/816,799号、名为“半导体存储器及其制造方法(SEMICDNDUCTOR MEMORY ANDMETHOD FOR MANUFACTURING THE SAME)”且在2009年3月23日提出申请的美国专利申请12/532,030号中。这些专利申请案是通过参考而将其整体引用于本案说明书中。
另外，关于存储单元阵列110的构成，例如记载在名为“具有集成在一个芯片上的多种类型的存储器的半导体存储装置(SEMICONDUCTOR MEMORY DEVICE HAVING PLURALITYOF TYPES OF MEMORIES INTEGRATED ON ONE CHIP)”且在2009年3月3日提出申请的美国专利申请12/397,711号中。另外，记载在名为“包括具有电荷积累层及控制栅极的多层栅极的半导体存储装置及对半导体存储装置写入数据的方法(SEMICONDUCTOR MEMORY DEVICEINCLUDING STACKD GATE HAVING CHARGE ACCUMULATION LAYER AND CONTROL GATE ANDMETHOD OF WRITING DATA TO SEMICONDUCTOR MEMORY DEVlCE)”且在2012年4月19日提出申请的美国专利申请13/451,185号、名为“非易失性半导体存储元件、非易失性半导体存储器、及操作非易失性半导体存储元件的方法(NONVOLATILE SEMICONDUCTOR MEMORYELEMENT,NONVOLATILE SEMICONDUCTOR MEMORY,AND METHOD FOR OPERATING NONVOLATILESEMICONDUCTOR MEMORY ELEMENT)”且在2009年3月17日提出申请的美国专利申请12/405,626号、及名为“具有沟槽型元件隔离区的非易失性半导体存储装置及其制造方法(NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING ELEMENT ISOLATING REGION OFTRENCH TYPE AND METHOD OF MANUFACTURING THE SAME)”且在2001年9月21日提出申请的美国专利申请09/956,986号中。这些专利申请案是通过参考而将其整体引用于本案说明书中。
感测电路111在数据的读出动作时，感测从存储单元晶体管MC读出至位线的数据。
数据寄存器112是由SRAM(Static Random Access Memory，静态随机访问存储器)等构成。数据寄存器112存储从存储器控制器200供给的数据、或由感测电路111侦测的验证结果等。
列解码器113对列地址信号进行解码，将选择位线BL的任一条的选择信号输出到感测电路111。
行解码器114对行地址信号进行解码。然后，行解码器114选择存储单元阵列110的字线WL及选择栅极线SGD、SGS而驱动。
＜1-1-4＞温度传感器
接下来，使用图2对温度传感器106进行说明。
温度传感器106具备带隙基准源106a、逐次比较寄存器(SAR)106b、数字模拟转换电路(DAC)106c、电阻元件106d、106e、106f、电压比较电路106g、106h、106i、AND(与)运算电路106j、定序器106k、及运算电路106l。
带隙基准源106a例如具有二极管等。而且，如果带隙基准源106a从控制电路105接收“H(高)”电平的使能信号EN，那么产生参考电压VREF、及与NAND型闪速存储器100的绝对温度成比例的电压VPTAT_H。参考电压VREF是不与温度成比例的电压。
逐次比较寄存器106b从控制电路105如果接收“H”电平的使能信号EN便进行动作。进而，逐次比较寄存器106b配合从控制电路105接收的时钟信号CLK的时序(例如上升边缘)而动作。逐次比较寄存器106b如果从控制电路105接收使能信号EN，那么将存储的数字值的温度码TC(温度转换结果)供给到数字模拟转换电路106c。逐次比较寄存器106b如果从定序器106k接收重启信号RESET，那么执行用以确定最新的温度码的温度码的更新动作(也记为抽样动作)。逐次比较寄存器106b如果从定序器106k接收完成通知信号DONE、或抽样动作完成，那么将存储的温度码TC供给到运算电路106l。逐次比较寄存器106b存储基本上为最新的温度码TC。
数字模拟转换电路106c将温度码TC转换成电压。具体来说，数字模拟转换电路106c根据参考电压VREF及温度码TC而产生第2参考电压VREFT。第2参考电压VREFT不与温度成比例，而是与温度码TC成比例的电压。
电压比较电路106g经由节点N1将电压VPTAT_H供给到非反转端子，且经由节点N4将电压VREFT供给到反转端子。电压比较电路106g在电压VPTAT_H高于电压VREFT的情况下输出“H”电平的信号VC1。电压比较电路106g在电压VPTAT_H低于电压VREFT的情况下输出“L(低)”电平(L＜H)的信号VC1。
电阻元件106d的一端连接着节点N1，另一端连接着节点N2。关于该电阻元件106d的电阻值等将在以下进行叙述。
电压比较电路106i经由节点N2将电压VPTAT_M(VPTAT_M＜VPTAT_H)供给到非反转端子，且经由节点N4将电压VREFT供给到反转端子。电压比较电路106i在电压VPTAT_M高于电压VREFT的情况下输出“H”电平的信号VC3。电压比较电路106i在电压VPTAT_M低于电压VREFT的情况下输出“L”电平的信号VC3。
电阻元件106e的一端连接着节点N2，另一端连接着节点N3。关于该电阻元件106e的电阻值等将在以下进行叙述。
电压比较电路106h经由节点N3将电压VPTAT_L(VPTAT_L＜VPTAT_M)供给到非反转端子，且经由节点N4将电压VREFT供给到反转端子。电压比较电路106h在电压VPTAT_L高于电压VREFT的情况下输出“H”电平的信号VC2。电压比较电路106h在电压VPTAT_L低于电压VREFT的情况下输出“L”电平的信号VC2。
电阻元件106f的一端连接着节点N3，另一端连接着接地电位VSS。
AND运算电路106j将信号VC1输入到非反转端子，且将信号VC2输入到反转端子。AND运算电路106j仅在信号VC1为“H”电平、且信号VC2为“L”电平的情况下输出“H”电平的信号VAL，除此之外的情况下，输出“L”电平的信号VAL。
定序器106k如果从控制电路105接收“H”电平的使能信号EN便进行动作。进而，定序器106k配合从控制电路105接收的时钟信号CLK的时序(例如上升边缘)而动作。定序器106k如果接收“H”电平的信号VAL，便将完成通知信号DONE供给到控制电路105。定序器106k如果接收“L”电平的信号VAL，便将重启信号RESET供给到逐次比较寄存器106b。
运算电路106l根据从逐次比较寄存器106b供给的温度码TC与电压码VR、以及温度系数Tco而产生电压产生信号TOUT。运算电路106l使用下式“电压产生信号TOUT＝电压码VR+温度系数Tco×温度码TC”导出电压产生信号TOUT。
＜1-1-5＞温度码
接下来，使用图3对温度码进行说明。
温度传感器106将NAND型闪速存储器100的温度转换成n比特(n为任意的整数)的数字数据。该数字数据是温度码。
此处，作为一例对温度码是5比特的数字数据的情况进行说明。
在温度码是5比特的数字数据的情况下，如图3所示，能够将温度分割成32份而进行判定。
第1比特(1st比特)是判定温度TMP16的大小的比特。例如，在NAND型闪速存储器100的温度低于温度TMP16的情况下，成为“1”。另外，在NAND型闪速存储器100的温度高于温度TMP16的情况下，成为“0”。
第2比特(2nd比特)是判定温度TMP8、或温度TMP24的大小的比特。例如，在NAND型闪速存储器100的温度低于温度TMP8、或温度TMP24的情况下，成为“1”。另外，在NAND型闪速存储器100的温度高于温度TMP8、或温度TMP24的情况下，成为“0”。
第3比特(3rd比特)是判定选自温度TMP4、温度TMP12、温度TMP20、及温度TMP28中的1个温度的大小的比特。例如，NAND型闪速存储器100的温度在低于选自温度TMP4、温度TMP12、温度TMP20、及温度TMP28中的1个温度的情况下，成为“1”。另外，NAND型闪速存储器100的温度在高于选自温度TMP4、温度TMP12、温度TMP20、及温度TMP28中的1个温度的情况下，成为“0”。
第4比特(4th比特)是判定选自温度TMP2、温度TMP6、温度TMP10、温度TMP14、温度TMP18、温度TMP22、温度TMP26、及温度TMP30中的1个温度的大小的比特。例如，NAND型闪速存储器100的温度在低于选自温度TMP2、温度TMP6、温度TMP10、温度TMP14、温度TMP18、温度TMP22、温度TMP26、及温度TMP30中的1个温度的情况下，成为“1”。另外，NAND型闪速存储器100的温度在高于选自温度TMP2、温度TMP6、温度TMP10、温度TMP14、温度TMP18、温度TMP22、温度TMP26、及温度TMP30中的1个温度的情况下，成为“0”。
第5比特(5th比特)是判定选自温度TMP1、温度TMP3、温度TMP5、温度TMP7、温度TMP9、温度TMP11、温度TMP13、温度TMP15、温度TMP17、温度TMP19、温度TMP21、温度TMP23、温度TMP25、温度TMP27、温度TMP29、及温度TMP31中的1个温度的大小的比特。例如，NAND型闪速存储器100的温度在低于选自温度TMP1、温度TMP3、温度TMP5、温度TMP7、温度TMP9、温度TMP11、温度TMP13、温度TMP15、温度TMP17、温度TMP19、温度TMP21、温度TMP23、温度TMP25、温度TMP27、温度TMP29、及温度TMP31中的1个温度的情况下，成为“1”。另外，NAND型闪速存储器100的温度在高于选自温度TMP1、温度TMP3、温度TMP5、温度TMP7、温度TMP9、温度TMP11、温度TMP13、温度TMP15、温度TMP17、温度TMP19、温度TMP21、温度TMP23、温度TMP25、温度TMP27、温度TMP29、及温度TMP31中的1个温度的情况下，成为“0”。
此外，电压与NAND型闪速存储器100的温度成比例地变动。因此，所述本实施方式的半导体存储装置的温度传感器106是根据因温度而变动的电压来判定温度。
使用图3，对NAND型闪速存储器100的温度为温度TMPA时的抽样动作方法概略地进行说明。在抽样动作时，逐次比较寄存器106b使数字模拟转换电路106c产生基于温度TMP16的电压。而且，如图3所示，温度TMPA低于温度TMP16。因此，对逐次比较寄存器106b供给“H”电平的信号VC3。由此，逐次比较寄存器106b判定第1比特为“1”。由于逐次比较寄存器106b判定第1比特为“1”，故对温度TMPA与温度TMP8的大小进行比较。温度TMPA低于温度TMP8。因此，逐次比较寄存器106b判定第2比特为“1”。由于逐次比较寄存器106b判定第1比特及第2比特为“1”，故对温度TMPA与温度TMP4的大小进行比较。温度TMPA低于温度TMP4。因此，逐次比较寄存器106b判定第3比特为“1”。由于逐次比较寄存器106b判定第1比特～第3比特为“1”，故对温度TMPA与温度TMP2的大小进行比较。温度TMPA高于温度TMP2。因此，逐次比较寄存器106b判定第4比特为“0”。由于逐次比较寄存器106b判定第1比特～第3比特为“1”、且第4比特为“0”，故对温度TMPA与温度TMP3的大小进行比较。温度TMPA高于温度TMP3。因此，逐次比较寄存器106b判定第5比特为“0”。以所述方式，逐次比较寄存器106b判定温度TMPA在温度TMP3与温度TMP4之间，作为其判定结果，获得“11100”这一数字码。
作为更具体例，对NAND型闪速存储器100的温度为温度TMPB时的抽样动作方法进行说明。温度TMPB高于温度TMP16。因此，逐次比较寄存器106b判定第1比特为“0”。由于逐次比较寄存器106b判定第1比特为“0”，故对温度TMPB与温度TMP24的大小进行比较。温度TMPB低于温度TMP24。因此，逐次比较寄存器106b判定第2比特为“1”。由于逐次比较寄存器106b判定第1比特为“0”、且第2比特为“1”，故对温度TMPB与温度TMP20的大小进行比较。温度TMPB高于温度TMP20。因此，逐次比较寄存器106b判定第3比特为“0”。由于逐次比较寄存器106b判定第1比特及第3比特为0、且第2比特为“1”，故对温度TMPB与温度TMP222的大小进行比较。温度TMPB低于温度TMP22。因此，逐次比较寄存器106b判定第4比特为“1”。由于逐次比较寄存器106b判定第1比特及第3比特为“0”、且第2比特及第4比特为“1”，故对温度TMPB与温度TMP21的大小进行比较。温度TMPB高于温度TMP21。因此，逐次比较寄存器106b判定第5比特为“0”。以所述方式，逐次比较寄存器106b判定温度TMPB在温度TMP21与温度TMP22之间，作为其判定结果，获得“01010”这一数字码。
此外，温度TMP1～TMP31分别设定为等间隔(dTMP)。
＜1-2＞动作
＜1-2-1＞温度传感器的动作
使用图4，对本实施方式的半导体存储装置的温度传感器106的动作进行说明。
[步骤S101]
带隙基准源106a、及逐次比较寄存器106b在接收“H”电平的使能信号EN之前待机。
温度传感器106在接收“H”电平的使能信号EN的情况下，执行用以判定NAND型闪速存储器100的温度是否相当于最新的温度码TC的“温度的测定动作”。在此温度的测定动作时，不执行抽样动作。
带隙基准源106a在接收“H”电平的使能信号EN的情况下，产生参考电压VREF与电压VPTAT_H。
逐次比较寄存器106b在接收“H”电平的使能信号EN的情况下，将所存储的温度码TC供给到数字模拟转换电路106c。该温度码TC是最新的温度码TC。
数字模拟转换电路106c如果接收参考电压VREF及温度码TC，便产生与温度码TC对应的参考电压VREFT。
对节点N1供给电压VPTAT_H，且对节点N3供给电压VPTAT_L。
此外，在本实施方式中，通过电阻元件106d及电阻元件106e而设法使与NAND型闪速存储器100的温度成比例的电压VPTAT_H降低，产生电压VPTAT_L。由此，电压VPTAT_H模拟成为与温度TMPX+1(X为任意整数)相当的电压，且电压VPTAT_L成为与温度TMPX相当的电压。也就是说，通过调整电阻元件106d及电阻元件106e的电阻值而可调整温度TMPX、与温度TMPX+1。具体来说，如果减小电阻元件106d及电阻元件106e的电阻值，那么温度TMPX与温度TMPX+1的间隔dTMP变窄，如果增大电阻元件106d及电阻元件106e的电阻值，那么温度TMPX与温度TMPX+1的间隔dTMP变宽。
电压比较电路106g对电压VPTAT_H与参考电压VREFT的大小关系进行比较。电压比较电路106h对电压VPTAT_L与参考电压VREFT的大小关系进行比较。通过比较大小关系，温度传感器106能够判定基于最新的温度码TC的温度是否在温度TMPX与温度TMPX+1之间。
[步骤S102]
如果电压VPTAT_H大于参考电压VREFT，那么在电压VPTAT_L小于参考电压VREFT的情况下，定序器106k能够判定当前时间点的NAND型闪速存储器100的温度在温度TMPX与温度TMPX+1之间。也就是说，能够将当前时间点的NAND型闪速存储器100的温度视作与最新的温度信息相同。
另外，在电压VPTAT_H大于参考电压VREFT、且电压VPTAT_L大于参考电压VREFT的情况下，或者在电压VPTAT_H小于参考电压VREFT、且电压VPTAT_L小于参考电压VREFT的情况下，定序器106k能够判定当前时间点的NAND型闪速存储器100的温度不在温度TMPX与温度TMPX+1之间。也就是说，无法将当前时间点的NAND型闪速存储器100的温度视作与最新的温度信息相同。
以下，记载具体的动作。
在电压比较电路106g输出“H”电平的信号VC1、且电压比较电路106h输出“L”电平的信号VC2的情况下，AND运算电路106j将“H”电平的信号供给到定序器106k。由此，定序器106k判定步骤S101中存储在逐次比较寄存器106b中的温度码TC为“温度变化在设定值(间隔dTMP)以内。
在电压比较电路106g输出“H”电平的信号VC1、且电压比较电路106h输出“H”电平的信号VC2的情况下，或在电压比较电路106g输出“L”电平的信号VC1、且电压比较电路106h输出“L”电平的信号VC2的情况下，AND运算电路106j将“L”电平的信号供给到定序器106k。由此，定序器106k判定步骤S101中存储在逐次比较寄存器106b中的温度码TC并非“温度变化在设定值以内”。
[步骤S103]
定序器106k在判定温度码TC并非“温度变化在设定值以内”的情况下(步骤S102，否)，将重启信号RESET供给到逐次比较寄存器106b。逐次比较寄存器106b如果接收重启信号RESET，便重启(删除)所存储的温度码TC。
[步骤S104]
逐次比较寄存器106b如果重启(删除)温度码TC，便开始温度码TC的更新动作(抽样动作)。此外，关于抽样动作的详情将在以下叙述。
[步骤S105]
定序器106k在判定温度码TC为“温度变化在设定值以内”的情况下(步骤S102，是)，将完成通知信号DONE供给到逐次比较寄存器106b。逐次比较寄存器106b如果接收完成通知信号DONE，便将所存储的温度码TC供给到运算电路106l。
或逐次比较寄存器106b如果完成抽样动作，便将更新后的温度码TC供给到运算电路106l。
[步骤S106]
运算电路106l根据所接收的温度码TC而产生电压产生信号TOUT。
以所述方式，温度传感器106以测量NANDA型闪速存储器100的温度、且产生与温度相应的电压的方式而控制电压产生电路107。
＜1-2-2＞抽样动作
接下来，使用图5对步骤S104的抽样动作进行说明。
[步骤S201]
逐次比较寄存器106b在产生m比特(m为任意的整数)的温度码的情况下，进行m次关于第n比特(n是任意整数)的判定。逐次比较寄存器106b首先判定第1比特，故设定n＝1。
[步骤S202]
逐次比较寄存器106b输出用以判定第n比特的临时的温度码TCP。数字模拟转换电路106c根据临时的温度码TCP产生电压VREFT。电压VREFT成为与临时的温度码TCP成比例的电压。
电压比较电路106i对用以判定第n比特的电压VREFT、和与绝对温度成比例的电压VPTAT_M的大小进行比较。本例中，将电压VPTAT_M作为与NAND型闪速存储器100的温度对应的电压而使用。
逐次比较寄存器106b如果从电压比较电路106i接收作为比较结果的信号VC3，便确定第n比特的数据。
[步骤S203]
逐次比较寄存器106b判定n是否为m。该m相当于图3中所说明的“5比特”的“5”。另外，该m可存储在逐次比较寄存器106b内，也可存储在其他的存储区域(例如寄存器104)。
逐次比较寄存器106b在判定n为m的情况下(步骤S203，是)，结束抽样动作。
[步骤S204]
逐次比较寄存器106b在判定n并非m的情况下(步骤S203，否)，将n增加1。之后，反复执行步骤S202。
＜1-2-3＞具体例1
接下来，使用图6，对定序器106k判定温度码TC为“温度变化在设定值以内”的情况下(步骤S102，是)的具体例进行说明。
[时刻T1]
控制电路105在使电压产生电路107产生电压的情况下，将“H”电平的使能信号EN供给到温度传感器106。
带隙基准源106a在接收“H”电平的使能信号EN的情况下，产生参考电压VREF与电压VPTAT_H。
[时刻T2]
在时刻T2，如果参考电压VREF充分地上升，那么温度传感器106从控制电路105输入时钟信号CLK。
逐次比较寄存器106b在接收“H”电平的使能信号EN、且时钟信号CLK上升的情况下，将所存储的温度码TC供给到数字模拟转换电路106c。
数字模拟转换电路106c如果接收参考电压VREF及温度码TC，便产生与温度码TC相应的参考电压VREFT。
对节点N1供给电压VPTAT_H，对节点N2供给电压VPTAT_M，且对节点N3供给电压VPTAT_L。
电压比较电路106g对电压VPTAT_H与参考电压VREFT的大小关系进行比较。电压比较电路106h对电压VPTAT_L与参考电压VREFT的大小关系进行比较。
如上所述，本例是温度码TC为“温度变化在设定值以内”的例。因此，电压VPTAT_H大于参考电压VREFT，电压VPTAT_L小于参考电压VREFT。
[时刻T3]
电压比较电路106g输出作为比较结果的“H”电平的信号VC1。电压比较电路106h输出作为比较结果的“L”电平的信号VC2。
此外，在步骤S101的阶段，信号VC3的电平并无特别要求。
[时刻T4]
AND运算电路106j根据“H”电平的信号VC1及“L”电平的信号VC2输出“H”电平的信号VAL。
[时刻T5]
定序器106k根据“H”电平的信号VAL，将“H”电平的完成通知信号DONE供给到控制电路105及逐次比较寄存器106b。
逐次比较寄存器106b如果接收“H”电平的完成通知信号DONE，便将温度码TC供给到运算电路106l。
控制电路105如果接收“H”电平的完成通知信号DONE，便将使能信号EN下降至“L”电平。
[时刻T6]
运算电路106l根据温度码TC而产生电压产生信号TOUT且输出到电压产生电路107。
如以上般，在温度码TC为“温度变化在设定值以内”的情况下，可利用至少2次的时钟进行温度码TC的设定。
＜1-2-4＞具体例2
接下来，使用图7，对定序器106k判定温度码TC并非“温度变化在设定值以内”的情况下(步骤S102，否)的具体例进行说明。
[时刻T1]
NAND型闪速存储器100执行与图6中所说明的时刻T1的动作相同的动作。
[时刻T2]
NAND型闪速存储器100执行与图6中所说明的时刻T2的动作相同的动作。
且说，如上所述，本例是温度码TC并非“温度变化在设定值以内”的例。因此，电压VPTAT_H大于参考电压VREFT，且电压VPTAT_L大于参考电压VREFT。或电压VPTAT_H小于参考电压VREFT，且电压VPTAT_L小于参考电压VREFT。
[时刻T3]
在电压VPTAT_H大于参考电压VREFT，且电压VPTAT_L大于参考电压VREFT的情况下，电压比较电路106g输出作为比较结果的“H”电平的信号VC1。进而，电压比较电路106h输出作为比较结果的“H”电平的信号VC2。
在电压VPTAT_H小于参考电压VREFT、且电压VPTAT_L小于参考电压VREFT的情况下，电压比较电路106g输出作为比较结果的“L”电平的信号VC1。进而，电压比较电路106h输出作为比较结果的“L”电平的信号VC2。
此外，在步骤S101的阶段，信号VC3的电平并无特别要求。
[时刻T7]
AND运算电路106j根据“H”电平的信号VC1及“H”电平的信号VC2、或“L”电平的信号VC1及“L”电平的信号VC2而输出“L”电平的信号VAL。
[时刻T8]
定序器106k根据“L”电平的信号VAL，将“H”电平的重启信号RESET供给到逐次比较寄存器106b。
逐次比较寄存器106b如果接收“H”电平的重启信号RESET，便重启(删除)所存储的温度码TC。
[时刻T9]
逐次比较寄存器106b重启温度码TC之后，开始抽样动作。此处，为简单起见，对温度码TC为5比特的数字数据的情况进行说明。
具体来说，逐次比较寄存器106b将用以判定第1比特的数据的临时的温度码TCP供给到数字模拟转换电路106c。
数字模拟转换电路106c根据临时的温度码TCP而产生VREFT。
电压比较电路106i对电压VPTAT_M与参考电压VREFT的大小关系进行比较。然后，电压比较电路106i将比较结果作为信号VC3而输出。
[时刻T10]
逐次比较寄存器106将时刻T10的时间点的信号VC3作为第1比特的数字值而存储。
[时刻T11]
逐次比较寄存器106b在确定第1比特之后，将用以判定第2比特的数据的临时的温度码TCP供给到数字模拟转换电路106c。
数字模拟转换电路106c根据临时的温度码TCP而产生VREFT。
电压比较电路106i对电压VPTAT_M与参考电压VREFT的大小关系进行比较。然后，电压比较电路106i将比较结果作为信号VC3而输出。
[时刻T12]
逐次比较寄存器106b将时刻T12的时间点的信号VC3作为第2比特的数字值而存储。
[时刻T13]
逐次比较寄存器106b在确定第2比特之后，将用以判定第3比特的数据的临时的温度码TCP供给到数字模拟转换电路106c。
数字模拟转换电路106c根据临时的温度码TCP而产生VREFT。
电压比较电路106i对电压VPTAT_M与参考电压VREFT的大小关系进行比较。然后，电压比较电路106i将比较结果作为信号VC3而输出。
[时刻T14]
逐次比较寄存器106b将时刻T14的时间点的信号VC3作为第3比特的数字值而存储。
[时刻T15]
逐次比较寄存器106b在确定第3比特之后，将用以判定第4比特的数据的临时的温度码TCP供给到数字模拟转换电路106c。
数字模拟转换电路106c根据临时的温度码TCP产生VREFT。
电压比较电路106i对电压VPTAT_M与参考电压VREFT的大小关系进行比较。然后，电压比较电路106i将比较结果作为信号VC3而输出。
[时刻T16]
逐次比较寄存器106b将时刻T16的时间点的信号VC3作为第4比特的数字值而存储。
[时刻T17]
逐次比较寄存器106b在确定第4比特之后，将用以判定第5比特的数据的临时的温度码TCP供给到数字模拟转换电路106c。
数字模拟转换电路106c根据临时的温度码TCP产生VREFT。
电压比较电路106i对电压VPTAT_M与参考电压VREFT的大小关系进行比较。然后，电压比较电路106i将比较结果作为信号VC3而输出。
[时刻T18]
逐次比较寄存器106b将时刻T18的时间点的信号VC3作为第5比特的数字值而存储。
[时刻T19]
逐次比较寄存器106b在确定温度码之后将温度码TC供给到运算电路106l。
定序器106k在逐次比较寄存器106b确定了温度码之后，将“H”电平的完成通知信号DONE供给到控制电路105。
控制电路105如果接收“H”电平的完成通知信号DONE，便将使能信号EN下降至“L”电平。
[时刻T20]
运算电路106l根据温度码TC产生电压产生信号TOUT，且输出到电压产生电路107。
＜1-3＞效果
根据所述实施方式，使用电阻元件106d、电阻元件106e、电压比较电路106g、电压比较电路106h、及AND运算电路106j，判定刚才的NAND型闪速存储器100的温度是否超出特定值(dTMP)而变化。
由此，可抑制抽样动作的次数，且可使半导体存储装置更高速地动作。
为了容易地理解所述实施方式的效果，对比较例1及比较例2进行说明。
首先，使用图8及图9对比较例1进行说明。
如图8所示，比较例1的半导体存储装置的温度传感器106A不具备电阻元件106d、电阻元件106e、电压比较电路106g、电压比较电路106h、及AND运算电路106j。
而且，比较例1的半导体存储装置的温度传感器106A不执行所述的步骤S101及S102的温度测定动作。
因此，如图9所示，比较例1的半导体存储装置的温度传感器106A执行每次的抽样动作。
然而，根据所述实施方式，在刚才的NAND型闪速存储器100的温度未超出特定值(dTMP)而变化的情况下，无需执行抽样动作，故与比较例1相比，能够使温度传感器高速地动作。
接着，使用图10对比较例2进行说明。
如图10所示，比较例2的半导体存储装置的温度传感器106B具备例如15个电阻元件106m、及15个电压比较电路106n。由此，可使抽样动作高速化。然而，与本实施方式的温度传感器相比较，比较例2的温度传感器106B的电路面积变大。因此，根据半导体存储装置的微细化的观点，也不优选。
如上所述，根据所述实施方式，可一方面抑制半导体存储装置的电路面积的增加，一方面高速地动作。
＜2＞变化例
使用图11对实施方式的变化例进行说明。
如上所述，温度传感器106在访问动作之前产生电压产生信号。然而，温度传感器106在访问动作中、或在未执行访问动作的情况下，也可执行温度测定动作。
使用图11，对实施方式的变化例的半导体存储装置的温度传感器106的动作进行说明。
[步骤S301]～[步骤S304]
NAND型闪速存储器100执行与步骤S101～S104相同的动作。
[步骤S305]
定序器106k在判定温度码TC为“温度变化在设定值以内”的情况下(步骤S302，是)，维持温度码TC。
如以上，在不对访问动作的动作时间造成影响的时序，预先执行温度测定动作，这样能够提高温度码TC的精度。
此外，在所述实施方式中，使用了电阻元件106d、106e、及106f，但并不限于此，只要可使电压VPTAT_H降低，那么也可为任意的构成。
另外，在所述各实施方式中，
(1)读出动作中：
施加到A电平的读出动作中所选择的字线的电压例如在0V～0.55V之间。并不限定于此，也可设为0.1V～0.24V、0.21V～0.31V、0.31V～0.4V、0.4V～0.5V、0.5V～0.55V的任一者之间。
施加到B电平的读出动作中所选择的字线的电压例如在1.5V～2.3V之间。并不限定于此，也可设为1.65V～1.8V、1.8V～1.95V、1.95V～2.1V、2.1V～2.3V的任一者之间。
施加到C电平的读出动作中所选择的字线的电压例如在3.0V～4.0V之间。并不限定于此，也可设为3.0V～3.2V、3.2V～3.4V、3.4V～3.5V、3.5V～3.6V、3.6V～4.0V的任一者之间。
作为读出动作的时间(tR)，例如也可设为25μs～38μs、38μs～70μs、70μs～80μs之间。
(2)如上所述写入动作包含编程动作与验证动作。写入动作中：
施加到编程动作时所选择的字线的电压例如在13.7V～14.3V之间。并不限定于此，例如也可设为13.7V～14.0V、14.0V～14.6V的任一者之间。
也可改变写入第奇数条字线时最初施加到所选择的字线的电压、与写入第偶数条字线时最初施加到所选择的字线的电压。
在将编程动作设为ISPP方式(Incremental Step Pulse Program，增量阶跃脉冲编程)时，作为升压的电压，可举出例如0.5V左右。
作为施加到非选择的字线的电压，例如也可设为6.0V～7.3V之间。并不限定于此情况，例如也可设为7.3V～8.4V之间，还可设为6.0V以下。
也可根据非选择的字线为第奇数条字线、抑或为第偶数条字线而改变所施加的通道电压。
作为写入动作的时间(tProg)，例如也可设为1700μs～1800μs、1800μs～1900μs、1900μs～2000μs之间。
(3)删除动作中：
最初施加到形成在半导体衬底上部且上方配置着所述存储单元的井的电压例如在12V～13.6V之间。并不限定于此情况，例如也可在13.6V～14.8V、14.8V～19.0V、19.0～19.8V、19.8V～21V之间。
作为删除动作的时间(tErase)，例如也可设为3000μs～4000μs、4000μs～5000μs、4000μs～9000μs之间。
(4)存储单元的结构：
具有隔着膜厚4～10nm的隧穿绝缘膜配置在半导体衬底(硅衬底)上的电荷存储层。该电荷存储层可设为膜厚2～3nm的SiN、或SiON等绝缘膜与膜厚3～8nm的多晶硅的积层结构。另外，多晶硅中也可添加Ru等金属。在电荷存储层上具有绝缘膜。该绝缘膜例如具有被膜厚3～10nm的下层High-k膜与膜厚3～10nm的上层High-k膜夹着的膜厚4～10nm的氧化硅膜。High-k膜可举出HfO等。另外，硅氧化膜的膜厚可厚于High-k膜的膜厚。在绝缘膜上隔着膜厚3～10nm的功函数调整用材料形成着膜厚30nm～70nm的控制电极。此处，功函数调整用的材料为TaO等金属氧化膜、TaN等金属氮化膜。对于控制电极可使用W等。
另外，可在存储单元间形成气隙。
以上，对本发明的实施方式进行了说明，但本发明并不限定于所述实施方式，能够在不脱离其主旨的范围内进行各种变形而实施。进而，所述实施方式中包含各种阶段的发明，通过将所揭示的构成要件适当组合而引出各种发明。例如，即使从所揭示的构成要件中删除若干构成要件，只要可获得特定的效果，便可作为发明而引出。
[符号的说明]
1 存储器系统
100 NAND型闪速存储器
101 输入输出接口
102 控制信号输入接口
103 输入输出控制电路
104 寄存器
105 控制电路
106 温度传感器
106a 带隙基准源
106b 逐次比较寄存器
106c 数字模拟转换电路
106d 电阻元件
106e 电阻元件
106f 电阻元件
106g 电压比较电路
106h 电压比较电路
106i 电压比较电路
106j AND运算电路
106k 定序器
106l 运算电路
107 电压产生电路
110 存储单元阵列
111 感测电路
112 数据寄存器
113 列解码器
114 行解码器
200 存储器控制器

Claims (5)

1.一种半导体存储装置，具备：
存储单元阵列；
温度传感器，
产生基于温度的第1电压，
对所述第1电压、与基于上一次的温度测定结果的第2电压进行比较，判定从上一次的温度测定算起的温度的变动是否在设定值以内，
在判定为温度变动在设定值以内的情况下，根据上一次的温度测定结果产生第1信号，
在判定为温度变动并非在设定值以内的情况下，测定温度，更新温度测定结果，且根据更新后的温度测定结果产生所述第1信号；及
电压产生电路，根据所述第1信号产生施加到所述存储单元阵列的电压。
2.根据权利要求1所述的半导体存储装置，其中
所述温度传感器通过降低所述第1电压而产生第3电压，
对所述第1电压与所述第2电压进行比较，且
对所述第3电压与所述第2电压进行比较，由此判定从上一次的温度测定算起的温度的变动是否在设定值以内。
3.根据权利要求2所述的半导体存储装置，其中
所述温度传感器在
所述第1电压大于所述第2电压、且
所述第3电压小于所述第2电压的情况下，
判定为从上一次的温度测定算起的温度的变动在设定值以内。
4.根据权利要求2所述的半导体存储装置，其中
所述温度传感器使用电阻元件降低所述第1电压，且产生所述第3电压。
5.根据权利要求1至4中任一项所述的半导体存储装置，其中
所述温度传感器存储最新的所述温度测定结果，
所述温度测定结果是数字值。
CN201710712653.6A 2017-03-21 2017-08-18 半导体存储装置 Expired - Fee Related CN108630281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-054925 2017-03-21
JP2017054925A JP6779816B2 (ja) 2017-03-21 2017-03-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN108630281A true CN108630281A (zh) 2018-10-09
CN108630281B CN108630281B (zh) 2022-03-18

Family

ID=63583543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710712653.6A Expired - Fee Related CN108630281B (zh) 2017-03-21 2017-08-18 半导体存储装置

Country Status (4)

Country Link
US (1) US10242745B2 (zh)
JP (1) JP6779816B2 (zh)
CN (1) CN108630281B (zh)
TW (1) TWI642061B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121118A (zh) * 2020-08-26 2022-03-01 铠侠股份有限公司 半导体存储装置及半导体存储装置的动作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7214464B2 (ja) 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
US11320322B2 (en) * 2019-04-09 2022-05-03 Winbond Electronics Corp. Temperature sensor evaluation method
JP2022035175A (ja) 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置
JP2022045789A (ja) 2020-09-09 2022-03-22 キオクシア株式会社 半導体記憶装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
US20050052919A1 (en) * 2003-09-09 2005-03-10 Chung-Cheng Chou Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
KR20070036642A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
US20080106322A1 (en) * 2006-11-02 2008-05-08 Chun-Seok Jeong On die thermal sensor in semiconductor memory device
US20100182852A1 (en) * 2009-01-19 2010-07-22 Joo Jong-Doo Oscillation Circuit and Semiconductor Memory Device Including the Same
CN101796589A (zh) * 2007-09-07 2010-08-04 美光科技公司 用于移除系统影响的存储器控制器自校准
US20160301390A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180211B2 (en) * 2003-09-22 2007-02-20 Micro Technology, Inc. Temperature sensor
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100733427B1 (ko) * 2004-02-19 2007-06-29 주식회사 하이닉스반도체 아날로그-디지털 변환기
US7413343B2 (en) * 2005-09-16 2008-08-19 Kyocera Wireless Corp. Apparatus for determining a temperature sensing element
KR100675293B1 (ko) * 2005-10-17 2007-01-29 삼성전자주식회사 온도 감지 회로
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100766379B1 (ko) * 2006-08-11 2007-10-12 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
ITRM20060652A1 (it) * 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
US20050052919A1 (en) * 2003-09-09 2005-03-10 Chung-Cheng Chou Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
KR20070036642A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
US20080106322A1 (en) * 2006-11-02 2008-05-08 Chun-Seok Jeong On die thermal sensor in semiconductor memory device
CN101796589A (zh) * 2007-09-07 2010-08-04 美光科技公司 用于移除系统影响的存储器控制器自校准
US20100182852A1 (en) * 2009-01-19 2010-07-22 Joo Jong-Doo Oscillation Circuit and Semiconductor Memory Device Including the Same
US20160301390A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121118A (zh) * 2020-08-26 2022-03-01 铠侠股份有限公司 半导体存储装置及半导体存储装置的动作方法

Also Published As

Publication number Publication date
TW201835902A (zh) 2018-10-01
CN108630281B (zh) 2022-03-18
JP2018156718A (ja) 2018-10-04
JP6779816B2 (ja) 2020-11-04
US10242745B2 (en) 2019-03-26
TWI642061B (zh) 2018-11-21
US20180277223A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TWI665682B (zh) Semiconductor memory device and memory system
TWI642061B (zh) Semiconductor memory device
CN106688042B (zh) 用于数据刷新的部分块擦除
US9431062B2 (en) Nonvolatile memory device and method of driving word line of the nonvolatile memory
CN106504786B (zh) 半导体存储装置
US9711231B1 (en) System solution for first read issue using time dependent read voltages
TWI494933B (zh) 藉由偵測自然臨限電壓分佈以預測記憶體中之程式干擾
CN109785892B (zh) 包括字线缺陷检测电路的存储器器件
US8493796B2 (en) Nonvolatile semiconductor memory device
JP6274648B2 (ja) 温度センサを使用した不揮発性メモリに対する適応的ソフトプログラミングのためのシステムおよび方法
KR20160038160A (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
US9514826B2 (en) Programming method for NAND-type flash memory
TWI353605B (en) Method for faster programming of highest multi-lev
JP2004095001A (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法
US20220351787A1 (en) Memory device including dynamic programming voltage
US10930357B2 (en) Semiconductor storage device having a temperature sensor that generates a temperature signal based on which applied voltages are generated
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
US9105346B2 (en) Semiconductor device and method for operating the same
JP2013218758A (ja) 不揮発性半導体記憶装置
JP2018164151A (ja) 分周回路
KR102126436B1 (ko) 저장 장치 및 그것의 래치 관리 방법
TWI515566B (zh) 半導體記憶裝置、系統啓動方法以及電腦程式產品
CN119132364A (zh) 用于执行沟道预充电操作的存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211115

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220318