[go: up one dir, main page]

CN108598018A - 用于评估互连结构的特性的方法 - Google Patents

用于评估互连结构的特性的方法 Download PDF

Info

Publication number
CN108598018A
CN108598018A CN201810301971.8A CN201810301971A CN108598018A CN 108598018 A CN108598018 A CN 108598018A CN 201810301971 A CN201810301971 A CN 201810301971A CN 108598018 A CN108598018 A CN 108598018A
Authority
CN
China
Prior art keywords
laminated body
annealing
low
characteristic value
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810301971.8A
Other languages
English (en)
Other versions
CN108598018B (zh
Inventor
闫江
王晓磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North China University of Technology
Original Assignee
North China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Technology filed Critical North China University of Technology
Priority to CN201810301971.8A priority Critical patent/CN108598018B/zh
Publication of CN108598018A publication Critical patent/CN108598018A/zh
Application granted granted Critical
Publication of CN108598018B publication Critical patent/CN108598018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种评估互连结构的特性的方法。所述方法包括以下步骤:测量所述互连结构中的包括阻挡层和低介电常数材料层的叠层体的椭偏光学参数;采用双层模型对所测得的叠层体的椭偏光学参数结果进行拟合,以计算所述叠层体中的低介电常数材料层的特征值;将低介电常数材料的原始特征值和计算得到的所述叠层体中的低介电常数材料层的特征值进行比较;根据比较结果评估所述叠层体中的杂质的量。本发明的方法简单、快速且无损。而且,相比于现有技术,本发明的方法不仅可以提供有关金属渗透的信息,还可以提供关于低k损伤和水分吸附的信息。

Description

用于评估互连结构的特性的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种简单、快速且无损的评估互连结构的特性的方法。
背景技术
在先进的互连结构中用铜(Cu)取代铝(Al)是为了减少互连电阻并提高电迁移性能。铝是一种能自我钝化的材料,具有非常稳定的自然氧化层,可以防止铝表面被污染或防止铝扩散到周围的电介质中。相反,铜自然氧化层却容易被剥离成片状碎屑,造成铜的进一步腐蚀,同时使铜扩散到周围介质中。因此,Cu在硅中具有很高的扩散系数,它可以在沉积时产生深陷阱状态和/或短路。因此,为了防止Cu扩散到周围的低k(介电常数)和活性硅中,必须在它们之间设有阻挡层。同时,减小阻挡层的厚度以减小它们对互连结构的总RC(R是金属导体的电阻率,C是电容)延迟(阻容效应)的影响是非常重要的。然而,减小阻挡层的厚度与低k电介质的孔径的增加相矛盾,因为大孔径明显要求较厚的阻挡层以覆盖孔隙。此外,大孔径还允许阻挡层前体在低k孔内的更显着的穿透和沉积以及由用于阻挡层沉积的等离子体中产生的活性物质和真空紫外(VUV)光子造成的损伤。例如,金属阻挡层的物理气相沉积(PVD)使用氩或氮离子溅射金属靶。因此,现有工艺的优化非常重要,在开发新的阻挡层时必须找到新的解决方案。
一个重要的问题是在阻挡层沉积期间低k材料的改性。在金属阻挡层沉积期间使用的N2和Ar等离子体发射VUV光,其破坏有机硅酸盐膜中的Si-CH3键。结果,该膜变成亲水吸附水分,这大大增加了k值并降低了低k材料的电特性和可靠性。另一个问题是与金属渗入孔隙有关。目前还不清楚如何以简单可靠的方式区分这些问题。
通常情况下,技术人员对完全集成结构的横截面进行TEM(透射电子显微镜)检查(在阻挡层和铜沉积、化学机械抛光(CMP)等之后)。例如,在图1所示的透射电子显微镜(TEM)截面上清晰可见在底部是薄雾,即,金属渗透明显(M.R.Baklanov.Invited Paper:Innovative Technological Solutions for Low-k Integration Beyond 10nm.AVS 62ndInternational Symposium&Exhibition in 2017,USA)。尽管利用TEM截面可以直观地显示是否存在金属渗透,但是,所有这些集成工艺和TEM检测都非常昂贵,而且具有破坏性,仅提供有关金属渗透的信息,并没有关于低k损伤和水分吸附的信息。
另外,更简单的评估方法是基于对XPS(X射线光电子能谱术)或TOF SIMS(飞行时间二次离子质谱术)深度剖析的评估。例如,如图2所示,XPS深度剖面清楚地显示,W渗透入低k薄膜而Co有渗透有限但不明显(Peng Xe,Xu Wang,Guang Yan,Xin-ping Qu.Study ofCo-W alloy as single layer diffusion barrier for Copper/low-kinterconnect.Advanced Metallization Conference in 2017,USA)。在这种情况下,还可以看到金属轮廓并得出多少金属已渗入孔隙的结论。但是,这种分析也仅提供有关金属渗透的信息,并没有关于低k损伤和水分吸附的信息。同时,吸湿性是决定集成结构的电气可靠性的关键因素。
发明内容
鉴于现有技术中所存在的上述问题,本发明的目的在于提供一种简单、快速且无损的评估互连结构的特性的方法。
为了实现上述目的,本发明提供一种用于评估互连结构的特性的方法。所述方法包括以下步骤:测量所述互连结构中的包括阻挡层和低介电常数材料层的叠层体的椭偏光学参数;采用双层模型对所测得的椭偏光学参数结果进行拟合,以计算所述叠层体中的低介电常数材料层的特征值;将低介电常数材料的原始特征值和计算得到的所述叠层体中的低介电常数材料层的特征值进行比较;根据比较结果评估所述叠层体中的杂质的量。
优选地,在根据比较结果评估所述叠层体中的杂质的量之后,所述方法还可以包括以下步骤:对所述叠层体进行退火处理;测量退火之后的所述叠层体的椭偏光学参数;采用双层模型对所测得的退火之后的叠层体的椭偏光学参数结果进行拟合,以计算退火之后的所述叠层体中的低介电常数材料层的特征值;将退火之前和之后的所述叠层体中的低介电常数材料层的特征值进行比较;根据比较结果评估所述叠层体中的杂质的成分。
优选地,根据比较结果评估所述叠层体中的杂质的成分的步骤可以包括:如果退火之后的所述叠层体中的低介电常数材料的特征值等于或低于退火之前的所述叠层体中的低介电常数材料层的特征值,则所述叠层体中的杂质的成分为吸附水;如果退火之后的所述叠层体中的低介电常数材料的特征值高于退火之前的所述叠层体中的低介电常数材料层的特征值,则所述叠层体中的杂质的成分为金属。
优选地,所述特征值可以是折射率。
优选地,退火处理中的退火温度可以为250至400℃。尤其是,退火温度可以为400℃。
优选地,退火处理中的退火时间可以为30秒至1个小时。尤其是,退火时间可以为1个小时。
优选地,椭偏光学参数的测量是利用椭圆偏振光谱仪来进行的。
在本发明所提供的评估方法中,仅采用光学测试手段便可准确获得互连结构的光学特性信息,而且,对样品无损伤、测量耗时少。也就是说,本发明所提供的评估方法简单、快速且无损。此外,与TEM横截面和XPS深度剖面相比较,利用本发明所提供的评估方法,不仅可以提供有关金属渗透的信息,还可以提供关于低k损伤和水分吸附的信息。而且,还可以从本发明所获得的信息可以估计出,低k损伤的哪一部分与金属渗透有关,哪一部分与等离子体损伤和水分吸附有关。
本领域技术人员应当理解的是,能够用本发明实现的目的和优点不限于以上具体所述,并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
并且,应当理解,前述大体的描述和后续详尽的描述均为示例性说明和解释,并不应当用作对本发明所要求保护内容的限制。
附图说明
参考随附的附图,本发明更多的目的、功能和优点将通过本发明实施方式的如下描述得以阐明,其中:
图1为现有技术中的集成结构的透射电子显微镜截面图。
图2为现有技术中的集成结构的XPS深度剖面图。
图3为现有技术中的金属互连结构的示意图。
图4为本发明第一实施例的用于评估互连结构的特性的方法的流程图。
图5为本发明第二实施例的用于评估互连结构的特性的方法的流程图。
图6为本测量所使用双层模型的示意图。
图7为在退火前和退火后对一种样品进行椭偏实验后得到的折射率的实验数据示例。
图8为在退火前和退火后对另一种样品进行椭偏实验后得到的折射率的实验数据示例。
具体实施方式
下面,对本发明的具体实施方式进行详细说明。这些实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的,并且本发明的技术精神及其主要操作不限于这些实施方式。
在此,还需要说明的是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤,而省略了与本发明关系不大的其他细节。
本发明还要强调的是,术语“包括/包含”在本文使用时指特征、步骤或组成部分的存在,但并不排除一个或更多个其它特征、步骤或组成部分的存在或附加。
此外,本发明还要强调的是,本文中描述一个组成部分在另一组成部分上并不意味着这两个组成部分之间没有其他组成部分。
在对本发明的技术方案进行具体描述之前,首先对本发明中所提及的术语进行适当的解释。
本文中所提及的“互连结构”或“金属互连结构”包括用于电连接的金属线,所述金属线的表面上形成有扩散阻挡层,如图3所示。更为具体地,金属线嵌于层间电介质层中。扩散阻挡层被形成于层间电介质层的底面上,以防止金属线与下层的低k材料层之间的互扩散。这种扩散阻挡层可以降低金属互连结构的有效介电常数,并且优选地还能改善导热性能。
本文中所提及的“低介电常数材料”或“低k材料”是指介电常数低于二氧化硅(SiO2)的介电常数(k=4)的材料,例如,有机聚合物、无定形氟化碳、纳米泡沫、包含有机聚合物的基于聚合物硅的绝缘体、掺杂碳的硅的氧化物以及掺杂氟的硅的氧化物等等。
本文中所提及的“阻挡层”是指在本技术领域中用于密封互连结构中的金属(例如,Cu)线路,以最小化所述金属扩散到电介质材料中的任何材料。例如,阻挡层的材料包括钽、钛、钌、铪、钨和其他耐熔金属及其氮化物和硅化物。
本文中所提及的“椭偏光学参数”是指可通过分析从样品反射光线的偏振状态的变化而被表征的特性,其包括相移(Delta,Δ)和幅度比(Psi,ψ)等等。
本文中所提及的“特征值”包括薄膜厚度、反射率、折射率、吸收系数、消光系数等。
为了使本发明的技术方案更加清楚、明白,下面将参照附图并结合具体实施例对本发明进行详细描述。
图4示出了根据本发明第一实施例的用于评估互连结构的特性的方法的流程图。这里使用的互连结构包括阻挡层/低k材料堆栈。如图4所示,首先,在步骤S301,利用椭圆偏振光谱仪测量阻挡层/低k材料堆栈样品的椭偏光学参数,如测量阻挡层/低k材料堆栈样品的相移(Delta,Δ)和幅度比(Psi,ψ)。接着,在步骤S302,采用双层模型(如图6所示)对所测得的椭偏光学参数结果进行拟合,以计算k材料/阻挡层堆栈中的低k材料层的特征值。在本发明中,将阻挡层的光学特性固定为常数,只提取低k材料的特征值作为可变参数。例如,利用如图6所示的双层模型对测量值与理论模型进行比较,并从最佳拟合中获得反射系统的特性。当测量Si(或其他已知材料)顶部的阻挡层/低k材料堆栈样品时,以n1和k1表示阻挡层的折射率和消光系数,n2和k2表示衬底折射率和消光系数,n3和k3是衬底折射率和消光系数。n0,k0表示空气的折射率和消光系数,其和环境是相同的值,λ是波长,是入射角,d是低k膜厚度。当固定阻挡层的厚度和折射率,且已知k1,k2=0,只有1个未知参数n2,它由Δ和ψ的测量结果与模拟结果拟合,从而计算出k材料/阻挡层堆栈中的低k材料层的折射率。然后,在步骤S303,将低k材料层的原始特征值和计算得到的阻挡层/低k材料堆栈中的低k材料层的特征值进行比较。这里,低k材料层的原始特征值可以预先被测得。最后,在步骤S304,基于步骤S303中的比较结果,可以估计阻挡层/低k材料堆栈中的穿透杂质的量。具体地,如果低k材料层的原始特征值和计算得到的计算得到的阻挡层/低k材料堆栈中的低k材料层的特征值之间的差异较大,则表明阻挡层/低k材料堆栈中存在显著量的杂质。
在本实施例所提供的方法中,仅采用光学测试手段便可准确获得互连结构的光学特性信息,而且,对样品无损伤、测量耗时少。因此,本实施例所提供的方法简单、快速且无损。
图5示出了根据本发明第二实施例的用于评估互连结构的特性的方法的流程图。如图5所示,首先,在步骤S401,利用椭圆偏振光谱仪测量阻挡层/低k材料堆栈样品的椭偏光学参数,如测量阻挡层/低k材料堆栈样品的相移(Delta,Δ)和幅度比(Psi,ψ)。接着,在步骤S402,采用双层模型(如图6所示)对测量值与理论模型进行拟合,并从最佳拟合中获得反射系统的特性,计算k材料/阻挡层堆栈中的低k材料层的折射率。在本发明中,将阻挡层的光学特性固定为常数,只提取低k折射率作为可变参数。然后,在步骤S403,将低k材料层的原始折射率和计算得到的阻挡层/低k材料堆栈中的低k材料层的折射率进行比较。这里,低k材料层的原始折射率可以预先被测得。此后,在步骤S404,基于步骤S403中的比较结果,可以估计阻挡层/低k材料堆栈中的穿透杂质的量。具体地,如果低k材料层的原始折射率和计算得到的计算得到的阻挡层/低k材料堆栈中的低k材料层的折射率之间的差异较大,则表明阻挡层/低k材料堆栈中存在显著量的杂质。接着,在步骤S405,对阻挡层/低k材料堆栈进行退火处理,以解吸物理和化学吸附的水分子。在退火处理中,退火温度可以为250℃至400℃,优选为400℃,并且,退火时间可以为30秒至1个小时,优选为1个小时。
退火处理完成之后,在步骤S406,利用椭圆偏振光谱仪测量退火后的阻挡层/低k材料堆栈的椭偏光学参数,并采用双层模型对所测得的椭偏光学参数结果进行拟合,以计算退火后的k材料/阻挡层堆栈中的低k材料层的折射率。接下来,在步骤S407,将退火前和退火后的k材料/阻挡层堆栈中的低k材料层的折射率进行比较。最后,在步骤S408,基于步骤S407中的比较结果,可以估计阻挡层/低k材料堆栈中的穿透杂质的成分。具体地,如果退火之后的k材料/阻挡层堆栈中的低k材料层的折射率等于或低于退火之前的k材料/阻挡层堆栈中的低k材料层的折射率,则k材料/阻挡层堆栈中的杂质的成分为吸附水,即,低k材料层被吸附水污染。图7为对应于此情况下的实验数据示例。具体地,图7显示了低k材料/阻挡层堆栈在接收到时、在250℃下退火30秒后、在300℃下退火1小时后和在400℃下退火1小时后的折射率,以及低k材料层在接收到时、在250℃下退火30秒后和在400℃下退火1小时后的折射率。如图7所示,退火后的低k材料/阻挡层堆栈的折射率完全恢复到原始值,这表明低k材料层只包含吸附的水分。另一方面,如果退火之后的k材料/阻挡层堆栈中的低k材料层的折射率高于退火之前的k材料/阻挡层堆栈中的低k材料层的折射率,则k材料/阻挡层堆栈中的杂质的成分为金属,即,低k材料层被穿透的金属杂质污染。图8为对应于此情况下的实验数据示例。具体地,图8显示了具有阻挡层的原始样品、具有阻挡层的新样品和低k材料层分别在接收到时和在400℃下退火1小时后的折射率。如图8所示,退火后的低k材料/阻挡层堆栈的折射率仍然高于原始值,这表明在400℃有不可除去的残余物(金属)沉积。
除了前述实施例所实现的估计阻挡层/低k材料堆栈中的穿透杂质的量的效果之外,本实施例还可以估计阻挡层/低k材料堆栈中的穿透杂质的成分。因此,与现有技术中的TEM横截面和XPS深度剖面相比较,本实施例的方法不仅可以提供有关金属渗透的信息,还可以提供关于低k损伤和水分吸附的信息。此外,还可以从本实施例所获得的信息可以估计出,低k损伤的哪一部分与金属渗透有关,哪一部分与等离子体损伤和水分吸附有关。
综上所述,在本发明所提供的方法中,仅采用光学测试手段便可准确获得互连结构的光学特性信息,而且,对样品无损伤、测量耗时少。也就是说,本发明所提供的方法简单、快速且无损。此外,与TEM横截面和XPS深度剖面相比较,本发明所提供的方法不仅可以提供有关金属渗透的信息,还可以提供关于低k损伤和水分吸附的信息。此外,还可以从本发明所获得的信息可以估计出,低k损伤的哪一部分与金属渗透有关,哪一部分与等离子体损伤和水分吸附有关。
本发明中,针对一个实施方式描述和/或例示的特征,可以在一个或更多个其它实施方式中以相同方式或以类似方式使用,和/或与其他实施方式的特征相结合或代替其他实施方式的特征。
需要说明的是,上述实施例仅为说明本发明而非限制本发明的专利范围,任何基于本发明的等同变换技术,均应在本发明的专利保护范围内。

Claims (9)

1.一种用于评估互连结构的特性的方法,其特征在于,所述方法包括以下步骤:
测量所述互连结构中的包括阻挡层和低介电常数材料层的叠层体的椭偏光学参数;
采用双层模型对所测得的椭偏光学参数结果进行拟合,以计算所述叠层体中的低介电常数材料层的特征值;
将低介电常数材料的原始特征值和计算得到的所述叠层体中的低介电常数材料层的特征值进行比较;
根据比较结果评估所述叠层体中的杂质的量。
2.根据权利要求1所述的方法,其特征在于,在根据比较结果评估所述叠层体中的杂质的量之后,所述方法还包括以下步骤:
对所述叠层体进行退火处理;
测量退火之后的所述叠层体的椭偏光学参数;
采用双层模型对所测得的退火之后的叠层体的椭偏光学参数结果进行拟合,以计算退火之后的所述叠层体中的低介电常数材料层的特征值;
将退火之前和之后的所述叠层体中的低介电常数材料层的特征值进行比较;
根据比较结果评估所述叠层体中的杂质的成分。
3.根据权利要求2所述的方法,其特征在于,根据比较结果评估所述叠层体中的杂质的成分的步骤包括:
如果退火之后的所述叠层体中的低介电常数材料的特征值等于或低于退火之前的所述叠层体中的低介电常数材料层的特征值,则所述叠层体中的杂质的成分为吸附水;
如果退火之后的所述叠层体中的低介电常数材料的特征值高于退火之前的所述叠层体中的低介电常数材料层的特征值,则所述叠层体中的杂质的成分为金属。
4.根据权利要求1至3中的任一项所述的方法,其特征在于,所述特征值是折射率。
5.根据权利要求2所述的方法,其特征在于,所述退火处理中的退火温度为250至400℃。
6.根据权利要求2所述的方法,其特征在于,所述退火处理中的退火温度为400℃。
7.根据权利要求2所述的方法,其特征在于,所述退火处理中的退火时间为30秒至1个小时。
8.根据权利要求2所述的方法,其特征在于,所述退火处理中的退火时间为1个小时。
9.根据权利要求1或2所述的方法,其特征在于,椭偏光学参数的测量是利用椭圆偏振光谱仪来进行的。
CN201810301971.8A 2018-04-04 2018-04-04 用于评估互连结构的特性的方法 Active CN108598018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810301971.8A CN108598018B (zh) 2018-04-04 2018-04-04 用于评估互连结构的特性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810301971.8A CN108598018B (zh) 2018-04-04 2018-04-04 用于评估互连结构的特性的方法

Publications (2)

Publication Number Publication Date
CN108598018A true CN108598018A (zh) 2018-09-28
CN108598018B CN108598018B (zh) 2020-05-05

Family

ID=63624557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810301971.8A Active CN108598018B (zh) 2018-04-04 2018-04-04 用于评估互连结构的特性的方法

Country Status (1)

Country Link
CN (1) CN108598018B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021227123A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 判断铜扩散阻挡层阻挡能力的方法及其结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2095885C1 (ru) * 1995-12-14 1997-11-10 Научно-исследовательский институт измерительных систем Способ контроля дефектности диэлектрических пленок в полупроводниковых структурах
CN1277735A (zh) * 1998-09-14 2000-12-20 松下电器产业株式会社 半导体器件的制造装置及制造方法
US20020137239A1 (en) * 2001-03-26 2002-09-26 Nec Corporation Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device
JP2003098073A (ja) * 2001-09-21 2003-04-03 Dainippon Screen Mfg Co Ltd 誘電率測定方法および誘電率測定装置
US6617176B1 (en) * 2002-05-21 2003-09-09 Advanced Micro Devices, Inc. Method of determining barrier layer effectiveness for preventing metallization diffusion by forming a test specimen device and using a metal penetration measurement technique for fabricating a production semiconductor device and a test specimen device thereby formed
CN1848396A (zh) * 2005-03-31 2006-10-18 台湾积体电路制造股份有限公司 在制程中测量低介电常数的薄膜性质
CN102420151A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 一种用于表征低介电常数介质材料损伤的检测方法
CN102437069A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 一种低介电常数阻挡层工艺中的预处理的监控方法及装置
KR101360540B1 (ko) * 2012-08-30 2014-02-25 단국대학교 천안캠퍼스 산학협력단 분광학적 타원해석법을 이용한 전자 소자의 특성 평가 방법
US9553160B2 (en) * 2013-10-09 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for monitoring impurity in high-K dielectric film

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2095885C1 (ru) * 1995-12-14 1997-11-10 Научно-исследовательский институт измерительных систем Способ контроля дефектности диэлектрических пленок в полупроводниковых структурах
CN1277735A (zh) * 1998-09-14 2000-12-20 松下电器产业株式会社 半导体器件的制造装置及制造方法
US20020137239A1 (en) * 2001-03-26 2002-09-26 Nec Corporation Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device
JP2003098073A (ja) * 2001-09-21 2003-04-03 Dainippon Screen Mfg Co Ltd 誘電率測定方法および誘電率測定装置
US20030067603A1 (en) * 2001-09-21 2003-04-10 Dainippon Screen Mfg. Co., Ltd. Method of measuring dielectric constant using light in a plurality of wavelength ranges
US6617176B1 (en) * 2002-05-21 2003-09-09 Advanced Micro Devices, Inc. Method of determining barrier layer effectiveness for preventing metallization diffusion by forming a test specimen device and using a metal penetration measurement technique for fabricating a production semiconductor device and a test specimen device thereby formed
CN1848396A (zh) * 2005-03-31 2006-10-18 台湾积体电路制造股份有限公司 在制程中测量低介电常数的薄膜性质
CN102420151A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 一种用于表征低介电常数介质材料损伤的检测方法
CN102437069A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 一种低介电常数阻挡层工艺中的预处理的监控方法及装置
KR101360540B1 (ko) * 2012-08-30 2014-02-25 단국대학교 천안캠퍼스 산학협력단 분광학적 타원해석법을 이용한 전자 소자의 특성 평가 방법
US9553160B2 (en) * 2013-10-09 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for monitoring impurity in high-K dielectric film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021227123A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 判断铜扩散阻挡层阻挡能力的方法及其结构
US12027462B2 (en) 2020-05-14 2024-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method and structure for determining blocking ability of copper diffusion blocking layer

Also Published As

Publication number Publication date
CN108598018B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN104576433B (zh) 于扩散阻障层中检测缺陷的方法
CN102810561A (zh) 半导体器件及其制造方法
CN108598018B (zh) 用于评估互连结构的特性的方法
US20070161131A1 (en) Measurement method for low-k material
Krishtab et al. Metal barrier induced damage in self-assembly based organosilica low-k dielectrics and its reduction by organic template residues
Vanstreels et al. Effect of bake/cure temperature of an advanced organic ultra low-k material on the interface adhesion strength to metal barriers
Othman et al. Characterization of porous low-k films using variable angle spectroscopic ellipsometry
Cheng et al. Impact of plasma treatment on structure and electrical properties of porous low dielectric constant SiCOH material
Gray et al. Process optimization and integration of trimethylsilane-deposited α-SiC: H and α-SiCO: H dielectric thin films for damascene processing
CN107195582A (zh) 一种扩散阻挡层制备方法及铜互连结构
US7795048B2 (en) Method of measuring film thickness and method of manufacturing semiconductor device
Lee et al. Thermal stability enhancement of Cu/WN/SiOF/Si multilayers by post-plasma treatment of fluorine-doped silicon dioxide
TWI305023B (en) Measuring low dielectric constant film properties during processing
Kim et al. Identifying the weakest interface in BEOL structures
Shi Mechanistic study of plasma damage to porous low-k: process development and dielectric recovery
Wang et al. Four-Point Bending Methodology development for 40nm technology Cu/Nblk interface adhesion measurement
Le et al. Effect of Surface Chemistry on Ruthenium Wet Etching
CN1722404A (zh) 增强表面附着性及故障模式分析的新式元件结构
CN102104014B (zh) 判断复合介电层质量的方法
Chen et al. Deformation Study of Low K Dielectric after E-beam Exposure
CN1996588B (zh) 一种铜-气体介质大马士革结构及其制造方法
Kang et al. Development of low stress TaN thin film for MEMS/sensor electrode application
Saxena et al. Barrier Layer Morphological Stability and Adhesion to PorousLow-κ Dielectrics
KR100595853B1 (ko) 구리 배선 반도체 소자의 불량 분석법
Yuan et al. In-line inspection on thickness of sputtered thin ta and TaN films by spectroscopic ellipsometry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
OL01 Intention to license declared
OL01 Intention to license declared