CN108538266A - Lvds信号转可选lcos接口格式信号的转换装置 - Google Patents

Abstract

本发明涉及一种LVDS信号转可选LCOS接口格式信号的转换装置，该装置的查找模块根据拨码开关产生的选择信号将对应的时序配置信息和帧结构配置信息输出给生成模块；生成模块根据接收的时序配置信息和帧结构配置信息生成适合于驱动后端相应LCOS芯片的时序信号并设定要生成的新数据帧结构，然后将时序信号和三基色子帧数据装入新的数据帧中，再加上帧有效信号，最后生成适用于驱动后端相应LCOS芯片的驱动信号。本发明可对不同帧率和分辨率的LCOS芯片进行选择驱动，提高了发明的应用性；选择信号由外部拨码开关产生，编码信息简单，构造方便，可对选择信息的位数进行增加或删减，增强了设计的交互性。

Description

LVDS信号转可选LCOS接口格式信号的转换装置

技术领域

本发明属于信号格式转换技术领域，特别是涉及一种LVDS信号转可选LCOS接口格式信号的信号转换装置。

背景技术

LVDS(Low-Voltage Differential Signaling，低电压差分信号)具有高速率、低噪声、低成本、抗电磁干扰能力强等优点得到了广泛应用，特别是在视频图像传输方面应用广泛,LCOS(Liquid Crystal on Silicon，硅基液晶)是一种半导体技术和液晶显示技术相结合的型芯显示器件，其优点是分辨率高、功耗低、体积小、重量轻，现有的LVDS信号转换为LCOS信号的转换方法存在一些不足，转换方法不能根据需要调整生成的驱动时序和帧结构，更换芯片后必须重新进行信息配置，操作复杂，无法对不同的LCOS芯片进行选择驱动，设计方法单一，所以一种有效的信号转换方法是必要的。

发明内容

本发明要解决的技术问题是提供一种可以对后端接入的不同LCOS芯片进行选择驱动，通用性好的LVDS信号转可选LCOS接口格式信号的转换装置。

为了解决上述技术问题，本发明的LVDS信号转可选LCOS接口格式信号的转换装置包括信号转换单元；外部LVDS信号经信号转换单元转换为R、G、B子帧数据并对其进行伽马校正得到校正的三基色子帧数据；其特征在于还包括拨码开关，生成模块，查找模块；拨码开关与查找模块相连接；拨码开关产生的的选择信号输入到查找模块；所述查找模块由查找单元和配置单元构成；查找单元接收拨码开关传输的选择信息并查找对应的地址信息，然后将找到的地址信息输入配置单元；配置单元中存储有与外部各LCOS芯片对应的时序配置信息表和帧结构配置信息表，当接收到地址信息后，配置单元根据该地址信息将对应的时序配置信息和帧结构配置信息输出给生成模块；生成模块由时序生成单元、帧生成单元和控制单元构成；生成模块接收到时序配置信息和帧结构配置信息后，控制单元将时序配置信息和帧结构配置信息分别送入时序生成单元和帧生成单元；时序生成单元对时序配置信息进行数据位截取处理，得到对应于状态机中转换状态的计时值并分别缓存于对应的寄存器中，在开始三基色子帧数据读取之前，首先将时序生成单元中转换状态对应的计时器原有的初始值与对应的寄存器缓存的计时值进行比对，若二者不同，则将各寄存器缓存的计时值赋值给对应的计时器；若二者相同，则各计时器保持初始值不变；之后时序生成单元对信号转换单元输出的三基色子帧数据进行读取，扫描三基色子帧数据的帧长度、行数等帧信息，根据帧信息采用有限状态机的方式生成适合于驱动后端相应LCOS芯片的时序信号；控制单元将时序生成单元生成的时序信息和三基色子帧数据一同送入帧生成单元中，帧生成单元根据接收的帧结构配置信息来设定要生成的新数据帧结构，然后将时序数据和三基色子帧数据装入新的数据帧中，再加上帧有效信号，最后生成适用于驱动后端相应LCOS芯片的驱动信号。

所述的信号转换单元包括接收模块，时钟模块，转换模块，存储模块；外部LVDS信号输入到接收模块；接收模块将LVDS信号发送给时钟模块，时钟模块提取LVDS信号中的时钟信号并进行倍频产生采样信号，倍频的倍数等于串行化因子；时钟模块将产生的采样信号回送至接收模块，同时为转换模块、存储模块、生成模块和查找模块提供系统时钟；接收模块通过采样信号对LVDS信号进行采样，然后对采样得到的串行数据进行串并转换得到并行数据，之后将并行数据送入转换模块；转换模块在系统时钟的控制下将接收的并行数据转换为R、G、B子帧数据并对其进行伽马校正，得到校正的三基色子帧数据并将其存入存储模块中。

所述的查找模块采用内容可寻址存储器(CAM)。

所述的存储模块由存储单元和读写控制单元组成，其中存储单元由双口RAM构成；存储单元由读写控制单元进行配置，在读写控制单元的作用下对转换模块输出的三基色子帧数据进行乒乓存储操作；当读写控制单元收到转换模块发来的请求存储信号时，判断存储单元的存储空间是否为满，若未满，则接收读写控制单元给出的写地址，并将接收的三基色子帧数据存入存储单元相应的写地址中；当读写控制单元检测到生成模块发来的读请求信号时，检测存储单元状态，若存储单元读取正常，则控制存储单元输出存储的三基色子帧数据，若存储单元读取异常，则控制存储单元停止接收转换模块发来的三基色子帧数据，等待存储单元恢复正常。

本发明的有益效果是：

1.本发明的查找模块包含有适用于多种LCOS芯片的时序配置信息和帧结构配置信息，可对不同帧率和分辨率的LCOS芯片进行选择驱动，提高了发明的应用性。

2.本发明的查找模块可根据LCOS芯片驱动的需要进行修改，以适应于新LCOS芯片的驱动控制，增加了设计的有效性。

3.本发明能根据配置的时序配置信息和帧结构配置信息调整生成的帧数据结构，以使信号能有效对对应的LCOS芯片进行驱动。

4.本发明的查找模块为FPGA构成的内容可寻址存储器(CAM)，查找速度快，可以对输入的选择信息进行快速选择查找。

5.本发明的选择信号由外部拨码开关产生，编码信息简单，构造方便，可对选择信息的位数进行增加或删减，增强了设计的交互性。

6.本发明可采用FPGA的资源进行设计实现，使得数据信号的处理能力进一步增强，数据转换速率大幅提升，整体性能得到改进。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1为本发明的LVDS信号转可选LCOS接口格式信号的转换装置结构框图。

图2是时序配置信息示意图。

具体实施方式

如图1所示，本发明的LVDS信号转可选LCOS接口格式信号的转换系统包括拨码开关、接收模块、时钟模块、转换模块、存储模块、查找模块、生成模块；其中接收模块、时钟模块、转换模块、存储模块、查找模块、生成模块可通过FPGA实现；拨码开关与查找模块相连接；拨码开关的选择信号输入到查找模块。

时钟模块：检测接收模块是否发来请求信号，若有请求信号，则从接收模块接收LVDS信号并提取其中的时钟信号，对时钟信号进行倍频产生采样信号；倍频的倍数由LVDS信号的串行化因子决定，若串行化因子为7，则倍频的倍数为7。然后时钟模块将产生的采样信号回送至接收模块，同时通过FPGA中时钟IP核的调用产生时钟，为转换模块、存储模块、生成模块和查找模块提供系统时钟，保证整个流程同步有序进行。

接收模块：由恢复单元和串并转换单元组成；恢复单元首先发送请求信号到时钟模块，然后将LVDS信号送入时钟模块，之后再通过时钟模块回送的采样信号对LVDS信号进行采样，将采样得到的串行数据送入串并转换单元中；串并转换单元由FPGA中的LVDS解串器构成，LVDS解串器将接收的串行数据转换为并行数据；之后串并转换单元向转换模块发送一个转换请求信号，将串并转换单元输出的并行数据送入转换模块。

转换模块：由数据单元和校正单元构成；数据单元接收到串并转换单元发来的转换请求信号后，随后接收并行数据，在系统时钟的控制下将并行数据转换为R、G、B子帧数据，再将转换后的R、G、B子帧数据送入校正单元进行伽马校正得到校正后的三基色子帧数据，使得图像数据显示更加清晰；校正单元再向存储模块发送一个请求存储信号，随后将三基色子帧数据存入存储模块中。

存储模块：由存储单元和读写控制单元组成，其中存储单元由双口RAM构成，构成乒乓存储操作，使得三基色子帧数据能够进行连续的存储读取操作。存储单元由读写控制单元进行配置，并在读写控制单元的作用下对转换模块输出的三基色子帧数据进行存储。当读写控制单元收到转换模块发来的请求存储信号时，判断存储单元的存储空间是否为满，若未满，则接收读写控制单元给出的写地址，并将接收的三基色子帧数据存入存储单元相应的写地址中。读写控制单元检测生成模块发来的读请求信号，若有读请求信号，则检测存储单元状态，若存储单元读取正常，则控制存储单元输出存储的三基色子帧数据，若存储单元读取异常，则控制存储单元停止接收校正单元发来的三基色子帧数据，等待存储单元恢复正常。

查找模块由查找单元和配置单元构成，查找单元为采用SRL16移位寄存器实现的4bit内容可寻址存储器，查找单元对拨码开关传输的选择信息进行比对。一个选择信息对应一个LCOS芯片，选择信息包含两部分数据，高两位为对应时序配置信息的选择数据，低两位为对应帧配置信息的选择数据，二者合成一个四位的选择信息输入至查找单元中，每一个选择信息都与查找单元中的一个地址相对应，比对成功后将对应的地址信息送入配置单元中。配置单元中的每个地址都指向了两个查找表，两个查找表分别为时序配置信息表和帧结构配置信息表，分别包含了时序配置信息和帧结构配置信息，当查找单元输出地址信息至配置单元后，配置单元就输出与该地址对应的时序配置信息和帧结构配置信息。

配置单元中，时序配置信息表包含的是有限状态机中的9个转换状态分别对应的计时器配置值，其中生成模块中的有限状态机共11个状态，包含开始状态，结束状态，以及9个转换状态，这里只涉及到状态机中的9个转换状态，其中9个转换状态的计时值包括：

READ_DATA状态包含的读取数据计数值rd_data_cnt

LTHCLK_GEN状态包含的扫描数据锁存时钟计时值lthclk_cnt

ROW_WAIT0状态包含的行等待计时值row_wait_cnt

ROW_WAIT1状态包含的行数据读取计数值rd_row_cnt

PULLDOW_S状态包含的像素电容下拉计时值pulldow_cnt

PULLUP_S状态包含的像素电容上拉计时值pullup_cnt

READ_S状态包含的像素电容充电计时值read_s_cnt

FRAME_WAIT0状态包含的帧等待计时值frame_wait_cnt

FRAME_IDLE状态包含的帧空闲等待计时值frame_idle_cnt

9个转换状态都相应配置了一个计时器进行计数，在生成模块中根据时序配置信息对各个状态的计时器值进行预配置。帧结构配置信息表则包含帧的位数信息、时序信息的个数、图像数据路数信息及每路包含的位数信息。配置单元中每个地址对应的两个查找表的配置信息是根据后端接入的LCOS芯片的特性进行预先设置的，以使生成模块能生成有效的驱动信号。

生成模块由时序生成单元、帧生成单元和控制单元组成，生成模块接收配置单元发来的配置信息，配置信息包括适合于此时接入的外部LCOS芯片驱动的时序配置信息和帧结构配置信息，控制单元将时序配置信息送入时序生成单元，将帧结构配置信息送入帧生成单元。时序生成单元接收时序配置信息后，对时序配置信息进行数据位截取处理，得到对应于9个转换状态的计时值，然后定义9个用于数据缓存的寄存器，将截取数据位得到的计时值分别赋值给相应的寄存器进行缓存，在开始三基色子帧数据读取之前，首先进行计时值的比对，将时序生成单元中各计时器的初始值与对应的寄存器缓存的计时值进行比对，若二者不同，则将各寄存器缓存的计时值赋值给对应计时器；若二者相同，则保持原有计时器初始值不变。时序生成单元采用有限状态机的方式进行时序的生成，状态机共11个状态，分别为IDLE，READ_DATA，LTHCLK_GEN，ROW_WAIT0，ROW_WAIT1，PULLDOW_S，PULLUP_S，READ_S，FRAME_WAIT0，FRAME_WAIT1，FRAME_IDLE状态，其中IDLE为开始状态，FRAME_IDLE为结束状态，其余9个为转换状态。时序生成单元预先发送一个读请求信号至存储模块，存储模块接收到请求信号后输出三基色子帧数据，时序生成单元对存储模块输出的三基色子帧数据进行读取，扫描接收到的三基色子帧数据的帧长度、行数等帧信息，根据帧信息进行状态机的状态转换，状态机每转换到一个新状态，即启动相应状态对应的计时器，当计时器的计数值与配置值相同时，状态机即从当前状态切换到下一状态。时序生成单元通过检测状态机的当前状态和不同计时器的计时值，来对不同的时序信号进行赋值操作，以生成适合于驱动LCOS芯片的时序信号，时序生成单元生成的时序信号共10个信号，分别为场同步信号VS、行同步信号HS、像素电容下拉信号PULLDOW、像素电容上拉信号PULLUP、像素电容充电信号READ、公共电极翻转信号VCOM、顶扫描数据时钟CPNT、底扫描数据时钟CPNB、顶扫描数据锁存时钟LTHCLKT、底扫描数据锁存时钟LTHCLKB，之后在控制单元的作用下将时序信号送入帧生成单元。

控制单元将生成的时序信息和三基色子帧数据一同送入帧生成单元中，帧生成单元根据接收的帧结构配置信息来设定要生成数据帧的结构，包括设置每帧包含的位数，时序信息的个数，图像数据的路数及每路包含的位数，然后将时序信息和三基色子帧数据都装入新的数据帧中，再加上帧有效信号，最后生成适用于驱动后端LCOS芯片的驱动信号。

驱动实例：要驱动一个分辨率为256X256像素，帧率为8KHz，四路并行10bit输入的LCOS芯片，在已知芯片属性的情况下，经过预先的设计，分别得到9个状态中的计时器值，然后将时序信息配置表中的rd_data_cnt配置为6’df，lthclk_cnt配置为4’h9，row_wait_cnt配置为3’h4，rd_row_cnt配置为8’hff，pulldow_cnt配置为6’d39，pullup_cnt配置为6’d39，read_s_cnt配置为9’d399，frame_wait_cnt配置为12’d4078，frame_idle_cnt配置为15’d24999，由LCOS芯片属性得知驱动信号的帧结构信息，在帧结构信息配置表中将每帧包含的位数设置为64位，时序信息的个数配置为10个，图像数据路数配置为四路，每路包含的位数配置为10bit,最后加入帧有效信号到最高位，构成完整的帧数据。

本发明改进了以往只能针对单一LCOS芯片进行驱动的不足，简化了硬件结构，使得工程效率大大提高，提高了发明的适用性。LVDS信号转可选LCOS接口格式信号的实现方法，通过对时序配置方法加以改进，采用内容可寻址存储器使得查找速度更加快速，且能根据LCOS芯片的属性信息对配置信息进行设计和修改，以生成适用于接入芯片的驱动信号，选择信息由拨码开关产生，可以对后端接入的不同芯片进行选择驱动，改进了以往只能针对单一LCOS芯片进行驱动的不足，简化了硬件结构，使得工程效率大大提高，提高了发明的适用性。

Claims (4)

1.一种LVDS信号转可选LCOS接口格式信号的转换装置，包括信号转换单元；外部LVDS信号经信号转换单元转换为R、G、B子帧数据并对其进行伽马校正得到校正的三基色子帧数据；其特征在于还包括拨码开关，生成模块，查找模块；拨码开关与查找模块相连接；拨码开关产生的的选择信号输入到查找模块；所述查找模块由查找单元和配置单元构成；查找单元接收拨码开关传输的选择信息并查找对应的地址信息，然后将找到的地址信息输入配置单元；配置单元中存储有与外部各LCOS芯片对应的时序配置信息表和帧结构配置信息表，当接收到地址信息后，配置单元根据该地址信息将对应的时序配置信息和帧结构配置信息输出给生成模块；生成模块由时序生成单元、帧生成单元和控制单元构成；生成模块接收到时序配置信息和帧结构配置信息后，控制单元将时序配置信息和帧结构配置信息分别送入时序生成单元和帧生成单元；时序生成单元对时序配置信息进行数据位截取处理，得到对应于状态机中转换状态的计时值并分别缓存于对应的寄存器中，在开始三基色子帧数据读取之前，首先将时序生成单元中转换状态对应的计时器原有的初始值与对应的寄存器缓存的计时值进行比对，若二者不同，则将各寄存器缓存的计时值赋值给对应的计时器；若二者相同，则各计时器保持初始值不变；之后时序生成单元对信号转换单元输出的三基色子帧数据进行读取，扫描三基色子帧数据的帧长度、行数等帧信息，根据帧信息采用有限状态机的方式生成适合于驱动后端相应LCOS芯片的时序信号；控制单元将时序生成单元生成的时序信息和三基色子帧数据一同送入帧生成单元中，帧生成单元根据接收的帧结构配置信息来设定要生成的新数据帧结构，然后将时序数据和三基色子帧数据装入新的数据帧中，再加上帧有效信号，最后生成适用于驱动后端相应LCOS芯片的驱动信号。

2.根据权利要求1所述的LVDS信号转可选LCOS接口格式信号的转换装置，其特征在于所述的信号转换单元包括接收模块，时钟模块，转换模块，存储模块；外部LVDS信号输入到接收模块；接收模块将LVDS信号发送给时钟模块，时钟模块提取LVDS信号中的时钟信号并进行倍频产生采样信号，倍频的倍数等于串行化因子；时钟模块将产生的采样信号回送至接收模块，同时为转换模块、存储模块、生成模块和查找模块提供系统时钟；接收模块通过采样信号对LVDS信号进行采样，然后对采样得到的串行数据进行串并转换得到并行数据，之后将并行数据送入转换模块；转换模块在系统时钟的控制下将接收的并行数据转换为R、G、B子帧数据并对其进行伽马校正，得到校正的三基色子帧数据并将其存入存储模块中。

3.根据权利要求1所述的LVDS信号转可选LCOS接口格式信号的转换装置，其特征在于所述的查找模块采用内容可寻址存储器。

4.根据权利要求2所述的LVDS信号转可选LCOS接口格式信号的转换装置，其特征在于所述的存储模块由存储单元和读写控制单元组成，其中存储单元由双口RAM构成；存储单元由读写控制单元进行配置，在读写控制单元的作用下对转换模块输出的三基色子帧数据进行乒乓存储操作；当读写控制单元收到转换模块发来的请求存储信号时，判断存储单元的存储空间是否为满，若未满，则接收读写控制单元给出的写地址，并将接收的三基色子帧数据存入存储单元相应的写地址中；当读写控制单元检测到生成模块发来的读请求信号时，检测存储单元状态，若存储单元读取正常，则控制存储单元输出存储的三基色子帧数据，若存储单元读取异常，则控制存储单元停止接收转换模块发来的三基色子帧数据，等待存储单元恢复正常。