[go: up one dir, main page]

CN108493200A - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents

一种阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN108493200A
CN108493200A CN201810522722.1A CN201810522722A CN108493200A CN 108493200 A CN108493200 A CN 108493200A CN 201810522722 A CN201810522722 A CN 201810522722A CN 108493200 A CN108493200 A CN 108493200A
Authority
CN
China
Prior art keywords
layer
area
source
array substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810522722.1A
Other languages
English (en)
Inventor
向明
谢炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810522722.1A priority Critical patent/CN108493200A/zh
Publication of CN108493200A publication Critical patent/CN108493200A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板的制作方法、阵列基板及显示装置，阵列基板包括显示区和非显示区；其中，非显示区包括层叠设置的源/漏走线层和平坦层，源/漏走线层包括凸起区和凹陷区，平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面。通过上述方式，本申请能够增大源/漏走线层与驱动电路引脚的接触面积，从而增强阵列基板非显示区与驱动电路之间的粘合力。

Description

一种阵列基板的制作方法、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
显示屏一般包括显示区和非显示区两个部分，通过将驱动电路的引脚与非显示区的引脚粘结在一起，可以实现向显示区提供驱动信号。在对位粘结两种引脚时，容易导致两种引脚的粘结错位。因此，如何在工艺上提高引脚粘结的可操作性就成了亟待解决的问题。
对于引脚粘结工艺，目前常用的一种解决方案是将引脚的形状由长方形改为平行四边形，通过沿数据线方向上下移动驱动电路，从而增大非显示区的引脚与驱动电路引脚的接触面积，进而降低两者间的阻抗。虽然简单的在二维平面上改变引脚的形状可以提升引脚粘结的良率，但是由于需要上下移动驱动电路，增加了工艺操作步骤，进而延长了产品生产所需的工时。
发明内容
本申请主要解决的问题是提供一种阵列基板的制作方法、阵列基板及显示装置，能够增大源/漏走线层与驱动电路引脚的接触面积，从而增强阵列基板非显示区与驱动电路之间的粘合力。
为解决上述技术问题，本申请采用的技术方案是提供一种阵列基板，阵列基板包括显示区和非显示区；其中，非显示区包括层叠设置的源/漏走线层和平坦层，源/漏走线层包括凸起区和凹陷区，平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面。
为解决上述技术问题，本申请采用的另一技术方案是提供一种阵列基板的制作方法，该方法包括：在非显示区域依次形成衬底、缓冲层、栅极层和介电层；在介电层上形成源/漏走线层；其中，源/漏走线层包括凸起区和凹陷区；在源漏层上形成平坦层；其中，平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面。
为解决上述技术问题，本申请采用的另一技术方案是提供一种显示装置，其特征在于，显示装置包括上述的阵列基板，或包括采用上述的阵列基板的制作方法制作得到的阵列基板。
通过上述方案，本申请的有益效果是：通过在阵列基板的非显示区层叠设置源/漏走线层和平坦层，源/漏走线层包括凸起区和凹陷区，将平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面；通过上述方式，本申请将源/漏走线层设置为凸起区和凹陷区，使得凸起区所在的源/漏走线层能够和驱动电路引脚接触，增大了源/漏走线层与驱动电路引脚的接触面积，从而增强阵列基板非显示区与驱动电路之间的粘合力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是现有技术中阵列基板中非显示区引脚的结构示意图；
图2是本申请提供的阵列基板一实施例的结构示意图；
图3是本申请提供的阵列基板一实施例中非显示区引脚的第一结构示意图；
图4是本申请提供的阵列基板一实施例中非显示区引脚的第二结构示意图；
图5是本申请提供的阵列基板一实施例中非显示区引脚的第三结构示意图；
图6是本申请提供的阵列基板的制作方法一实施例的流程示意图；
图7是本申请提供的阵列基板的制作方法另一实施例的流程示意图；
图8是本申请提供的阵列基板的制作方法另一实施例中非显示区引脚的结构示意图；
图9是本申请提供的阵列基板的制作方法又一实施例的流程示意图；
图10是本申请提供的阵列基板的制作方法又一实施例中非显示区引脚的结构示意图；
图11是本申请提供的显示装置一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参阅图1，图1是现有技术中阵列基板中非显示区引脚的结构示意图，该非显示区引脚包括源/漏走线层11和有机平坦层12。虽然有机平坦层12是有机材料，其受到压力时容易发生形变，但由于有机平坦层12具有一定的高度，其仍然会阻碍非显示区引脚与驱动电路13的引脚132的相互粘合，其中131为驱动电路13的非引脚结构。
参阅图2和图3，图2是本申请提供的阵列基板一实施例的结构示意图，该阵列基板包括显示区21和非显示区22，在非显示区22中包含多个平行排布的长方形引脚221。
图3是本申请提供的阵列基板一实施例中非显示区引脚的第一结构示意图，非显示区22中引脚221包括层叠设置的源/漏走线层31和平坦层32，源/漏走线层31包括凸起区和凹陷区，平坦层32设置于凹陷区内，且平坦层32的上表面与凸起区的上表面齐平，或平坦层32的上表面低于凸起区的上表面，如图3所示；即凸起区的厚度h1大于或等于平坦层32的厚度。
进一步地，源/漏走线层31的凸起区形状为矩形或梯形等任意合理形状。
可以理解的，源/漏走线层31的凸起区的数量至少为一个，凹陷区内并不一定都设置有平坦层32。
图3所示为非显示区水平方向的引脚结构，可以理解的，如图2所示，该引脚结构可以是设置在显示区下方的非显示区的，在其他实施例中，该引脚结构也可以设置在显示区左侧或者右侧的非显示区，即左侧或右侧的非显示区的竖直方向可以设置相似的引脚结构。
进一步，下侧的引脚连接外部的驱动电路可以给显示屏的数据线提供数据信号，左侧或者右侧的引脚连接外部的另一驱动电路可以给显示屏的栅极线提供扫描信号。
进一步，源/漏走线层31具体包括沿第一方向延伸的多条源极走线以及沿第二方向延伸的多条漏极走线；通常源极走线连接数据线，漏级走线连接像素电容和储存电容。
在阵列基板的非显示区22，通过将源/漏走线层31刻蚀为具有凸起区和凹陷区的结构，并在凹陷区设置平坦层32，使得平坦层32的高度不大于凸起区的上表面；相比于简单改变非显示区引脚的二维图案，具有凹凸结构的三维立体引脚在提高点灯假压以及模组工艺中的引脚粘结操作中显得优势明显。
区别于现有技术，本实施例提供的阵列基板，通过在阵列基板的非显示区层叠设置源/漏走线层和平坦层，源/漏走线层包括凸起区和凹陷区，将平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面；通过上述方式，将源/漏走线层设置为凸起区和凹陷区，使得凸起区所在的源/漏走线层能够和驱动电路引脚接触，增大了源/漏走线层与驱动电路引脚的接触面积，从而增强阵列基板非显示区与驱动电路之间的粘合力。
参阅图4，图4是本申请提供的阵列基板一实施例中非显示区引脚的第二结构示意图，该非显示区引脚包括层叠设置的平坦层41和源/漏走线层42，平坦层41的上表面低于凸起区的上表面，源/漏走线层42包括凸起区和凹陷区。
非显示区还包括层叠设置的介电层43、栅极层44、缓冲层45和衬底46，介电层43上设置源/漏走线层42。
根据PVD(物理气相沉积)制程镀金属层、CVD(化学气相淀积)制程镀无机层和干刻图案化金属层和无机层的工艺水平，本实施例中，凸起区的形状为梯形是最合理的，其他的形状需要增加额外的制程。
可选的，如图4所示，在一实施例中，介电层43具有与源/漏走线层42相对应的凸起区和凹陷区。具体地，在制作介电层43时，对介电层43可以进行图案化，使介电层43具有凸起区和凹陷区，然后在介电层43上制作源/漏走线层43时，自然而然的就形成了与介电层43相对应的凸起区和凹陷区了。
其中，每条源极走线或每条漏极走线包括一个凸起区，裸露的凸起区形成引脚，如图4所示。
此外，如图5所示，源/漏走线层51的每条源极走线或每条漏极走线也可包括多个凸起区和多个凹陷区，凸起区和凹陷区沿走线的延伸方向交替分布，交替分布的多个凸起区和多个凹陷区中，最外侧的凹陷区中设置平坦层52。不同于上述的实施例，多个凸起区和多个凹陷区交替分布，一方面可以保证增加源/漏走线层51裸露的区域，以便具有更大的面积与外部的驱动电路的引脚接触，另一方面多个凹陷区中均可以填充平坦层52，对源/漏走线层51进行保护，还能增加非显示区的柔性。
区别于现有技术，本申请提供的阵列基板，通过在阵列基板的非显示区层叠设置源/漏走线层和平坦层，源/漏走线层包括至少一个凸起区和至少两个凹陷区，将平坦层设置于凹陷区内，且平坦层的上表面低于凸起区的上表面；通过上述方式，本实施例将源/漏走线层设置为凸起区和凹陷区，使得凸起区所在的源/漏走线层能够和驱动电路引脚接触，增大了源/漏走线层与驱动电路引脚的接触面积，从而增强阵列基板非显示区与驱动电路之间的粘合力。
参阅图4和6，图6是本申请提供的阵列基板的制作方法一实施例的流程示意图，该阵列基板包括显示区和非显示区，该方法包括：
步骤61：在非显示区域依次形成衬底、缓冲层、栅极层和介电层。
其中，可选的，衬底可以是玻璃基板，在OLED显示器中，该衬底可以柔性衬底，例如：塑料基板，PI(聚酰亚胺)等。
其中，可选的，缓冲层可以是SiOx、SiNx或AlO等；另外，该缓冲层也可以是两层结构，其中第一层为SiOx、SiNx或AlO等，第二层为SiNx。另外，该缓冲层也可以采用其他的有机材料制作，这里不再详述。
其中，栅极层可以采用金属铬(Cr)或铬的合金材料、钼钽(MoTa)合金、铝(Al)或铝的合金材料制成。
其中，介电层可以采用SiOx、SiNx或SiOx和SiNx两者形成的混合层。
步骤62：在介电层上形成源/漏走线层。
源/漏走线层包括凸起区和凹陷区。
其中，源/漏走线层可以由铝(Al)或铝的合金材料、铬(Cr)等制作，对这层金属进行图案化处理后，形成源极走线和漏极走线。
步骤63：在源漏层上形成平坦层。
平坦层设置于凹陷区内，且平坦层的上表面与凸起区的上表面齐平，或平坦层的上表面低于凸起区的上表面。
本实施例的方法步骤，可以具体参阅图3和图4的结构示意图，其原理类似，这里不再赘述。
区别于现有技术，本实施例提供的阵列基板的制作方法，通过在非显示区域依次形成衬底、缓冲层、栅极层和介电层，并在介电层形成源/漏走线层时，将源/漏走线层设置为凸起区和凹陷区，然后将平坦层设置于源/漏走线层的凹陷区内，并使得平坦层不高于凸起区的上表面，从而使得源/漏走线层的凸起区能够与驱动电路的引脚相接触，提高了非显示区与驱动电路之间的粘合力。
参阅图7和图8，图7是本申请提供的阵列基板的制作方法另一实施例的流程示意图，该方法包括：
步骤71：在非显示区域依次形成衬底、缓冲层、栅极层和介电层。
在非显示区域依次形成衬底81、缓冲层72、栅极层73和介电层74。
步骤72：对介电层进行图案化处理，以使介电层表面形成凸起区和凹陷区。
步骤73：在介电层上形成源/漏走线层。
源/漏走线层75包括凸起区和凹陷区。
可以理解的，由于在制作介电层74时，在介电层74表面形成了凸起区和凹陷区，所以，在形成源/漏走线层75，一般会采用沉积的方式沉积一层金属，所以在凹陷区沉积的金属的高度会低于在凸起区沉积的金属的高度，自然形成了具有凸起区和凹陷去的金属层。
步骤74：对源/漏走线层进行图案化处理，以使源/漏走线层表面形成凸起区和凹陷区。
步骤75：在源漏层上形成平坦层。
平坦层86设置于凹陷区内，且平坦层86的上表面与凸起区的上表面齐平，或平坦层86的上表面低于凸起区的上表面。
区别于现有技术，本实施例提供的阵列基板的制作方法，通过在非显示区域依次形成衬底、缓冲层、栅极层和介电层，并对介电层进行图案化处理，以使介电层表面形成凸起区和凹陷区；再对源/漏走线层进行图案化处理，以使源/漏走线层表面形成凸起区和凹陷区；然后将平坦层设置于源/漏走线层的凹陷区内，并使得平坦层不高于凸起区的上表面，从而使得源/漏走线层的凸起区能够与驱动电路的引脚相接触，提高了非显示区与驱动电路之间的粘合力。
参阅图9和图10，图9是本申请提供的阵列基板的制作方法又一实施例的流程示意图，该阵列基板包括显示区和非显示区，该方法包括：
步骤91：在非显示区域依次形成衬底和缓冲层。
在非显示区域依次形成衬底101和缓冲层102。
步骤92：在缓冲层上形成一多晶硅层。
在缓冲层102上形成一多晶硅层(或金属层)103，多晶硅层103包括凸起区和凹陷区。
步骤93：在多晶硅层上形成绝缘层、栅极层和介电层。
步骤94：在介电层上形成源/漏走线层。
步骤95：在源漏层上形成平坦层。
形成多晶硅层103后，再在多晶硅层103上依次形成绝缘层104、栅极层105、介电层106、源/漏走线层107和平坦层108。
由于多晶硅层103具有凸起区和凹陷区，在多晶硅层103形成其他层时，其他层也会出现凸起区和凹陷区，因而源/漏走线层107具有凸起区和凹陷区，平坦层108位于源/漏走线层107的凹陷区内，且平坦层108不高于源/漏走线层107的凸起区的上表面。
区别于现有技术，本实施例提供的阵列基板的制作方法，通过在缓冲层上形成具有凸起区和凹陷区的多晶硅层，然后在多晶硅层上依次形成绝缘层、栅极层、介电层、源/漏走线层，并在源/漏走线层的凹陷区内形成平坦层，并使得平坦层不高于凸起区的上表面，从而使得源/漏走线层的凸起区能够与驱动电路的引脚相接触，提高了非显示区与驱动电路之间的粘合力。
参阅图11，图11是本申请提供的显示装置一实施例的结构示意图，该显示装置包括显示屏，例如，手机的显示屏，其中，该显示屏包括如上述实施例中的阵列基板，或包括采用上述实施例中的阵列基板的制作方法制作得到的阵列基板；该电子设备可以是手机、显示器、平板电脑等。
具体地，该显示屏可以是OLED显示屏，具体包括阵列基板和发光器件，该发光器件可以具体包括阳极、阴极以及阳极和阴极之间的发光层；其中，阳极连接阵列基板的漏极，以获取数据信号。
另外，以手机为例，该显示屏还包括驱动电路，驱动电路通过阵列基板上非显示区的裸露的源漏走线与之连接。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括显示区和非显示区；
其中，所述非显示区包括层叠设置的源/漏走线层和平坦层，所述源/漏走线层包括凸起区和凹陷区，所述平坦层设置于所述凹陷区内，且所述平坦层的上表面与所述凸起区的上表面齐平，或所述平坦层的上表面低于所述凸起区的上表面。
2.根据权利要求1所述的阵列基板，其特征在于，
所述源/漏走线层具体包括沿第一方向延伸的多条源极走线以及沿第二方向延伸的多条漏极走线；
其中，每条所述源极走线或每条所述漏极走线包括一个所述凸起区，裸露的所述凸起区形成引脚。
3.根据权利要求1所述的阵列基板，其特征在于，
所述源/漏走线层具体包括沿第一方向延伸的多条源极走线以及沿第二方向延伸的多条漏极走线；
其中，每条所述源极走线或每条所述漏极走线包括多个所述凸起区和多个所述凹陷区，所述凸起区和所述凹陷区沿走线的延伸方向交替分布。
4.根据权利要求3所述的阵列基板，其特征在于，
交替分布的多个所述凸起区和多个所述凹陷区中，最外侧的凹陷区中设置所述平坦层。
5.根据权利要求1所述的阵列基板，其特征在于，
所述非显示区还包括层叠设置的衬底、缓冲层、栅极层、介电层，所述介电层上设置所述源/漏走线层。
6.根据权利要求5所述的阵列基板，其特征在于，
所述介电层具有与所述源/漏走线层相对应的凸起区和凹陷区。
7.一种阵列基板的制作方法，其特征在于，包括：
在非显示区域依次形成衬底、缓冲层、栅极层和介电层；
在所述介电层上形成源/漏走线层；其中，所述源/漏走线层包括凸起区和凹陷区；
在所述源漏层上形成平坦层；其中，所述平坦层设置于所述凹陷区内，且所述平坦层的上表面与所述凸起区的上表面齐平，或所述平坦层的上表面低于所述凸起区的上表面。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，
所述在非显示区域依次形成衬底、缓冲层、栅极层、介电层的步骤之后，还包括：
对所述介电层进行图案化处理，以使所述介电层表面形成凸起区和凹陷区；
所述在所述介电层上形成源/漏走线层的步骤之后，还包括：
对所述源/漏走线层进行图案化处理，以使所述源/漏走线层表面形成凸起区和凹陷区。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，
所述在非显示区域依次形成衬底、缓冲层、栅极层、介电层的步骤，具体为：
在所述非显示区域依次形成衬底和缓冲层；
在所述缓冲层上形成一多晶硅层；其中，所述多晶硅层包括凸起区和凹陷区；
在所述多晶硅层上依次形成绝缘层、栅极层和介电层。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-6任一项所述的阵列基板，或包括采用如权利要求7-9任一项所述的阵列基板的制作方法制作得到的阵列基板。
CN201810522722.1A 2018-05-28 2018-05-28 一种阵列基板的制作方法、阵列基板及显示装置 Pending CN108493200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810522722.1A CN108493200A (zh) 2018-05-28 2018-05-28 一种阵列基板的制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810522722.1A CN108493200A (zh) 2018-05-28 2018-05-28 一种阵列基板的制作方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN108493200A true CN108493200A (zh) 2018-09-04

Family

ID=63351304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810522722.1A Pending CN108493200A (zh) 2018-05-28 2018-05-28 一种阵列基板的制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN108493200A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277412A (zh) * 2019-07-04 2019-09-24 武汉华星光电技术有限公司 显示面板及其制作方法
US11183520B2 (en) 2019-07-04 2021-11-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel with insulating stripes in non-display area and method of fabricating thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JPH036828A (ja) * 1989-06-02 1991-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH04348047A (ja) * 1991-05-24 1992-12-03 Mitsubishi Electric Corp 半導体集積回路電極
JP2004079710A (ja) * 2002-08-14 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1512829A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd��ʽ���� 有机电致发光装置及其制造方法
CN1825616A (zh) * 2004-09-29 2006-08-30 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
CN103107135A (zh) * 2013-02-19 2013-05-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN103855190A (zh) * 2012-11-29 2014-06-11 三星显示有限公司 有机发光二极管显示器
CN104765171A (zh) * 2015-04-17 2015-07-08 京东方科技集团股份有限公司 显示基板、显示装置及其制作方法
CN105575829A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种提高焊垫与金属线球之间键合能力的方法及结构
US20170077213A1 (en) * 2015-09-14 2017-03-16 Samsung Display Co., Ltd. Display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JPH036828A (ja) * 1989-06-02 1991-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH04348047A (ja) * 1991-05-24 1992-12-03 Mitsubishi Electric Corp 半導体集積回路電極
JP2004079710A (ja) * 2002-08-14 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1512829A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd��ʽ���� 有机电致发光装置及其制造方法
CN1825616A (zh) * 2004-09-29 2006-08-30 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN103855190A (zh) * 2012-11-29 2014-06-11 三星显示有限公司 有机发光二极管显示器
CN103107135A (zh) * 2013-02-19 2013-05-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN105575829A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种提高焊垫与金属线球之间键合能力的方法及结构
CN104765171A (zh) * 2015-04-17 2015-07-08 京东方科技集团股份有限公司 显示基板、显示装置及其制作方法
US20170077213A1 (en) * 2015-09-14 2017-03-16 Samsung Display Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277412A (zh) * 2019-07-04 2019-09-24 武汉华星光电技术有限公司 显示面板及其制作方法
CN110277412B (zh) * 2019-07-04 2021-09-03 武汉华星光电技术有限公司 显示面板及其制作方法
US11183520B2 (en) 2019-07-04 2021-11-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel with insulating stripes in non-display area and method of fabricating thereof

Similar Documents

Publication Publication Date Title
CN109192878B (zh) 柔性oled显示面板
JP7500908B2 (ja) アレイ基板、表示パネル及び表示装置
CN109755412B (zh) 一种柔性基板、制作方法、柔性显示装置和电子器件
KR102443121B1 (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
CN113767475B (zh) 柔性显示面板、显示装置及制备方法
CN108666347A (zh) 显示面板及其制造方法、显示装置
US20200027903A1 (en) Array substrate and manufacturing method thereof, display substrate, and display device
TW202107700A (zh) 顯示基板及顯示裝置
CN107393906A (zh) 一种有机发光显示面板及其制作方法、有机发光显示装置
CN112490272A (zh) 一种显示基板及其制备方法、显示装置
US12201001B2 (en) Array substrate and display device
CN109860224B (zh) 显示基板及其制作方法、显示面板、显示装置
CN107808892A (zh) 显示设备
CN104617106A (zh) 一种阵列基板及显示装置
JP7237005B2 (ja) 表示基板、表示装置、表示基板の製造方法
CN116466841A (zh) 显示面板和显示装置
WO2020173031A1 (zh) 柔性阵列基板、其制备方法及显示面板
CN110797352B (zh) 显示面板及其制作方法、显示装置
CN115275044B (zh) 显示面板
CN111415968A (zh) 显示面板及显示面板的制作方法
WO2021169608A1 (zh) 显示面板及其制造方法、显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN110265460A (zh) Oled显示基板及其制作方法、显示装置
CN108493200A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN112992937B (zh) 显示基板、显示装置、显示基板以及显示装置制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180904

WD01 Invention patent application deemed withdrawn after publication