[go: up one dir, main page]

CN108449082B - 一种cml电平转cmos电平的电路结构 - Google Patents

一种cml电平转cmos电平的电路结构 Download PDF

Info

Publication number
CN108449082B
CN108449082B CN201810529641.4A CN201810529641A CN108449082B CN 108449082 B CN108449082 B CN 108449082B CN 201810529641 A CN201810529641 A CN 201810529641A CN 108449082 B CN108449082 B CN 108449082B
Authority
CN
China
Prior art keywords
inverter
level
cml
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810529641.4A
Other languages
English (en)
Other versions
CN108449082A (zh
Inventor
戴澜
陈纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinwen Technology Co ltd
Original Assignee
Shanghai Xinwen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinwen Technology Co ltd filed Critical Shanghai Xinwen Technology Co ltd
Priority to CN201810529641.4A priority Critical patent/CN108449082B/zh
Publication of CN108449082A publication Critical patent/CN108449082A/zh
Application granted granted Critical
Publication of CN108449082B publication Critical patent/CN108449082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种电流模式逻辑(CML)电平转CMOS电平电路结构，包括：CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。采用本发明的电路结构，能够高效解决高速集成电路芯片中实现CML电平到CMOS电平的转换的目的。

Description

一种CML电平转CMOS电平的电路结构
技术领域
本发明涉及电路及信号处理技术，尤其涉及一种电流模式逻辑(CML)电平转CMOS电平的电路结构。
背景技术
在数字电路芯片中，信号普遍的传输过程都是CMOS电平，所谓CMOS电平，就是指“1”逻辑电平电压接近于电源电压，“0”逻辑电平接近于0V。而且具有很宽的噪声容限。这种CMOS电平是数字电路里面最为通用的电平标准，如图1a和图1b所示。
而随着高速集成电路芯片技术的发展，在高速的时钟树电路以及在高速接口电路中，传统CMOS电平标准的电路形式越来越无法满足高速信号传输的特性，因此出现了一种新的信号电平传输方式，即电流模式逻辑(CurrentModel Logic，CML)传输形式，这种CML电平的输入和输出均是已匹配好的，由于减少了外围器件，其更适合于在更高频段工作。CML电平的特点如图2所示，通常是由差分信号组成，通过两个差分输入信号转换成两个差分输出信号，这种差分信号的特点是信号成对出现，由“正”和“反”的差分信号对出现，这种信号首先是信号摆幅比较小，通常最低可以达到几十毫伏，远远小于CMOS的电源电压摆动幅度，因此CML电平又可以称作差分小信号摆幅，而CMOS电平可以称作单端大信号摆幅。
发明内容
有鉴于此，本发明的主要目的在于提供一种电流模式逻辑(CML)电平转CMOS电平电路结构，以解决高速集成电路芯片中实现CML电平到CMOS电平的转换。
为达到上述目的，本发明的技术方案是这样实现的：
一种电流模式逻辑(CML)电平转CMOS电平电路结构，包括：
CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；
直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及，
占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。
其中：所述CML电平均衡放大电路A，具体电路包括：电阻R1、电阻R2、晶体管M1、晶体管M2、电流源Ki1和电流源Ki2以及电容C1；所述电阻R1和电阻R2均连接工作电压VDD；所述晶体管M1和晶体管M2的栅极G分别与VA和VB相连；所述晶体管M1的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连；所述晶体管M1的源极S和晶体管M2的源极S分别连接有电流源Ki1和电流源Ki2。所述电流源Ki1和电流源Ki2的另一端分别接地。所述晶体管M1和晶体管M2的源极S之间通过电容C1相连。
所述直流去耦合放大电路B，具体电路包括：与晶体管M1的漏极D依次串联的电容C3、反相器N2；和与晶体管M2的漏极D依次串联的电容C2、反相器N1；以及所述反相器N2和反相器N1两端分别并联有电阻R4和电阻R3。
所述占空比矫正电路C，具体电路包括：与所述反相器N2的输出端相连的反相器N6；和与所述反相器N1的输出端相连的反相器N5；以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4；所述并联设置的反相器N3和反相器N4为反向设置。
所述占空比矫正电路C的反相器N5和反相器N6的输出端分别作为CML电平转CMOS电平的电路的信号输出端。
本发明的电流模式逻辑(CML)电平转CMOS电平电路结构，具有如下有益效果：
本发明的电路结构，通过采用CML电平均衡放大电路A、直流去耦合放大电路B和占空比矫正电路C，解决了传统的高速CML电平在进行CMOS电平转换的过程中会遇到的占空比失调问题。通过采用占空比矫正电路C，能够有效避免占空比失调，使得CMOS电平具有很好的占空比特性。尤其是，采用该占空比矫正电路C还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的CMOS信号，以适应不同电路的需求。
附图说明
图1a和图1b为现有CMOS电平电路结构示意图；
图2为现有电流模式逻辑(CML)电路结构示意图；
图3为本发明实施例CML电平转CMOS电平的电路结构示意图。
具体实施方式
下面结合附图及本发明的实施例对本发明作进一步详细的说明。
图3为本发明实施例CML电平转CMOS电平的电路结构示意图。
如图3所示，该CML电平转CMOS电平的电路，主要包括：CML电平均衡放大电路A、直流去耦合放大电路B和占空比矫正电路C。其中：
CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大。
在本实施例中，所述CML电平均衡放大电路A，主要包括：电阻R1、电阻R2、晶体管M1、晶体管M2、电流源Ki1和电流源Ki2以及电容C1。
其具体电路结构为：所述电阻R1和电阻R2均连接工作电压VDD。所述晶体管M1和晶体管M2的栅极G分别与VA和VB相连；所述晶体管M1的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连；所述晶体管M1的源极S和晶体管M2的源极S分别连接有电流源Ki1和电流源Ki2。所述电流源Ki1和电流源Ki2的另一端分别接地。所述晶体管M1和晶体管M2的源极S之间通过电容C1相连。
直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大。
在本实施例中，所述直流去耦合放大电路B，其具体电路结构为：与晶体管M1的漏极D依次串联的电容C3、反相器N2；和与晶体管M2的漏极D依次串联的电容C2、反相器N1；所述反相器N2和反相器N1两端分别并联有电阻R4和电阻R3。
占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调。具体矫正过程是：传统的高速CML电平在进行CMOS电平转换的过程中，通常会遇到占空比失调问题，本发明实施例采用该占空比矫正电路C可以有效避免占空比失调，使得CMOS电平具有很好的占空比特性。此外，该占空比矫正电路C还可以输出两路反相相位的信号，可以根据需求使用，既可以只使用单相位，也可以使用差分相位的CMOS信号。所述两路反相相位的信号，例如0°和180°，90°和270°两组不同相位的信号。
在本实施例中，所述占空比矫正电路C，其具体电路结构为：与所述反相器N2的输出端相连的反相器N6；和与所述反相器N1的输出端相连的反相器N5；以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4。所述并联设置的反相器N3和反相器N4为反向设置。所述反相器N5和反相器N6的输出端分别作为所述CML电平转CMOS电平的电路的信号输出端。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (4)

1.一种电流模式逻辑CML电平转CMOS电平电路结构，其特征在于，包括：
CML电平均衡放大电路A，用于将差分电路信号进行直流工作点搬移，同时对CML信号摆幅进行一级放大；
直流去耦合放大电路B，用于去掉差分CML信号的直流工作点，同时对所述差分CML信号进行二级放大；以及，占空比矫正电路C，用于在高速CML电平进行CMOS电平转换的过程中，避免占空比失调；
所述CML电平均衡放大电路A，具体电路包括：电阻R1、电阻R2、晶体管M1、晶体管M2、电流源Ki1和电流源Ki2以及电容C1；所述电阻R1和电阻R2均连接工作电压VDD；所述晶体管M1和晶体管M2的栅极G分别与VA和VB相连；所述晶体管M1的漏极D与电阻R1的另一端相连，所述晶体管M2的漏极D与电阻R2的另一端相连；所述晶体管M1的源极S和晶体管M2的源极S分别连接有电流源Ki1和电流源Ki2，所述电流源Ki1和电流源Ki2的另一端分别接地，所述晶体管M1和晶体管M2的源极S之间通过电容C1相连。
2.根据权利要求1所述的CML电平转CMOS电平电路结构，其特征在于，直流去耦合放大电路B，具体电路包括：与晶体管M1的漏极D依次串联的电容C3、反相器N2；和与晶体管M2的漏极D依次串联的电容C2、反相器N1；以及所述反相器N2和反相器N1两端分别并联有电阻R4和电阻R3。
3.根据权利要求2所述的CML电平转CMOS电平电路结构，其特征在于，占空比矫正电路C，具体电路包括：与所述反相器N2的输出端相连的反相器N6；和与所述反相器N1的输出端相连的反相器N5；以及并联在反相器N5和反相器N6的输入端之前的反相器N3和反相器N4；所述并联设置的反相器N3和反相器N4为反向设置。
4.根据权利要求3所述的CML电平转CMOS电平电路结构，其特征在于，所述占空比矫正电路C的反相器N5和反相器N6的输出端分别作为CML电平转CMOS电平的电路的信号输出端。
CN201810529641.4A 2018-05-29 2018-05-29 一种cml电平转cmos电平的电路结构 Active CN108449082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810529641.4A CN108449082B (zh) 2018-05-29 2018-05-29 一种cml电平转cmos电平的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810529641.4A CN108449082B (zh) 2018-05-29 2018-05-29 一种cml电平转cmos电平的电路结构

Publications (2)

Publication Number Publication Date
CN108449082A CN108449082A (zh) 2018-08-24
CN108449082B true CN108449082B (zh) 2024-04-16

Family

ID=63204912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810529641.4A Active CN108449082B (zh) 2018-05-29 2018-05-29 一种cml电平转cmos电平的电路结构

Country Status (1)

Country Link
CN (1) CN108449082B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311379A (zh) * 2019-12-17 2021-02-02 成都华微电子科技有限公司 一种cml电平到cmos逻辑电平转换电路
CN116633342B (zh) * 2023-07-21 2023-09-26 灿芯半导体(苏州)有限公司 一种占空比优化的cml到cmos电平的转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0912942D0 (en) * 2009-07-24 2009-09-02 Texas Instruments Ltd Improved cml to cmos converter
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
JP2015033094A (ja) * 2013-08-06 2015-02-16 富士通セミコンダクター株式会社 デューティサイクル補正回路
CN208691218U (zh) * 2018-05-29 2019-04-02 高科创芯(北京)科技有限公司 一种cml电平转cmos电平的电路结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642828B2 (en) * 2006-06-07 2010-01-05 Nec Electronics Corporation Level conversion circuit with duty correction
KR100912964B1 (ko) * 2007-09-04 2009-08-20 주식회사 하이닉스반도체 Ｃｍｌ－ｃｍｏｓ 변환기
US8330632B2 (en) * 2011-02-11 2012-12-11 University Of Florida Research Foundation, Inc. Self-healing analog-to-digital converters with background calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0912942D0 (en) * 2009-07-24 2009-09-02 Texas Instruments Ltd Improved cml to cmos converter
JP2015033094A (ja) * 2013-08-06 2015-02-16 富士通セミコンダクター株式会社 デューティサイクル補正回路
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
CN208691218U (zh) * 2018-05-29 2019-04-02 高科创芯(北京)科技有限公司 一种cml电平转cmos电平的电路结构

Also Published As

Publication number Publication date
CN108449082A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
CN103858395A (zh) 信号传输电路
CN204481788U (zh) 一种可抑制输出共模波动的lvds驱动电路
CN108055008A (zh) 切换式功率放大器与用来控制该切换式功率放大器的方法
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
CN108449082B (zh) 一种cml电平转cmos电平的电路结构
CN103888093B (zh) 差分信号的共模电平重置电路
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN107707117A (zh) 一种电荷泵时序控制电路及电荷泵电路
CN103051289B (zh) 低时钟串扰的预放大器、动态比较器及电路
CN107688367B (zh) 差分参考电压缓冲器
CN100530965C (zh) 低输入电压的高效能电压电位转换电路
CN101741374A (zh) 无相位失真的电压电平转换器
CN109831203B (zh) 转换装置
CN208691218U (zh) 一种cml电平转cmos电平的电路结构
CN112436812A (zh) 一种用于运算放大器的动态尾电流源偏置电路
CN109286378A (zh) 一种具有自适应失调调节功能的斩波电路
CN105322945A (zh) 电流限制电平调整电路
CN111103915B (zh) 一种直流失调消除电路
TW201601453A (zh) 功率放大器及ａｂ類功率放大器
CN210864452U (zh) 一种直流失调消除电路
US9444436B2 (en) Fully differential level conversion circuit
CN220139525U (zh) 一种基于电流模式的解调电路、隔离芯片及隔离器
CN100539418C (zh) 一种用于半数字滤波的电路开关
CN112350714A (zh) 一种源极跟随形式的均衡电路
CN105356883A (zh) 电流导向数字转模拟转换器和输出摆幅控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240319

Address after: 201306 Building 1 and building 2, No. 333, Haiyang 1st Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Shanghai Xinwen Technology Co.,Ltd.

Country or region after: China

Address before: Room 050A, 3rd Floor, No.1 Suzhou Street, Haidian District, Beijing, 100080

Applicant before: GAO KE CHIP INNOVATION TECHNOLOGY CO.,LTD.

Country or region before: China

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant