[go: up one dir, main page]

CN108428643B - 半导体制造装置和半导体器件的制造方法 - Google Patents

半导体制造装置和半导体器件的制造方法 Download PDF

Info

Publication number
CN108428643B
CN108428643B CN201810110516.XA CN201810110516A CN108428643B CN 108428643 B CN108428643 B CN 108428643B CN 201810110516 A CN201810110516 A CN 201810110516A CN 108428643 B CN108428643 B CN 108428643B
Authority
CN
China
Prior art keywords
bare chip
substrate
manufacturing apparatus
reference mark
picked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810110516.XA
Other languages
English (en)
Other versions
CN108428643A (zh
Inventor
牧浩
后藤彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN108428643A publication Critical patent/CN108428643A/zh
Application granted granted Critical
Publication of CN108428643B publication Critical patent/CN108428643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明提供半导体制造装置和半导体器件的制造方法，能够精度良好地将半导体芯片(裸芯片)放置于最终要被剥离的粘接片等基板。半导体制造装置具备：裸芯片供给部；拾取头，其从所述裸芯片供给部拾取裸芯片，并使该裸芯片上下翻转；贴装头，其从所述拾取头拾取所述裸芯片，使所述裸芯片的电路形成面朝下而将所述裸芯片载置于透明的基板的上表面；基准标记，其用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置；摄像头，其从所述基板的下方拍摄所述裸芯片和所述基准标记；以及照明装置，其从斜下方对所述裸芯片和所述基准标记照射光。

Description

半导体制造装置和半导体器件的制造方法
技术领域
本发明涉及半导体制造装置和半导体器件的制造方法，能够适用于例如扇出型晶片级封装用的裸芯片放置(die place)。
背景技术
扇出型晶片级封装(Fan Out Wafer Level Package：FOWLP)是在超过芯片面积的较大区域形成再布线层的封装。作为FOWLP的制造方法，公知有如下方法：通过利用密封树脂对配置于粘接片上的多个半导体芯片进行统一密封，从而形成具备多个半导体芯片和覆盖多个半导体芯片的密封树脂的密封体，之后，从密封体剥离粘接片，接着，在密封体的粘贴过粘接片的面上形成再布线层(例如，日本特开2014-210909号公报(专利文献1))。在专利文献1中，粘接片具备支承体和层叠于支承体上的粘接剂层，半导体芯片使用倒装芯片贴装机、芯片贴装机而配置于粘接片上。
现有技术文献
专利文献
专利文献1：日本特开2014-210909号公报
发明内容
本发明的课题在于提供一种在最终要被剥离的粘接片等基板上精度良好地放置半导体芯片(裸芯片)的半导体制造装置和半导体器件的制造方法。
若简单地说明本发明中的代表性的技术方案的概要，则如下所述。
即，半导体制造装置具备：裸芯片供给部；拾取头，其从所述裸芯片供给部拾取裸芯片，并使裸芯片上下翻转；贴装头，其从所述拾取头拾取所述裸芯片，使所述裸芯片的电路形成面朝下而将所述裸芯片载置于透明的基板的上表面；基准标记，其用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置；摄像头，其从所述基板的下方拍摄所述裸芯片和所述基准标记；以及照明装置，其从斜下方对所述裸芯片和所述基准标记照射光。
发明效果
根据上述半导体制造装置，能够提高裸芯片放置的精度。
附图说明
图1是实施例1的倒装芯片贴装机的概略俯视图。
图2是说明在从图1中的箭头A方向观察时拾取头和贴装头的动作的图。
图3是表示图1的裸芯片供给部的主要部分的概略剖视图。
图4是表示图1的倒装芯片贴装机的布局的概略俯视图。
图5是用于说明图1的工件的结构和裸芯片放置的剖视图。
图6是用于说明图1的倒装芯片贴装机的裸芯片放置方法的流程图。
图7是表示变形例1的倒装芯片贴装机的布局的概略俯视图。
图8是表示变形例2的倒装芯片贴装机的布局的概略俯视图。
图9是用于说明变形例3的倒装芯片贴装机的工件的结构和裸芯片放置的剖视图。
图10是用于说明变形例4的倒装芯片贴装机的工件的结构和裸芯片放置的剖视图。
图11是实施例2的芯片贴装机的概略俯视图。
图12是说明在从图11中的箭头A方向观察时拾取头和贴装头的动作的图。
图13是用于说明图11的芯片贴装机的裸芯片放置方法的流程图。
附图标记说明
1：裸芯片供给部
2：拾取部
21：拾取头
22：筒夹部
3：翻转机构部
4：贴装部
41：贴装头
42：筒夹部
44：基板识别摄像头
45：斜光照明装置
7：控制装置
10：倒装芯片贴装机
10E：芯片贴装机
11：晶片
13：顶起单元
D：裸芯片
W：工件
101：玻璃基板
102：粘接剂
103：带
104：玻璃基板
PM：位置识别标记
BS：贴装台
具体实施方式
以下，使用附图来对实施例和变形例进行说明。不过，在以下的说明中，有时对相同构成要素标注相同附图标记，并省略重复的说明。此外，为了使说明更明确，存在与实际的形态相比，附图示意性地表示各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定本发明的解释。
【实施例1】
图1是实施例1的倒装芯片贴装机的概略俯视图。图2是说明在从图1中的箭头A方向观察时拾取头和贴装头的动作的图。
作为半导体制造装置的倒装芯片贴装机10大致区分而具有裸芯片供给部1、拾取部2、翻转机构部3、贴装部4、输送部5、基板供给部6K、基板搬出部6H、以及对各部分的动作进行监视并进行控制的控制装置7。
首先，裸芯片供给部1供给向基板等工件W安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、从晶片11顶起裸芯片D的以虚线表示的顶起单元13、以及晶片环供给部(未图示)。裸芯片供给部1利用未图示的驱动机构沿XY方向移动，使要拾取的裸芯片D移动至顶起单元13的位置。晶片环供给部具有收纳有晶片环的晶片盒，依次将晶片环向裸芯片供给部1供给，更换成新的晶片环。裸芯片供给部1使晶片环移动至拾取点，以使得能够从晶片环拾取所期望的裸芯片。晶片环是固定晶片、且能够安装于裸芯片供给部1的夹具。
拾取部2具有：筒夹部22，其从裸芯片供给部1吸附裸芯片D；拾取头21，其在顶端设置有筒夹部22，拾取裸芯片D；和Y驱动部23，其使拾取头21沿Y方向移动。拾取头21具有使筒夹部22升降、旋转和沿X方向移动的未图示的各驱动部。利用这样的结构，拾取头21拾取裸芯片，向翻转机构部3移动，被吸附于翻转机构部3。
如在图2中以虚线所示，翻转机构部3使拾取头21旋转180度，从而使裸芯片D的表面(图案形成面)翻转而朝向下面，成为将裸芯片D向贴装头41交付的姿势。作为翻转机构部的其他方法，具有如图2的引出图所示那样将翻转机构部设于拾取头21并使该翻转机构部与拾取头一起移动的方法、或者设置有能够使裸芯片的表背旋转的载台单元并将所拾取的裸芯片D暂且载置于载台单元的方法等。
贴装部4从拾取头21接受翻转后的裸芯片D，将该翻转后的裸芯片D贴装于输送来的工件W之上。贴装部4具有：贴装头41，其与拾取头21同样地具备在顶端吸附保持裸芯片D的筒夹部42；Y驱动部43，其使贴装头41沿Y方向移动；基板识别摄像头44，其拍摄工件W的位置识别标记(基准标记)PM(参照图4)，对贴装位置进行识别；以及随后论述的斜光照明装置45(参照图4)。此外，也可以具备进行工件W的检查的基板识别摄像头。利用这样的结构，贴装头41从拾取头21接受翻转后的裸芯片D，基于裸芯片识别摄像头33的拍摄数据对拾取位置和姿势进行校正，基于基板识别摄像头44的拍摄数据将裸芯片D贴装于工件W。
输送部5具备供工件W沿X方向移动的输送轨道51、52。输送轨道51、52平行地设置。利用这样的结构，从基板供给部6K搬出工件W，沿着输送轨道51、52移动到贴装位置，在贴装后移动到基板搬出部6H，将工件W交付给基板搬出部6H。在将裸芯片D贴装于工件W的过程中，基板供给部6K搬出新的工件W，并使其在输送轨道51、52上待机。
图3是表示裸芯片供给部的主要部分的概略剖视图。如图3所示，裸芯片供给部1具有：扩展环15，其保持晶片环14；支承环17，其将保持于晶片环14并粘接有多个裸芯片D的切割带16水平地进行定位；和顶起单元13，其将裸芯片D向上方顶起。为了进行规定的裸芯片D拾取，顶起单元13利用未图示的驱动机构沿上下方向移动，裸芯片供给部1沿水平方向移动。
裸芯片供给部1在裸芯片D的顶起时使保持有晶片环14的扩展环15下降。其结果是，保持于晶片环14的切割带16被拉伸，裸芯片D的间隔扩大。在这样的状态下，利用顶起单元13从裸芯片下方顶起裸芯片D，由此裸芯片供给部1使裸芯片D的拾取性提高。
图4是表示图1的倒装芯片贴装机的布局的概略俯视图。倒装芯片贴装机10是工件W被沿X方向输送、裸芯片D被沿Y方向输送的装置配置。
在裸芯片供给部1的X轴负方向侧(附图的左侧)设置有晶片环供给部18，在Y轴正方向侧(附图的上侧)设置有贴装位置BP。输送轨道51、52沿X轴方向延伸，工件W向X轴正方向(从附图的左向右)移动而被送到贴装位置BP。晶片环14被从晶片环供给部18向X轴正方向(从附图的左向右)输送，被送到裸芯片供给部1。位置DP是拾取头21从裸芯片供给部1拾取裸芯片D的位置。位置PP是贴装头41从拾取头21拾取裸芯片D的位置。贴装位置BP是贴装头41将裸芯片D载置于工件W的位置，位置WP是下一个工件W待机的位置。此外，在图4中虽未图示，但在输送轨道51、52的X轴负方向侧(附图的左侧)配置有基板供给部6K，在X轴正方向侧(附图的右侧)配置有基板搬出部6H。
图5是用于说明图1的工件的构造和裸芯片放置的剖视图，是表示贴装位置处的工件、裸芯片、摄像头、照明的配置的图。工件W由具有位置识别标记PM的作为载体的玻璃基板101和设置于玻璃基板101之上的粘接剂102构成，能够搭载多个裸芯片。在玻璃基板101的下表面侧形成有与封装尺寸相应的位置识别标记PM。工件W最终被从裸芯片D剥离，玻璃基板101再次形成位置识别标记PM等而被再次使用。裸芯片D以图案形成面朝下(面朝下，facedown)的方式吸附于筒夹部42。基板识别摄像头44配置于裸芯片D的正下方，透过玻璃基板101和粘接剂102而对裸芯片D的位置进行识别。因而，玻璃基板101和粘接剂102是透明的。多个斜光照明装置45分别从斜下方对位置识别标记PM和裸芯片D照射光。利用斜光照明装置45，不会产生玻璃基板的正反射，能够观测位置识别标记PM和裸芯片D的表面。
控制装置7具备：存储器，其储存对倒装芯片贴装机10的各部分的动作进行监视并进行控制的程序(软件)；和中央处理装置(CPU)，其执行储存于存储器的程序。例如，控制装置7取入来自裸芯片识别摄像头33和基板识别摄像头44的图像信息、贴装头41的位置等各种信息，对贴装头41的贴装动作等各构成要素的各动作进行控制。
接着，使用图6来对实施例1的倒装芯片贴装机的裸芯片放置方法(半导体器件的制造方法)进行说明。图6是用于说明图1的倒装芯片贴装机的裸芯片放置方法的流程图。
步骤S1：控制装置7利用拾取头21从裸芯片供给部1拾取裸芯片D。
步骤S2：控制装置7使拾取头21翻转，使裸芯片D的与电路形成面相反的面(背面)朝上。
步骤S3：控制装置7将裸芯片D交付到贴装头41。即、贴装头41从拾取头21拾取裸芯片D。
步骤S4：控制装置7利用基板识别摄像头44识别玻璃基板101的位置识别标记PM。
步骤S5：控制装置7利用基板识别摄像头44识别裸芯片D的电路形成面(表面)的图案。从下部透过玻璃照射斜光照明，识别裸芯片D的边缘直到即将放置之前为止。此时，期望的是同时·1视场的识别。
步骤S6：控制装置7对识别结果进行运算。识别位置识别标记PM并算出放置位置，识别裸芯片D并算出裸芯片位置。
步骤S7：控制装置7基于运算结果使贴装头41移动而对裸芯片D的位置进行校正。
步骤S8：控制装置7使裸芯片D载置(放置)于工件W上。
此外，在步骤S1之前，将保持着粘贴有从晶片11分割出来的裸芯片D的切割带16的晶片环14收纳于晶片环供给部18，并搬入至倒装芯片贴装机10。控制装置7从填充有晶片环14的晶片环供给部18将晶片环14供给至裸芯片供给部1。另外，准备工件W，并将其搬入至倒装芯片贴装机10。控制装置7利用基板供给部6K将工件W载置于输送轨道51、52。
另外，在步骤S8之后，控制装置7利用基板搬出部6H从输送轨道51、52将贴装有裸芯片D的工件W取出。从倒装芯片贴装机10搬出工件W。之后，利用密封树脂对配置于工件W的粘接剂102之上的多个裸芯片(半导体芯片)进行统一密封，由此形成具备多个半导体芯片和覆盖多个半导体芯片的密封树脂的密封体，之后，从密封体剥离工件W，接着，在密封体的粘贴过工件W的面上形成再布线层而制造FOWLP。
＜变形例>
以下，例示几个代表性的变形例。在以下的变形例的说明中，对于具有与在上述的实施例中说明了的部分具有同样的结构和功能的部分，能使用与上述的实施例的附图标记同样的附图标记。并且，针对该部分的说明，在技术上没有矛盾的范围内，能适当引用上述的实施例中的说明。另外，上述的实施例的一部分和多个变形例的全部或一部分，在技术上没有矛盾的范围内能适当复合地适用。
(变形例1)
图7是表示变形例1的倒装芯片贴装机的布局的概略俯视图。在实施例1(图1)中，是工件W被沿X方向输送、裸芯片D被沿Y方向输送的装置配置，但在变形例1的倒装芯片贴装机10A中，是工件W和裸芯片D都被沿X方向输送的装置配置。
在裸芯片供给部1的Y轴负方向侧(附图的下侧)设置有晶片环供给部18，在X轴正方向侧(附图的右侧)设置有贴装位置BP。在裸芯片供给部1的上方设置有输送轨道51、52，工件W向X轴正方向(从附图的左向右)移动而被送到基板载台46。之后，基板载台46向Y轴正方向(从附图的下向上)移动而将工件W输送至贴装位置BP。晶片环14被从晶片环供给部18向Y轴正方向(从附图的下向上)输送，被送到裸芯片供给部1。位置DP是拾取头21从裸芯片供给部1拾取裸芯片D的位置。位置PP是贴装头41从拾取头21拾取裸芯片D的位置。位置BP是贴装头41将裸芯片D载置于工件W的位置，位置WP是下一个工件W待机的位置。此外，在图7中虽未图示，但在输送轨道51、52的X轴负方向侧(附图的左侧)配置有基板供给部6K，在X轴正方向侧(附图的右侧)配置有基板搬出部6H。
(变形例2)
图8是表示变形例2的倒装芯片贴装机的布局的概略俯视图。在实施例(图1)中，是工件W被沿X方向输送、裸芯片D被沿Y方向输送的装置配置，但在变形例2的倒装芯片贴装机10B中，是工件W被沿Y方向输送、裸芯片D被沿X方向输送的装置配置。
在裸芯片供给部1的Y轴负方向侧(附图的下侧)设置有晶片环供给部18，在X轴正方向侧(附图的右侧)设置有贴装位置BP。工件W从工件供排部61向Y轴正方向(从附图的下向上)移动而被送到基板载台46。之后，基板载台46将工件W向贴装位置BP输送。在贴装后，基板载台46将工件W向Y轴负方向(从附图的上向下)输送，工件W被送到工件供排部61。晶片环14被从晶片环供给部18向Y轴正方向(从附图的下向上)输送，被送到裸芯片供给部1。位置DP是拾取头21从裸芯片供给部1拾取裸芯片D的位置。位置PP是贴装头41从拾取头21拾取裸芯片D的位置。位置BP是贴装头41将裸芯片D载置于工件W的位置，位置WP是下一个工件W待机的位置。在变形例2中，代替基板供给部6K和基板搬出部6H，而将工件供排部61配置于晶片环供给部18的右侧相邻位置，因此，与实施例1和变形例1相比，能够缩小芯片贴装机的平面面积。
(变形例3)
图9是用于说明变形例3的倒装芯片贴装机的工件的构造和裸芯片放置的剖视图，是表示贴装位置处的工件、裸芯片、贴装台、摄像头、照明的配置的图。在实施例1中，工件W由玻璃基板构成，但变形例3的倒装芯片贴装机10C的工件W由带构成。
变形例3的工件W由作为载体的带103和设置于带103之上的粘接剂102构成，能够搭载多个裸芯片。贴装台BS由透明基板(玻璃基板)构成，在贴装台BS的玻璃基板的下表面侧形成有位置识别标记PM。裸芯片D以图案形成面朝下(面朝下)的方式吸附于筒夹部42。基板识别摄像头44配置于裸芯片D的正下方，透过贴装台BS、带103和粘接剂102而识别裸芯片D的位置。因而，带103和粘接剂102是透明的。多个斜光照明装置45分别从斜下方对位置识别标记PM和裸芯片D照射光。利用斜光照明装置45，不会发生贴装台BS的玻璃基板的正反射，能够观测位置识别标记PM和裸芯片D的表面。
(变形例4)
图10是用于说明变形例4的倒装芯片贴装机的工件的构造和裸芯片放置的剖视图，是表示贴装位置处的工件、裸芯片、贴装台、摄像头、照明的配置的图。变形例4的倒装芯片贴装机10D的工件W与实施例1同样地由玻璃基板104构成，但与变形例3同样地，还在工件W的玻璃基板104之下设置有由透明基板(玻璃基板)构成的贴装台BS，在贴装台BS的玻璃基板的下表面侧形成有位置识别标记PM。由此，无需在供裸芯片放置的玻璃基板形成位置识别标记PM，再生也变得容易。
【实施例2】
图11是实施例2的芯片贴装机的概略俯视图。图12是说明在从图11中的箭头A方向观察时拾取头和贴装头的动作的图。
作为半导体制造装置的芯片贴装机10E大致区分而具有裸芯片供给部1、拾取部2E、中间载台部3E、贴装部4E、输送部5、基板供给部6K、基板搬出部6H、以及对各部分的动作进行监视并进行控制的控制装置7。
拾取部2E具有：拾取头21，其拾取裸芯片D；拾取头的Y驱动部23，其使拾取头21沿Y方向移动；以及未图示的各驱动部，其使筒夹部22升降、旋转和沿X方向移动。拾取头21具有在顶端吸附保持被顶起的裸芯片D的筒夹部22(同时参照图12)，从裸芯片供给部1拾取裸芯片D，将其载置于中间载台31。拾取头21具有使筒夹部22升降、旋转和沿X方向移动的未图示的各驱动部。此外，实施例2的拾取部2与实施例1不同，不具有使拾取头21旋转180度而使裸芯片的表背翻转的功能。
中间载台部3E具有：中间载台31，其暂时载置裸芯片D；和载台识别摄像头32，其用于识别中间载台31上的裸芯片D。
贴装部4E从中间载台31拾取裸芯片D，将该裸芯片D贴装于输送来的工件W上。贴装部4E具有：贴装头41，其与拾取头21同样地具备在顶端吸附保持裸芯片D的筒夹部42(同时参照图12)；Y驱动部43，其使贴装头41沿Y方向移动；基板识别摄像头44，其拍摄工件W的位置识别标记PM(参照图5)，识别贴装位置；以及斜光照明装置45(参照图5)。此外，也可以具备进行工件W的检查的基板识别摄像头。工件W的结构也可以是实施例(图5)、变形例3(图9)以及变形例4(图10)中任一种的结构。利用这样的结构，贴装头41基于载台识别摄像头32的拍摄数据对拾取位置和姿势进行校正，从中间载台31拾取裸芯片D，基于基板识别摄像头44的拍摄数据将裸芯片D贴装于工件W。
接着，使用图13来对实施例2的芯片贴装机的裸芯片放置方法(半导体器件的制造方法)进行说明。图13是用于说明图11的芯片贴装机的裸芯片放置方法的流程图。
步骤S1：控制装置7利用拾取头21从供给部1拾取裸芯片D。
步骤S2D：控制装置7利用拾取头21将裸芯片D载置于中间载台31上。
步骤S3D：控制装置7将裸芯片D交付到贴装头41。即、贴装头41从中间载台31拾取裸芯片D。
步骤S4：控制装置7利用基板识别摄像头44对玻璃基板101的位置识别标记PM进行识别。
步骤S5：控制装置7利用基板识别摄像头44识别裸芯片D的边缘。从下部透过玻璃照射斜光照明，对裸芯片D的边缘进行识别直到即将放置之前为止。此时，期望的是同时·1视场的识别。
步骤S6：控制装置7对识别结果进行运算。识别位置识别标记PM并算出放置位置，识别裸芯片D并算出裸芯片位置。
步骤S7：控制装置7基于运算结果使贴装头41移动而对裸芯片D的位置进行校正。
步骤S8：控制装置7使裸芯片D载置(放置)于工件W上。
此外，步骤S1之前的动作与实施例1的动作相同。另外，贴装后的工件W的取出搬出动作与实施例1相同。FOWLP与实施例1同样地制造。
在实施例和变形例中，在工件是玻璃基板的情况下，在工件或确保了透明性的载台标记所决定的封装尺寸的记号(位置识别标记)，在工件是带的情况下，在确保了透明性的载台标记封装尺寸的记号。由此，能够进行透过工件的识别和安装，能够对裸芯片位置进行识别和校正直到即将进行放置之前为止。因而，能够将裸芯片精度良好地放置于最终要被剥离的玻璃、带上。若工件是玻璃，则能够精度良好地制作位置识别标记，也能够再利用。
另外，在面朝下(Face Down)的情况下，能够进一步透过玻璃识别裸芯片表面的图案来进行对位。由此，能够更高地确保所放置的基准的精度。通过使放置的精度良好，能够容易地进行FOWLP的再布线层。
以上，基于实施例和变形例对由本发明人完成的发明具体地进行了说明，但本发明并不限定于上述实施例和变形例，自不待言，能够进行各种变更。
例如，在实施例中在玻璃基板的下表面侧形成位置识别标记PM来进行位置识别，但也可以通过激光的照射等而暂时地形成位置识别标记PM，来进行裸芯片D的位置识别。由此，无需在供裸芯片放置的玻璃基板上形成位置识别标记PM，再生也变得容易，通过品种更换等，裸芯片尺寸、裸芯片放置位置的变更也能够通过激光照射位置的数据变更等进行，能够使作业简化。
另外，玻璃基板的下表面侧的位置识别标记PM也可以不形成于供裸芯片放置的基板、由带构成的工件的透明玻璃制的装置载台，而是使用位置识别基板，该位置识别基板是按每个品种分的透明玻璃制的形成有位置识别标记PM的基板。由此，在品种更换之际，通过更换该位置识别基板能够简便地进行更换，自动更换等也变得容易。
此外，位置识别基板也可以使用实施例的供裸芯片放置的玻璃基板。

Claims (18)

1.一种半导体制造装置，其特征在于，具备：
裸芯片供给部；
拾取头，其从所述裸芯片供给部拾取裸芯片，并使该裸芯片上下翻转；
贴装头，其从所述拾取头拾取所述裸芯片，使所述裸芯片的电路形成面朝下而将所述裸芯片载置于透明的基板的上表面；
基准标记，其用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置；
摄像头，其从所述基板的下方拍摄所述裸芯片和所述基准标记；以及
照明装置，其从斜下方对所述裸芯片和所述基准标记照射光，
在所述基板的下表面侧设置所述基准标记，
所述摄像头透过所述基板来拍摄所述裸芯片，并且所述摄像头拍摄所述基准标记。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述基板具备玻璃基板和设置于所述玻璃基板的上表面的粘接剂。
3.根据权利要求1所述的半导体制造装置，其特征在于，
该半导体制造装置还具备位于所述摄像头的上方的透明的载台，
所述基板具备带和设置于所述带的上表面的粘接剂，
所述基准标记设置于所述载台的下表面。
4.根据权利要求1所述的半导体制造装置，其特征在于，
该半导体制造装置还具备收纳晶片环的晶片环供给部、基板供给部、和基板搬出部，
所述晶片环被从所述晶片环供给部向第一方向输送而被送到所述裸芯片供给部，
所述基板被从所述基板供给部向所述第一方向输送而被送到贴装位置，
所述裸芯片被向与所述第一方向不同的第二方向输送而被送到贴装位置，
载置有所述裸芯片的所述基板被从所述贴装位置向所述第一方向输送而被送到所述基板搬出部。
5.根据权利要求1所述的半导体制造装置，其特征在于，
该半导体制造装置还具备收纳晶片环的晶片环供给部、基板供给部、和基板搬出部，
所述基板被从所述基板供给部向第一方向输送而被送到贴装位置，
所述裸芯片被向所述第一方向输送而被送到贴装位置，
载置有所述裸芯片的所述基板被从所述贴装位置向所述第一方向输送而被送到所述基板搬出部，
所述晶片环被从所述晶片环供给部向与所述第一方向不同的第二方向输送而被送到所述裸芯片供给部。
6.根据权利要求1所述的半导体制造装置，其特征在于，
该半导体制造装置还具备收纳晶片环的晶片环供给部、和基板供排部，
所述裸芯片被向第一方向输送而被送到贴装位置，
所述晶片环被从所述晶片环供给部向与所述第一方向不同的第二方向输送而被送到所述裸芯片供给部，
所述基板被从所述基板供排部向第二方向输送而被送到贴装位置，
载置有所述裸芯片的基板被从所述贴装位置向与所述第二方向相反的方向输送而被送到所述基板供排部。
7.一种半导体制造装置，其特征在于，具备：
裸芯片供给部；
拾取头，其从所述裸芯片供给部拾取裸芯片；
中间载台，其供所述拾取头所拾取的裸芯片载置；
贴装头，其拾取载置于所述中间载台的裸芯片，使所述裸芯片的电路形成面朝上而将所述裸芯片载置于透明的基板的上表面；
基准标记，其用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置；
摄像头，其从所述基板的下方拍摄所述裸芯片和所述基准标记；以及
照明装置，其从斜下方对所述裸芯片和所述基准标记照射光，
在所述基板的下表面侧设置所述基准标记，
所述摄像头透过所述基板来拍摄所述裸芯片，并且所述摄像头拍摄所述基准标记。
8.根据权利要求7所述的半导体制造装置，其特征在于，
所述基板具备玻璃基板和设置于所述玻璃基板的上表面的粘接剂。
9.根据权利要求7所述的半导体制造装置，其特征在于，
该半导体制造装置还具备位于所述摄像头的上方的透明的载台，
所述基板具备带和设置于所述带的上表面的粘接剂，
所述基准标记设置于所述载台的下表面。
10.根据权利要求7所述的半导体制造装置，其特征在于，
所述基板具备玻璃基板和设置于所述玻璃基板的上表面的粘接剂，
该半导体制造装置具备位于所述摄像头的上方的透明的载台，
所述基准标记设置于所述载台的下表面。
11.一种半导体器件的制造方法，其特征在于，具备以下工序：
(a)工序，准备半导体制造装置，该半导体制造装置具备对裸芯片和基准标记进行拍摄的摄像头、和从斜下方对所述裸芯片和所述基准标记照射光的照明装置；
(b)工序，准备晶片环，该晶片环用于保持具有裸芯片的切割带；
(c)工序，准备基板，该基板具备玻璃基板和设置于所述玻璃基板的上表面的粘接剂，在所述玻璃基板的下表面侧设置有所述基准标记；
(d)工序，从所述晶片环拾取所述裸芯片；以及
(e)工序，将所拾取的所述裸芯片载置于所述基板，
在所述(e)工序中，一边通过所述摄像头从所述基板的下方透过所述基板来拍摄所拾取的所述裸芯片并通过所述摄像头从所述基板的下方拍摄所述基准标记，一边将所拾取的所述裸芯片载置于所述基板的上表面。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有使所拾取的所述裸芯片上下翻转的工序，
在所述(e)工序中，拾取上下翻转后的所述裸芯片，使所述裸芯片的电路形成面朝下而将所述裸芯片载置于所述基板。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有将所拾取的所述裸芯片载置于中间载台的工序，
在所述(e)工序中，拾取载置于所述中间载台的所述裸芯片，使所述裸芯片的电路形成面朝上而将所述裸芯片载置于所述基板。
14.根据权利要求12或13所述的半导体器件的制造方法，其特征在于，
在所述(e)工序中，基于所述摄像头的识别结果对所拾取的所述裸芯片的位置进行校正之后，将所述裸芯片载置于所述基板。
15.一种半导体器件的制造方法，其特征在于，具备以下工序：
(a)工序，准备半导体制造装置，该半导体制造装置具备对裸芯片和设置于贴装台的下表面侧的基准标记进行拍摄的摄像头、和从斜下方对所述裸芯片和所述基准标记照射光的照明装置；
(b)工序，准备晶片环，该晶片环用于保持具有裸芯片的切割带；
(c)工序，准备基板，该基板具备带和设置于所述带的上表面的粘接剂；
(d)工序，从所述晶片环拾取所述裸芯片；以及
(e)工序，将所拾取的所述裸芯片载置于所述基板，
在所述(e)工序中，一边通过所述摄像头从所述贴装台的下方透过所述贴装台及所述基板来拍摄所拾取的所述裸芯片并通过所述摄像头从所述贴装台的下方拍摄所述基准标记，一边将所拾取的所述裸芯片载置于所述基板的上表面。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有使所拾取的所述裸芯片上下翻转的工序，
在所述(e)工序中，拾取上下翻转后的所述裸芯片。
17.根据权利要求15所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有将所拾取的所述裸芯片载置于中间载台的工序，
在所述(e)工序中，拾取载置于所述中间载台的所述裸芯片。
18.根据权利要求16或17所述的半导体器件的制造方法，其特征在于，
在所述(e)工序中，基于所述摄像头的识别结果对所拾取的所述裸芯片的位置进行校正之后，将所述裸芯片载置于所述基板。
CN201810110516.XA 2017-02-13 2018-02-05 半导体制造装置和半导体器件的制造方法 Active CN108428643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-023850 2017-02-13
JP2017023850A JP6849468B2 (ja) 2017-02-13 2017-02-13 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108428643A CN108428643A (zh) 2018-08-21
CN108428643B true CN108428643B (zh) 2022-03-29

Family

ID=63156447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810110516.XA Active CN108428643B (zh) 2017-02-13 2018-02-05 半导体制造装置和半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6849468B2 (zh)
KR (1) KR102062121B1 (zh)
CN (1) CN108428643B (zh)
TW (1) TWI677047B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7285162B2 (ja) 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN114388393A (zh) * 2020-10-22 2022-04-22 均华精密工业股份有限公司 生产设备及固晶装置
JP7565240B2 (ja) 2021-03-19 2024-10-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190575B2 (ja) * 1996-08-28 2001-07-23 シャープ株式会社 チップ配列装置
JP2003218137A (ja) * 2002-01-23 2003-07-31 Hitachi Ltd 半導体チップの実装方法および実装装置
JP2004039736A (ja) * 2002-07-01 2004-02-05 Shinko Electric Ind Co Ltd 半導体チップの搭載装置および搭載方法
WO2005008726A2 (en) * 2003-07-09 2005-01-27 Newport Corporation Flip chip device assembly machine
TW201011849A (en) * 2008-09-03 2010-03-16 King Yuan Electronics Co Ltd Bare die dual-face detector
TWI381200B (zh) * 2008-11-11 2013-01-01 Au Optronics Suzhou Corp 對位檢測方法和對位檢測裝置
WO2012042653A1 (ja) * 2010-09-30 2012-04-05 富士電機株式会社 半導体装置の製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8871605B2 (en) * 2012-04-18 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating and orienting semiconductor wafers
JP6093610B2 (ja) * 2013-03-15 2017-03-08 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2014210909A (ja) 2013-04-02 2014-11-13 日東電工株式会社 半導体装置の製造方法
JP6118620B2 (ja) * 2013-04-03 2017-04-19 ヤマハ発動機株式会社 部品実装装置
JP6211359B2 (ja) * 2013-09-18 2017-10-11 ファスフォードテクノロジ株式会社 フリップチップボンダ及びボンディング方法
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6124969B2 (ja) * 2015-09-24 2017-05-10 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Also Published As

Publication number Publication date
JP2018133353A (ja) 2018-08-23
TWI677047B (zh) 2019-11-11
KR102062121B1 (ko) 2020-01-03
JP6849468B2 (ja) 2021-03-24
TW201836048A (zh) 2018-10-01
CN108428643A (zh) 2018-08-21
KR20190042419A (ko) 2019-04-24

Similar Documents

Publication Publication Date Title
CN108428643B (zh) 半导体制造装置和半导体器件的制造方法
JP6086763B2 (ja) コレットクリーニング方法及びそれを用いたダイボンダ
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
KR20180131425A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2010135574A (ja) 移載装置
JP2007220754A (ja) 不良電子部品の回収装置
JP2006108193A (ja) ピックアップ装置及びピックアップ方法
JP2017183378A (ja) 電子部品の実装装置
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP2007019207A (ja) 部品実装装置および部品実装方法
KR102708943B1 (ko) 본딩 장치
JP2007287838A (ja) 部品移載装置、実装機および部品検査機用部品移載装置
JP2009259917A (ja) 電子部品の実装装置及び実装方法
JP2009158876A (ja) 実装方法および実装装置
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP6760777B2 (ja) 部品実装装置
JP7599089B2 (ja) 部品圧着装置および部品移送方法
JP7595264B2 (ja) 部品圧着装置および部品圧着方法
TWI870919B (zh) 半導體製造裝置及半導體裝置之製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
JP2006108280A (ja) 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
CN119317093A (zh) 部件供给装置以及部件供给方法
JP6596653B2 (ja) 部品実装装置および部品実装方法ならびに部品実装システム
JPH04352441A (ja) アウタリードボンディング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant