CN108389544A - 发射控制器及其控制方法、显示装置 - Google Patents

Abstract

本发明实施例提供了一种发射控制器及其控制方法、显示装置，涉及显示技术领域，避免了子像素的发光亮度偏离其标准值，从而提高了显示质量。发射控制器包括多个发射控制电路，发射控制电路包括：第一处理模块，接收第一电压信号，响应于开始信号和第一控制信号，提供第一信号至第一节点、提供第二信号至第二节点；第二处理模块，响应于第二控制信号和第二信号，提供第三信号至第三节点；第三处理模块，接收第二电压信号，提供第四信号至第一节点和第三节点；第四处理模块，响应于第三控制信号，对第一节点的信号进行下拉；选通模块，接收第一电压信号和第二电压信号，响应于第三信号和第四信号，提供发射控制信号至发射控制信号端。

Description

发射控制器及其控制方法、显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种发射控制器及其控制方法、显示装置。

【背景技术】

显示装置包括设于显示面板上的多个子像素以及用于驱动子像素发光的发射控制器。发射控制器包括多个级联的发射控制电路，每个发射控制电路的输出端与一行子像素相连，多个发射控制电路顺次输出发射控制信号，使接收到发射控制信号的子像素发光。但是，采用现有技术中的发射控制器以及发射控制电路在控制子像素发光的过程中，会对显示画面造成一些不良影响，影响显示性能。

【发明内容】

有鉴于此，本发明实施例提供了一种发射控制器及其控制方法、显示装置，避免了子像素的发光亮度偏离其标准值，从而提高了显示质量。

一方面，本发明实施例提供了一种发射控制器，所述发射控制器包括多个级联的发射控制电路，每个所述发射控制电路顺次输出发射控制信号；

每个所述发射控制电路包括：

电连接于第一电压信号端、开始信号端和第一控制信号端的第一处理模块；所述第一处理模块接收第一电压信号，响应于开始信号和第一控制信号，提供第一信号至第一节点、以及提供第二信号至第二节点；

电连接于第二控制信号端的第二处理模块；所述第二处理模块响应于第二控制信号和所述第二信号，提供第三信号至第三节点；

电连接于第二电压信号端的第三处理模块；所述第三处理模块接收第二电压信号，提供第四信号至所述第一节点和所述第三节点；其中，所述第二电压信号的电压值大于所述第一电压信号的电压值；

电连接于第三控制信号端的第四处理模块；所述第四处理模块响应于第三控制信号，对所述第一节点的信号进行下拉；

电连接于所述第一电压信号端、所述第二电压信号端和发射控制信号端的选通模块；所述选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供发射控制信号至所述发射控制信号端；

对于多个级联的所述发射控制电路，第3n+1个所述发射控制电路的第一控制信号端和第3n+3个所述发射控制电路的第二控制信号端分别与第一时钟信号线电连接；

第3n+1个所述发射控制电路的第二控制信号端和第3n+2个所述发射控制电路的第一控制信号端分别与第二时钟信号线电连接；

第3n+2个所述发射控制电路的第二控制信号端和第3n+3个所述发射控制电路的第一控制信号端分别与第三时钟信号线电连接；n为大于或等于0的正整数。

另一方面，本发明实施例提供了一种发射控制器的控制方法，所述发射控制器的控制方法应用于上述发射控制器，所述发射控制器的控制方法包括：在多个级联的所述发射控制电路中，每个所述发射控制电路顺次输出发射控制信号；

第一时钟信号线、第二时钟信号线和第三时钟信号线顺次提供低电平信号，其中，每个所述发射控制电路输出发射控制信号的过程包括：

第一时段，开始信号端提供高电平信号；第一处理模块接收第一电压信号，第一控制信号端接收与其相连的时钟信号线所提供的低电平信号，响应于所述第一控制信号端接收的低电平信号和所述开始信号端提供的高电平信号，提供第一信号至第一节点、以及提供第二信号至第二节点，发射控制信号端输出低电平信号；

第二时段，第二控制信号端接收与其相连的时钟信号线所提供的低电平信号，第二处理模块响应于所述第二控制信号端所接收的低电平信号，提供第三信号至第三节点，第三处理模块接收所述第二电压信号，提供第四信号至所述第一节点；选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供高电平信号至所述发射控制信号端；

其中，所述第二电压信号的电压值大于所述第一电压信号的电压值；

第三时段，第四处理模块响应于第三控制信号端所接收的低电平信号，对所述第一节点的信号进行下拉；选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供高电平信号至所述发射控制信号端。

再一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述发射控制器。

上述技术方案中的一个技术方案具有如下有益效果：

与现有技术相比，在本发明实施例所提供的技术方案中，每个发射控制电路包括第一控制信号端、第二控制信号端和第三控制信号端三个控制信号端。基于每个发射控制电路中的各个模块与三个控制信号端的连接关系，以及发射控制器中的每个发射控制电路的三个控制信号端与第一时钟信号线、第二时钟信号线和第三时钟信号线之间的连接关系，采用该发射控制器，可令相邻两个发射控制信号端输出的高电平信号存在交叠。因此，采用本发明实施例所提供的技术方案，即使出现信号延迟问题，仍可避免相邻两个发射控制电路输出的高电平信号之间存在时间间隔，进而避免了子像素在未完全写入的数据信号的作用下发光，导致其发光亮度偏离标准值，从而提高了显示质量。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是现有技术中显示装置的结构示意图；

图2是现有技术中发射控制电路的结构示意图；

图3是图2对应的信号时序图；

图4是本发明实施例所提供的发射控制器的结构示意图；

图5是本发明实施例所提供的发射控制电路的结构示意图；

图6是图5对应的信号时序图；

图7是本发明实施例所提供的发射控制电路的另一种结构示意图；

图8是本发明实施例所提供的发射控制电路的再一种结构示意图；

图9是图7对应的信号时序图；

图10是本发明实施例所提供的显示装置的结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述处理模块，但这些处理模块不应限于这些术语。这些术语仅用来将处理模块彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一处理模块也可以被称为第二处理模块，类似地，第二处理模块也可以被称为第一处理模块。

为实现对本发明实施例所提供的技术方案的更好的理解，本发明实施例首先对显示装置的结构进行具体说明：

如图1所示，图1为现有技术中显示装置的结构示意图，显示装置包括显示面板1'，显示面板1'上设有呈m行n列排布的多个子像素2'，此外，显示装置还包括时序控制器3'、扫描控制器4'、发射控制器5'和数据控制器6'。其中，扫描控制器4'具有m个输出端，每个输出端通过一条扫描线Scan'与一行子像素2'相连，发射控制器5'具有m个输出端，每个输出端通过一条发射控制线Emit'与一行子像素2'相连，数据控制器6'具有n个输出端，每个输出端通过一条数据线Data'与一列子像素2'相连；时序控制器3'与扫描控制器4'、发射控制器5'和数据控制器6'相连，用于向扫描控制器4'、发射控制器5'和数据控制器6'提供与其各自对应的驱动信号。

具体的，时序控制器3'响应于所接收的控制信号而产生笫一驱动信号、第二驱动信号和笫三驱动信号；扫描控制器4'响应于第一控制信号而产生扫描信号，扫描信号通过m条扫描线Scan'被顺序地施加到第1行子像素2'～第m行子像素2'；数据控制器6'响应于第二控制信号而产生与数据信号，数据信号通过n条数据线Data'被被施加到第1列子像素2'～第n列子像素2'；发射控制器5'响应于第三控制信号而产生发射控制信号，发射控制信号通过m条发射控制线被施加到第1行子像素2'～第m行子像素2'。当第i行子像素2'接收到发射控制信号时，该行子像素2'在预先被施加的数据信号的作用下发光，i＝1～m。

其中，上述发射控制器5'具体可包括m个级联的发射控制电路，每个发射控制电路的输出端与一条发射控制线Emit'相连。在现有技术中，以图2所示的发射控制电路为例，图2为现有技术中发射控制电路的结构示意图，该发射控制电路包括第一薄膜晶体管M1'～第十薄膜晶体管M10'、第一电容C1'～第三电容C3'、第一信号端VGH'、第二信号端VGL'、开始信号端IN'、第一控制信号端CK'、第二控制信号端CKB'和发射控制信号端OUT'。并且，在相邻两个级联的发射控制电路中，前一个发射控制电路的发射控制信号端OUT'与下一个发射控制电路的开始信号端IN'相连(图中未示出)。

基于该发射控制电路中各个结构的连接关系，在第一控制信号端CK'和第二控制信号端CKB'所提供的控制信号的作用下，如图3所示，图3为图2对应的信号时序图，对于其中的一个发射控制电路来说，在第一时段t1”，开始信号端IN'提供高电平信号，第一控制信号端CK'提供低电平信号，第二控制信号端CKB'提供高电平信号，在第一控制信号端CK'和第二控制信号端CKB'所提供的信号的作用下，发射控制信号端OUT'保持输出低电平。在第二时段t2”，开始信号端IN'提供低电平信号，第一控制信号端CK'提供高电平信号，第二控制信号端CKB'提供低电平信号，在第一控制信号端CK'和第二控制信号端CKB'所提供的信号的作用下，发射控制信号端OUT'输出高电平信号。

由上可见，发射控制电路在开始信号端IN'提供高电平信号的下一个时段，发射控制信号端OUT'才能够输出高电平信号，由于该发射控制电路的开始信号端IN'提供的高电平信号为上一个发射控制电路输出的高电平信号，因此，相邻两个发射控制电路所输出的高电平信号之间是不存在不交叠的。在该种驱动方式下，对于第i个发射控制电路和第i+1个发射控制电路来说，若由于信号延迟等因素导致两个发射控制电路输出的高电平信号之间存在较长的时间间隔时，在该时间间隔内，第i+1行子像素会在第i+1个发射控制电路输出的低电平的发射控制信号的作用下发光。由于在第i+1行子像素的数据信号在该时间间隔内并没有充分写入，因此，第i+1行子像素的发光亮度就会偏离其标准值，进而对显示画面的质量造成影响。

为此，本发明实施例提供了一种发射控制器，如图4所示，图4为本发明实施例所提供的发射控制器的结构示意图，该发射控制器包括多个级联的发射控制电路1，每个发射控制电路1顺次输出发射控制信号。

结合图5，图5为本发明实施例所提供的发射控制电路的结构示意图，每个发射控制电路1包括第一处理模块2、第二处理模块3、第三处理模块4第四处理模块5和选通模块6。

其中，第一处理模块2电连接于第一电压信号端VGL、开始信号端IN和第一控制信号端CK1，第一处理模块2接收第一电压信号，响应于开始信号和第一控制信号，提供第一信号至第一节点N1、以及提供第二信号至第二节点N2。第二处理模块3电连接于第二控制信号端CK2，第二处理模块3响应于第二控制信号和第二信号，提供第三信号至第三节点N3。第三处理模块4电连接于第二电压信号端VGH，第三处理模块4接收第二电压信号，提供第四信号至第一节点N1和第三节点N3；其中，第二电压信号的电压值大于第一电压信号的电压值。第四处理模块5电连接于第三控制信号端CK3，第四处理模块5响应于第三控制信号，对第一节点N1的信号进行下拉。选通模块6电连接于第一电压信号端VGL、第二电压信号端VGH和发射控制信号端OUT，选通模块6接收第一电压信号和第二电压信号，响应于第三信号和第四信号，提供发射控制信号至发射控制信号端OUT。

并且，请再次参见图4，在一个发射控制器中，对于多个级联的发射控制电路1，第3n+1个发射控制电路1的第一控制信号端CK1和第3n+3个发射控制电路1的第二控制信号端CK2分别与第一时钟信号线C1电连接；第3n+1个发射控制电路1的第二控制信号端CK2和第3n+2个发射控制电路1的第一控制信号端CK1分别与第二时钟信号线C2电连接；第3n+2个发射控制电路1的第二控制信号端CK2和第3n+3个发射控制电路1的第一控制信号端CK1分别与第三时钟信号线C3电连接；n为大于或等于0的正整数。

下面以多个级联的发射控制电路1中的第1个发射控制电路1和第2个发射控制电路1为例，当第1个发射控制电路1的发射控制信号端OUT与第2个发射控制电路1的开始信号端IN相连时，结合图6，图6为图5对应的信号时序图，对发射控制电路1的驱动方法进行具体说明：

每个发射控制电路1的工作过程可包括三个时段，在第1个发射控制电路1工作的第一时段t1，第一时钟信号线C1提供低电平信号，第二时钟信号线C2提供高电平信号，第三时钟信号线C3提供高电平信号，开始信号端IN提供高电平信号(图6中将第1个发射控制电路1的开始信号端IN提供的信号用STV1表示)；第一处理模块2接收第一电压信号，响应于第一控制信号端CK1所接收的第一时钟信号线C1提供的低电平信号(图6中将第1个发射控制电路1的第一控制信号端CK1所接收的信号用CK11表示)和开始信号端IN提供的高电平信号，提供高电平的第一信号至第一节点N1(图6中将第1个发射控制电路1的第一节点N1接收的信号用N11表示)、以及提供低电平的第二信号至第二节点N2(图6中将第1个发射控制电路1的第二节点N2接收的信号用N21表示)，发射控制信号端OUT保持输出由第一电压信号端VGL提供的低电平信号(图6中将第1个发射控制电路1的发射控制信号端OUT输出的信号用OUT1表示)。

在第1个发射控制电路1工作的第二时段t2，第一时钟信号线C1提供高电平信号，第二时钟信号线C2提供低电平信号，第三时钟信号线C3提供高电平信号；第二处理模块3响应于第二控制信号端CK2所接收的第二时钟信号线C2提供的低电平信号(图6中将第1个发射控制电路1的第二控制信号端CK2所接收的信号用CK21表示)，提供低电平的第三信号至第三节点N3(图6中将第1个发射控制电路1的第三节点N3接收的信号用N31表示)，第三处理模块4接收第二电压信号，提供高电平的第四信号至第一节点N1，其中，第二电压信号的电压值大于第一电压信号的电压值；选通模块6接收第一电压信号和第二电压信号，响应于低电平的第三信号和高电平的第四信号，使发射控制信号端OUT输出由第二电压信号端VGH提供的高电平信号。

在该时段，第2个发射控制电路1的开始信号端IN接收第1个发射控制电路1的发射控制信号端OUT所输出的高电平信号，与第1个发射控制电路1在第一时段t1的工作过程类似，第2个发射控制电路1的第一控制信号端CK1接收第二时钟信号线C2提供的低电平信号，第2个发射控制电路1在第一控制信号端CK1所接收的低电平信号和开始信号端IN接收的高电平信号的作用下，使发射控制信号端OUT保持输出由第一电压信号端VGL提供的低电平信号(图6中将第2个发射控制电路1的发射控制信号端OUT输出的信号OUT2表示)。也就是说，第1个发射控制电路1工作的第二时段t2相当于第2个发射控制电路1工作的第一时段t1。

在第1个发射控制电路1工作的第三时段t3，第一时钟信号线C1提供高电平信号，第二时钟信号线C2提供高电平信号，第三时钟信号线C3提供低电平信号，第三控制信号端CK3接收低电平信号(图6中将第1个发射控制电路1的第三控制信号端CK3所接收的信号用CK31表示)；第四处理模块5响应于第三控制信号端CK3所接收的低电平信号，对第一节点N1的高电平的第四信号进行下拉，但下拉后的信号仍为高电平；第三节点N3保持低电平的第三信号，选通模块6接收第一电压信号和第二电压信号，响应于第三节点N3的第三信号和第一节点N1的被拉低后的高电平信号，使发射控制信号端OUT持续输出由第二电压信号端VGH提供的高电平信号。

在该时段，第2个发射控制电路1的开始信号端IN接收第1个发射控制电路1的发射控制信号端OUT输出的高电平信号，与第1个发射控制电路1在第二时段t2的工作过程类似，第2个发射控制电路1的第二控制信号端CK2接收第三时钟信号线C3提供的低电平信号，第2个发射控制电路1在第二控制信号端CK2接收的低电平信号和开始信号端IN接收的高电平信号的作用下，使发射控制信号端OUT输出由第二电压信号端VGH提供的高电平信号。也就是说，第1个发射控制电路1工作的第三时段t3相当于第2个发射控制电路1工作的第二时段t2。

可见，在第1个发射控制电路1工作的第三时段t3，第1个发射控制电路1输出的高电平信号，第2个发射控制电路1也输出高电平信号，此时两个信号存在交叠。同理，第2个发射控制电路1工作的第三时段t3，第2个发射控制电路1输出的高电平信号，第3个发射控制电路1也输出高电平信号，以此类推，在第i-1个发射控制电路1工作过程的第三时段，第i-1个发射控制电路1和第i个发射控制电路1均输出高电平信号。

由上可见，与现有技术中通过两个控制信号端对发射控制电路进行驱动的方式相比，在本发明实施例所提供的发射控制器中，每个发射控制电路1包括第一控制信号端CK1、第二控制信号端CK2和第三控制信号端CK3三个控制信号端。基于每个发射控制电路1中的各个模块与三个控制信号端的连接关系，以及发射控制器中的每个发射控制电路1的三个控制信号端与第一时钟信号线C1、第二时钟信号线C2和第三时钟信号线C3之间的连接关系，采用该发射控制器，可令发射控制信号端OUT输出的高电平信号与开始信号端IN接收的高电平信号存在交叠。因此，采用本发明实施例所提供的发射控制器，即使出现信号延迟问题，仍可避免相邻两个发射控制电路1输出的高电平信号之间存在时间间隔，进而避免了子像素在未完全写入的数据信号的作用下发光，导致其发光亮度偏离标准值，从而提高了显示质量。

请再次参见图4，在多个级联的发射控制电路1中，第3n+2个发射控制电路1的第三控制信号端CK3与第一时钟信号线C1电连接；第3n+3个发射控制电路1的第三控制信号端CK3与第二时钟信号线C2电连接；第3n+1个发射控制电路1的第三控制信号端CK3与第三时钟信号线C3电连接。

由于第一时钟信号线C1、第二时钟信号线C2和第三时钟信号线C3顺次提供低电平信号，基于每个发射控制电路1的第三控制信号端CK3与第一时钟信号线C1、第二时钟信号线C2和第三时钟信号线C3之间的连接关系，在每个发射控制电路1工作的第三时段，该发射控制电路1的第三控制信号端CK3都会接受到与其对应的时钟信号线提供的低电平信号，进而保证该发射控制电路1的第四处理模块5能够在低电平信号的作用下对第一节点N1的信号进行下拉。

可选的，请再次参见图4，对于多个级联的发射控制电路1，第1个发射控制电路1的开始信号端IN与帧开始信号线STV电连接，在任意相邻两个发射控制电路1中，前一个发射控制器的发射控制信号端OUT与下一个发射控制器的开始信号端IN电连接。

结合上述对发射控制电路1的驱动方法的表述，当前一个发射控制电路1的发射控制信号端OUT所输出的高电平信号作为下一个发射控制电路1的开始信号端IN所接收的高电平的开始信号时，发射控制电路1输出的高电平信号和接收的高电平信号之间可存在交叠，也就是相邻两个控制电路1输出的高电平信号会存在交叠。

此外，需要说明的是，对于第1个发射控制电路1来说，若其开始信号端IN仅在第一时段t1提供高电平信号，通过上述对发射控制电路1的驱动方法的表述可知，后续所有的相邻两个控制电路1输出的高电平信号都会存在交叠。但此时，第1个发射控制电路1的开始信号端IN提供高电平信号和发射控制信号端OUT输出的高电平信号不存在交叠。

但是，由于第1个发射控制电路1的第一控制信号端CK1在第二时段t2接收高电平信号，第一处理模块2在高电平信号的作用下，不会将开始信号端IN接收到的信号传输至第一节点N1，因此，若令第1个发射控制电路1的开始信号端IN在第二时段t2也接收高电平信号，该高电平信号也不会对电路的正常工作造成影响，仍能保证后续所有的相邻两个控制电路1输出的高电平信号都会存在交叠。在该种情况下，第1个发射控制电路1的开始信号端IN提供高电平信号和发射控制信号端OUT输出的高电平信号存在交叠。

并且，由于第1个发射控制电路1的开始信号端IN与帧开始信号线STV相连，因此，该开始信号端IN所接收的信号只受帧开始信号线STV输出的信号的控制，延长开始信号端IN接收高电平信号的时间，只需要令帧开始信号线STV持续传输高电平信号即可。

可选的，如图7所示，图7为本发明实施例所提供的发射控制电路的另一种结构示意图，第一处理模块2具体可包括第一薄膜晶体管M1、第二薄膜晶体管M2和第三薄膜晶体管M3，第一薄膜晶体管M1～第三薄膜晶体管M3可均为P型薄膜晶体管。

其中，第一薄膜晶体管M1的控制极与第一控制信号端CK1电连接，其第一极与第一节点N1电连接，其第二极与开始信号端IN电连接，第一薄膜晶体管M1根据被施加的第一控制信号，控制开始信号端IN和第一节点N1的电连接。

第二薄膜晶体管M2的控制极与第一控制信号端CK1电连接，其第一极与第二节点N2电连接，其第二极与第一电压信号端VGL电连接，第二薄膜晶体管M2根据被施加的第一控制信号，控制第一电压信号端VGL和第二节点N2的电连接。

第三薄膜晶体管M3的控制极与第一薄膜晶体管M1的第一极电连接，其第一极与第二节点N2电连接，其第二极与第一控制信号端CK1电连接，第三薄膜晶体管M3根据施加到第一节点N1的信号，控制第一控制信号端CK1和第二节点N2的电连接。

进一步的，如图8所示，图8为本发明实施例所提供的发射控制电路的再一种结构示意图，第一薄膜晶体管M1的第一极(第五节点N5)与第一节点N1之间还可通过一第四薄膜晶体管M4电连接，第四薄膜晶体管M4保持导通状态。示例性的，第四薄膜晶体管M4的控制极与第一电压信号端VGL电连接，其第一极与第一薄膜晶体管M1的第一极电连接，其第二极与第一节点N1电连接。由于第四薄膜晶体管M4的导通状态受第一电压信号的控制，而第一电压信号端VGL提供的第一电压信号为固定低电平信号，因此，第四薄膜晶体管M4可保持导通状态。

在发射控制电路1的实际应用过程中，第一节点N1的信号电位会受到与其相连的其他结构，如第四处理模块5的影响，导致第一节点N1的信号不光滑，出现毛刺。若第一节点N1和第五节点N5之间仅通过一条走线直接相连，第五节点N5的信号会受到第一节点N1的信号的影响，也出现不稳定的情况，进而对第三薄膜晶体管M3和第八薄膜晶体管M8的工作状态造成影响。若在第一节点N1和第五节点N5之间设置一个保持导通状态的第四薄膜晶体管M4，该导通的第四薄膜晶体管M4可等效为一个具有一定阻值的电阻，能够起到限流分压的作用，从而在一定程度上降低第一节点N1对第五节点N5的信号的影响，保证第三薄膜晶体管M3和第八薄膜晶体管M8在第五节点N5的信号的作用下保持正确的导通状态或关断状态，提高电路的工作稳定性。

另一方面，当开始信号端IN提供高电平信号时，第一节点N1的电位会被自举电容拉低，从而导致第一薄膜晶体管M1的跨压过大，影响其正常工作。当在第一节点N1和第一薄膜晶体管M1的第一极之间设置导通的第四薄膜晶体管M4，第四薄膜晶体管M4可以起到分压的作用，从而降低第一薄膜晶体管M1的跨压，对第一薄膜晶体管M1进行保护，提高第一薄膜晶体管M1工作的稳定性。

可选的，请再次参见图7，第二处理模块3包括第一电容Cs1、第五薄膜晶体管M5和第六薄膜晶体管M6，第五薄膜晶体管M5和第六薄膜晶体管M6可均为P型薄膜晶体管。

其中，第一电容Cs1的第一极与第二节点N2电连接，其第二极(第四节点N4)与第五薄膜晶体管M5的第一极电连接。第一电容Cs1作为自举电容，能够在第四节点N4的信号为低电平信号时保证其电位更低，从而在第六薄膜晶体管M6导通时将电位更低的低电平信号传输至第三节点N3，以加强第三节点N3的低电平信号对选通模块6的驱动能力，保证选通模块6在低电平信号的作用下将第二电压信号传输至发射控制信号端OUT中。

第五薄膜晶体管M5的控制极与第二节点N2电连接，其第二极与第二控制信号端CK2电连接，第五薄膜晶体管M5根据施加到第二节点N2的信号，控制第四节点N4与第二控制信号端CK2的电连接。

第六薄膜晶体管M6的控制极与第二控制信号端CK2电连接，其第一极与第一电容Cs1的第二极电连接，其第二极与第三节点N3电连接，第六薄膜晶体管M6根据被施加的第二控制信号，控制第一电容Cs1的第二极，也就是第四节点N4与第三节点N3的电连接。

请再次参见图8，第一电容Cs1的第一极(第六节点N6)通过第七薄膜晶体管M7与第二节点N2电连接，第七薄膜晶体管M7保持导通状态。示例性的，第七薄膜晶体管M7的控制极与第一电压信号端VGL电连接，其第一极与第二节点N2电连接，其第二极与第六节点N6电连接。由于第七薄膜晶体管M7的导通状态受第一电压信号的控制，而第一电压信号为固定低电平信号，因此，第七薄膜晶体管M7可保持导通状态。当在第六节点N6和第二节点N2之间设置一个保持导通状态的第七薄膜晶体管M7时，该第七薄膜晶体管M7可等效为一个电阻，起到限流分压的作用，在一定程度上降低第六节点N6和第二节点N2之间的信号的相互影响，提高电路的工作稳定性。

可选的，请再次参见图7，第三处理模块4包括第八薄膜晶体管M8和第九薄膜晶体管M9，第八薄膜晶体管M8和第九薄膜晶体管M9可均为P型薄膜晶体管。

第八薄膜晶体管M8的控制极与第一节点N1电连接，其第一极与第二电压信号端VGH电连接，其第二极与第三节点N3电连接，第八薄膜晶体管M8根据施加到第一节点N1的信号，控制第二电压信号端VGH和第三节点N3的电连接。

第九薄膜晶体管M9的控制极与第三节点N3电连接，其第一极与第二电压信号端VGH电连接，其第二极与第一节点N1电连接，第九薄膜晶体管M9根据施加到第三节点N3的信号，控制第二电压信号端VGH和第一节点N1的电连接。

当第三节点N3被施加低电平信号时，选通模块6在低电平信号的作用下，将高电平的第二电压信号传输至发射控制信号端OUT，使发射控制信号端OUT输出高电平信号。由于第九薄膜晶体管M9的控制极与第三节点N3电连接，因此，在该时段，第九薄膜晶体管M9在被施加到第三节点N3的低电平信号的作用下导通，将第二电压信号端VGH提供的高电平的第二电压信号传输至第一节点N1，使第一节点N1的信号稳定在高电平，从而避免选通模块6将第一电压信号端VGL提供的低电平的第一电压信号传输至发射控制信号端OUT中，对发射控制信号端OUT输出的高电平信号造成影响。

并且，第九薄膜晶体管M9仅在第三节点N3的信号为低电平时导通，即，第九薄膜晶体管M9仅在发射控制信号端OUT输出高电平时才会将第二电压信号传输至第一节点N1。当发射控制信号端OUT输出低电平时，第三节点N3的信号为高电平，在该时段第九薄膜晶体管M9处于关断状态，因此不会对第一节点N1的信号的电位造成影响。

可选的，请再次参见图7，第四处理模块5包括第二电容Cs2，第二电容Cs2的第一极与第一节点N1电连接，第二极与第三控制信号端CK3电连接。当第三控制信号端CK3接收的信号由高电平转换为低电平时，第二电容Cs2可以对第一节点N1的信号的电位进行下拉。当第一节点N1被施加的信号为低电平时，通过进一步对低电平信号进行下拉，可以加强低电平信号对选通模块6的驱动能力，保证选通模块6将第一电压信号传输至发光控制信号端。当第一节点N1被施加的信号为高电平时，对高电平信号下拉后，第一节点N1的信号仍为高电平信号。

可选的，请再次参见图7，选通模块6包括第十薄膜晶体管M10和第十一薄膜晶体管M11，第十薄膜晶体管M10和第十一薄膜晶体管M11可均为P型薄膜晶体管。

其中，第十薄膜晶体管M10的控制极与第三节点N3电连接，其第一极与第二控制信号端CK2电连接，其第二极与发射控制信号端OUT电连接，第十薄膜晶体管M10根据施加到第三节点N3的信号，控制第二控制信号端CK2与发射控制信号端OUT的电连接。

第十一薄膜晶体管M11，其控制极与第一节点N1电连接，其第一极与发射控制信号端OUT电连接，其第二极与第一电压信号端VGL电连接，第十一薄膜晶体管M11根据施加到第一节点N1的信号，控制第一电压信号端VGL与发射控制信号端OUT的电连接。

下面以第一薄膜晶体管M1～第十一薄膜晶体管M11为P型晶体管为例，结合图9，图9为图7对应的信号时序图，对图7所示的发射控制电路1的工作过程进行详细说明：

在第1个时间段t1'，开始信号端IN提供低电平信号，第一控制信号端CK1接收低电平信号，第二控制信号端CK2接收高电平信号，第三控制信号端CK3接收高电平信号；开始信号端IN提供的低电平信号经由导通的第一薄膜晶体管M1传输至第一节点N1，第十一薄膜晶体管M11在第一节点N1被施加的低电平信号的作用下导通；第一控制信号端CK1接收的低电平信号经由导通的第三薄膜晶体管M3传输至第二节点N2，高电平的第二电压信号经由导通的第八薄膜晶体管M8传输至第三节点N3，第十薄膜晶体管M10在第三节点N3被施加的高电平信号的作用下关断；在该时间段，第一电压信号经由导通的第十一薄膜晶体管M11传输至发射控制信号端OUT，即，发射控制信号端OUT输出低电平信号。

在第2个时间段t2'，开始信号端IN提供低电平信号，第一控制信号端CK1接收高电平信号，第二控制信号端CK2接收低电平信号，第三控制信号端CK3接收高电平信号；第一节点N1保持低电平信号，第十一薄膜晶体管M11保持导通状态；第一控制信号端CK1接收的高电平信号经由导通的第三薄膜晶体管M3传输至第二节点N2，高电平的第二电压信号经由导通的第八薄膜晶体管M8传输至第三节点N3，第十薄膜晶体管M10保持关断状态；在该时间段，发射控制信号端OUT持续输出低电平信号。

在第3个时间段t3'，开始信号端IN提供低电平信号，第一控制信号端CK1接收高电平信号，第二控制信号端CK2接收高电平信号，第三控制信号端CK3接收低电平信号；第一节点N1保持低电平信号，第二电容Cs2在第三控制信号端CK3接收的低电平信号的作用下，对第一节点N1的电压进行拉低，使第十一薄膜晶体管M11的拉低后的低电平信号的作用下导通更完全；第一控制信号端CK1接收的高电平信号经由导通的第三薄膜晶体管M3传输至第二节点N2，高电平的第二电压信号经由导通的第八薄膜晶体管M8传输至第三节点N3，第十薄膜晶体管M10保持关断状态；在该时间段，发射控制信号端OUT持续输出低电平信号。

在第4个时间段t4'(相当于图6中的第一时段t1)，开始信号端IN提供高电平信号，第一控制信号端CK1接收低电平信号，第二控制信号端CK2接收高电平信号，第三控制信号端CK3接收高电平信号；开始信号端IN提供的高电平信号经由导通的第一薄膜晶体管M1传输至第一节点N1，第十一薄膜晶体管M11关断；第一电压信号端VGL通过的低电平信号经由导通的第二薄膜晶体管M2传输至第二节点N2，第三节点N3保持高电平信号，第十薄膜晶体管M10保持关断状态；在该时间段，发射控制信号端OUT保持输出低电平信号。

在第5个时间段t5'(相当于图6中的第二时段t2)，开始信号端IN提供高电平信号(对于多个级联的发射控制电路1中的第1个发射控制电路1，其开始信号端IN在该时间段可以提供高电平信号，也可以提供低电平信号)，第一控制信号端CK1接收高电平信号，第二控制信号端CK2接收低电平信号，第三控制信号端CK3接收高电平信号；第一节点N1保持高电平信号，第十一薄膜晶体管M11保持关断状态；第二节点N2保持低电平信号，第二控制信号端CK2接收的低电平信号经由导通的第五薄膜晶体管M5和第六薄膜晶体管M6传输至第三节点N3，第十薄膜晶体管M10导通；在该时间段，第二电压信号经由导通的第十薄膜晶体管M10传输至发射控制信号端OUT，即，发射控制信号端OUT输出高电平信号。

并且，在该时间段，第九薄膜晶体管M9在第三节点N3所施加的低电平信号的作用下导通，第二电压信号经由导通的第九薄膜晶体管M9传输至第一节点N1，使第一节点N1稳定的被施加高电平信号，进而保证第十一薄膜晶体管M11在该时间段关断，避免第一电压信号传输至发射控制信号端OUT，对发射控制信号端OUT所输出的高电平信号造成影响。

在第6个时间段t6'(相当于图6中的第三时段t3)，开始信号端IN提供低电平信号，第一控制信号端CK1接收高电平信号，第二控制信号端CK2接收高电平信号，第三控制信号端CK3接收低电平信号；第一节点N1保持高电平信号，第二节点N2保持低电平信号，第三节点N3保持低电平信号，第十薄膜晶体管M10保持关断状态；在该时间段，发射控制信号端OUT持续输出高电平信号。

进一步的，请再次参见图7，发射控制电路1还可包括第五处理模块7，第五处理模块7电连接于第一电压信号端VGL、第一控制信号端CK1和发射信号控制端，第五处理模块7接收第一电压信号，响应于第一控制信号，保持第一电压信号输出至发射信号控制端。

具体的，在第1个时间段t1'和第4个时间段t4'，第一控制信号端CK1接收低电平信号，并且，在该这两个时间段，第十一薄膜晶体管M11处于导通状态，发射控制信号端OUT输出由第一电压信号端VGL提供的低电平信号。当发射控制电路1包括第五处理模块7时，第五处理模块7在第一控制信号端CK1接收的低电平信号的作用下，也可将第一电压信号传输至发射信号控制端，从而对发射信号控制端输出的信号进行下拉，进一步保证发射信号控制端在这两个时间段输出低电平信号。

请再次参见图7，第五处理模块7包括第十二薄膜晶体管M12，第十二薄膜晶体管M12可为P型薄膜晶体管，第十二薄膜晶体管M12的控制极与第一控制信号端CK1电连接，其第一极与发射控制信号端OUT电连接，其第二极与第一电压信号端VGL电连接，第十二薄膜晶体管M12的根据施加到第一控制信号端CK1的信号，控制第一电压信号端VGL与发射控制信号端OUT之间的电连接。

进一步的，请再次参见图7，发射控制电路1还可包括存储电容Cs3，存储电容Cs3的第一极与第二电压信号端VGH电连接，其第二极与第三节点N3电连接。存储电容Cs3用于对信号进行存储，可以在第三节点N3保持某一信号时对该信号的电位进行稳定。

具体的，第一时钟信号线C1、第二时钟信号线C2和第三时钟信号线C3顺次输出低电平信号；在第一时钟信号线C1、第二时钟信号线C2和第三时钟信号线C3中，一条时钟信号线输出低电平信号时，其他两条时钟信号线输出高电平信号。基于每个发射控制电路1的三个控制信号端与三个时钟信号线的连接关系，三个时钟信号线采用该种信号输出方式，可以保证在某一个时间段内，每个发射控制电路1只有一个控制信号端接收到低电平信号，进而保证发射控制电路1的正常工作。

本发明实施例还提供了一种发射控制器的控制方法，发射控制器的控制方法应用于上述发射控制器。

该发射控制器的控制方法包括：在多个级联的发射控制电路中，每个发射控制电路顺次输出发射控制信号。

第一时钟信号线、第二时钟信号线和第三时钟信号线顺次提供低电平信号，其中，每个发射控制电路输出发射控制信号的过程包括：

第一时段，开始信号端提供高电平信号；第一处理模块接收第一电压信号，第一控制信号端接收与其相连的时钟信号线所提供的低电平信号，响应于第一控制信号端接收的低电平信号和开始信号端提供的高电平信号，提供第一信号至第一节点、以及提供第二信号至第二节点，发射控制信号端输出低电平信号。

第二时段，第二控制信号端接收与其相连的时钟信号线所提供的低电平信号，第二处理模块响应于第二控制信号端所接收的低电平信号，提供第三信号至第三节点，第三处理模块接收第二电压信号，提供第四信号至第一节点；选通模块接收第一电压信号和第二电压信号，响应于第三信号和第四信号，提供高电平信号至发射控制信号端；其中，第二电压信号的电压值大于第一电压信号的电压值。

第三时段，第四处理模块响应于第三控制信号端所接收的低电平信号，对第一节点的信号进行下拉；选通模块接收第一电压信号和第二电压信号，响应于第三信号和第四信号，提供高电平信号至发射控制信号端。

发射控制电路的具体控制过程已在上述实施例中进行了详细说明，此处不再赘述。

与现有技术相比，采用本发明实施例所提供的发射控制器的控制方法，可令发射控制信号端输出的高电平信号与开始信号端接收的高电平信号存在交叠。这样一来，即使出现信号延迟问题，仍可避免相邻两个发射控制电路输出的高电平信号之间存在时间间隔，进而避免了子像素在未完全写入的数据信号的作用下发光，导致其发光亮度偏离标准值，提高了显示质量。

进一步的，结合图7，当发射控制电路还包括第五处理模块时，每个发射控制电路输出发射控制信号的过程还包括：

在初始时段(上述实施例所述的第1个时间段)和第一时段，第五处理模块接收第一电压信号，响应于第一控制信号，保持将第一电压信号输出至发射信号控制端。

具体的，在初始时段的第1个时间段和第4个时间段(第一时段)，第一控制信号端接收低电平信号，并且，在该这两个时间段，发射控制信号端输出由第一电压信号端提供的低电平信号。当发射控制电路包括第五处理模块时，第五处理模块在第一控制信号端接收的低电平信号的作用下，也可将第一电压信号传输至发射信号控制端，从而对发射信号控制端输出的信号进行下拉，进一步保证发射信号控制端在这两个时间段输出低电平信号。

本发明实施例还提供了一种显示装置，如图10所示，图10为本发明实施例提供的显示装置的结构示意图，该显示装置包括上述发射控制器100。其中，发射控制器100的具体结构以及控制方法已经在上述实施例中进行了详细说明，此处不再赘述。当然，图10所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

由于本发明实施例提供的显示装置包括上述发射控制器，因此，采用该显示装置，能够避免子像素的发光亮度偏离标准值，提高了显示质量。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (17)

1.一种发射控制器，其特征在于，所述发射控制器包括多个级联的发射控制电路，每个所述发射控制电路顺次输出发射控制信号；

每个所述发射控制电路包括：

电连接于第一电压信号端、开始信号端和第一控制信号端的第一处理模块；所述第一处理模块接收第一电压信号，响应于开始信号和第一控制信号，提供第一信号至第一节点、以及提供第二信号至第二节点；

电连接于第二控制信号端的第二处理模块；所述第二处理模块响应于第二控制信号和所述第二信号，提供第三信号至第三节点；

电连接于第二电压信号端的第三处理模块；所述第三处理模块接收第二电压信号，提供第四信号至所述第一节点和所述第三节点；其中，所述第二电压信号的电压值大于所述第一电压信号的电压值；

电连接于第三控制信号端的第四处理模块；所述第四处理模块响应于第三控制信号，对所述第一节点的信号进行下拉；

电连接于所述第一电压信号端、所述第二电压信号端和发射控制信号端的选通模块；所述选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供发射控制信号至所述发射控制信号端；

对于多个级联的所述发射控制电路，第3n+1个所述发射控制电路的第一控制信号端和第3n+3个所述发射控制电路的第二控制信号端分别与第一时钟信号线电连接；

第3n+1个所述发射控制电路的第二控制信号端和第3n+2个所述发射控制电路的第一控制信号端分别与第二时钟信号线电连接；

第3n+2个所述发射控制电路的第二控制信号端和第3n+3个所述发射控制电路的第一控制信号端分别与第三时钟信号线电连接；n为大于或等于0的正整数。

2.根据权利要求1所述的发射控制器，其特征在于，

在多个级联的所述发射控制电路中，第3n+2个所述发射控制电路的第三控制信号端与所述第一时钟信号线电连接；

第3n+3个所述发射控制电路的第三控制信号端与所述第二时钟信号线电连接；

第3n+1个所述发射控制电路的第三控制信号端与所述第三时钟信号线电连接。

3.根据权利要求1所述的发射控制器，其特征在于，对于多个级联的所述发射控制电路，第1个所述发射控制电路的开始信号端与帧开始信号线电连接，在任意相邻两个所述发射控制器中，前一个所述发射控制器的所述发射控制信号端与下一个所述发射控制器的所述开始信号端电连接。

4.根据权利要求1所述的发射控制器，其特征在于，所述第一处理模块包括：

第一薄膜晶体管，其控制极与所述第一控制信号端电连接，其第一极与所述第一节点电连接，其第二极与所述开始信号端电连接；

第二薄膜晶体管，其控制极与所述第一控制信号端电连接，其第一极与所述第二节点电连接，其第二极与所述第一电压信号端电连接；

第三薄膜晶体管，其控制极与所述第一薄膜晶体管的第一极电连接，其第一极与所述第二节点电连接，其第二极与所述第一控制信号端电连接。

5.根据权利要求1所述的发射控制器，其特征在于，所述第一薄膜晶体管的第一极与所述第一节点之间通过第四薄膜晶体管电连接，所述第四薄膜晶体管保持导通状态。

6.根据权利要求1所述的发射控制器，其特征在于，所述第二处理模块包括：

第一电容，其第一极与所述第二节点电连接；

第五薄膜晶体管，其控制极与所述第二节点电连接，其第一极与所述第一电容的第二极电连接，其第二极与所述第二控制信号端电连接；

第六薄膜晶体管，其控制极与所述第二控制信号端电连接，其第一极与所述第一电容的第二极电连接，其第二极与所述第三节点电连接。

7.根据权利要求6所述的发射控制器，其特征在于，所述第一电容的第一极通过第七薄膜晶体管与所述第二节点电连接，所述第七薄膜晶体管保持导通状态。

8.根据权利要求1所述的发射控制器，其特征在于，所述第三处理模块包括：

第八薄膜晶体管，其控制极与所述第一节点电连接，其第一极与第二电压信号端电连接，其第二极与所述第三节点电连接；

第九薄膜晶体管，其控制极与所述第三节点电连接，其第一极与所述第二电压信号端电连接，其第二极与所述第一节点电连接。

9.根据权利要求1所述的发射控制器，其特征在于，所述第四处理模块包括：

第二电容，其第一极与所述第一节点电连接，其第二极与所述第三控制信号端电连接。

10.根据权利要求1所述的发射控制器，其特征在于，所述选通模块包括：

第十薄膜晶体管，其控制极与所述第三节点电连接，其第一极与所述第二控制信号端电连接，其第二极与所述发射控制信号端电连接；

第十一薄膜晶体管，其控制极与所述第一节点电连接，其第一极与所述发射控制信号端电连接，其第二极与所述第一电压信号端电连接。

11.根据权利要求1所述的发射控制器，其特征在于，所述发射控制电路还包括：

电连接于所述第一电压信号端、所述第一控制信号端和所述发射信号控制端的第五处理模块；所述第五处理模块接收所述第一电压信号，响应于所述第一控制信号，保持所述第一电压信号输出至所述发射信号控制端。

12.根据权利要求1所述的发射控制器，其特征在于，所述第五处理模块包括：

第十二薄膜晶体管，其控制极与所述第一控制信号端电连接，其第一极与所述发射控制信号端电连接，其第二极与所述第一电压信号端电连接。

13.根据权利要求1所述的发射控制器，其特征在于，所述发射控制电路还包括：

存储电容，其第一极与所述第二电压信号端电连接，其第二极与所述第三节点电连接。

14.根据权利要求2所述的发射控制器，其特征在于，所述第一时钟信号线、所述第二时钟信号线和所述第三时钟信号线顺次输出低电平信号；

在所述第一时钟信号线、所述第二时钟信号线和所述第三时钟信号线中，一条时钟信号线输出低电平信号时，其他两条时钟信号线输出高电平信号。

15.一种发射控制器的控制方法，其特征在于，所述发射控制器的控制方法应用于如权利要求1所述的发射控制器，所述发射控制器的控制方法包括：在多个级联的所述发射控制电路中，每个所述发射控制电路顺次输出发射控制信号；

第一时钟信号线、第二时钟信号线和第三时钟信号线顺次提供低电平信号，其中，每个所述发射控制电路输出发射控制信号的过程包括：

第一时段，开始信号端提供高电平信号；第一处理模块接收第一电压信号，第一控制信号端接收与其相连的时钟信号线所提供的低电平信号，响应于所述第一控制信号端接收的低电平信号和所述开始信号端提供的高电平信号，提供第一信号至第一节点、以及提供第二信号至第二节点，发射控制信号端输出低电平信号；

第二时段，第二控制信号端接收与其相连的时钟信号线所提供的低电平信号，第二处理模块响应于所述第二控制信号端所接收的低电平信号，提供第三信号至第三节点，第三处理模块接收所述第二电压信号，提供第四信号至所述第一节点；选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供高电平信号至所述发射控制信号端；

其中，所述第二电压信号的电压值大于所述第一电压信号的电压值；

第三时段，第四处理模块响应于第三控制信号端所接收的低电平信号，对所述第一节点的信号进行下拉；选通模块接收所述第一电压信号和所述第二电压信号，响应于所述第三信号和所述第四信号，提供高电平信号至所述发射控制信号端。

16.根据权利要求15所述的发射控制器的控制方法，其特征在于，所述发射控制电路还包括第五处理模块；

每个所述发射控制电路输出发射控制信号的过程还包括：

在初始时段和所述第一时段，所述第五处理模块接收所述第一电压信号，响应于所述第一控制信号，保持将所述第一电压信号输出至所述发射信号控制端。

17.一种显示装置，其特征在于，所述显示装置包括如权利要求1～14任一项所述的发射控制器。