[go: up one dir, main page]

CN108363235B - 减反膜及其制备方法、阵列基板、显示装置 - Google Patents

减反膜及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN108363235B
CN108363235B CN201810174956.1A CN201810174956A CN108363235B CN 108363235 B CN108363235 B CN 108363235B CN 201810174956 A CN201810174956 A CN 201810174956A CN 108363235 B CN108363235 B CN 108363235B
Authority
CN
China
Prior art keywords
film
substrate
photoresist
patterning
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810174956.1A
Other languages
English (en)
Other versions
CN108363235A (zh
Inventor
张东徽
李静
马小叶
刘海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810174956.1A priority Critical patent/CN108363235B/zh
Publication of CN108363235A publication Critical patent/CN108363235A/zh
Priority to US16/180,927 priority patent/US10818695B2/en
Application granted granted Critical
Publication of CN108363235B publication Critical patent/CN108363235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种减反膜及其制备方法、阵列基板、显示装置，涉及显示技术领域。所述减反膜包括薄膜本体，所述薄膜本体包括经过图案化处理而得到的光路控制结构；其中，所述减反膜设于衬底基板上，且所述衬底基板位于所述减反膜与空气之间，所述光路控制结构被配置为使入射光线在所述衬底基板与空气的界面上发生全反射。本公开可在不影响透过率的情况下降低显示装置对环境光的反射。

Description

减反膜及其制备方法、阵列基板、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种减反膜及其制备方法、阵列基板、显示装置。
背景技术
LCD(Liquid Crystal Display，液晶显示器)包括对盒设置的阵列基板和彩膜基板。普通的LCD通常会采用彩膜基板位于环境光侧、阵列基板位于背光侧的设计，这样可使环境光入射之后首先接触RGB光阻或者BM(Black Matrix，黑矩阵)，光阻或者BM反射的光出射后对用户的观看体验影响较小。而基于特殊要求的LCD有时会采用阵列基板位于环境光侧、彩膜基板位于背光侧的设计，此时栅金属层和源漏金属层直接面向用户，因此环境光的反射较强，这样会对用户的视觉感受产生较大的影响。基于此，减反膜的设计往往成为此种结构的重要考量因素。
现有的减反膜设计通常采用在栅金属层面向衬底基板的一侧设置整层减反射膜层，例如ITO(Indium Tin Oxide，氧化铟锡)层，以此方法来降低对环境光的反射。但是，整层的减反膜设计对于显示屏的透过率具有较大的影响，由此可能造成背光的功率增大，从而导致产品的功耗增大。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种减反膜及其制备方法、阵列基板、显示装置，以用于解决阵列基板向外的显示装置的环境光反射较大的问题，同时避免对显示装置的透过率产生较大的影响。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种减反膜，包括薄膜本体，所述薄膜本体包括经过图案化处理而得到的光路控制结构；
其中，所述减反膜设于衬底基板上，且所述衬底基板位于所述减反膜与空气之间，所述光路控制结构被配置为使入射光线在所述衬底基板与空气的界面上发生全反射。
本公开的一种示例性实施例中，所述薄膜本体包括第一薄膜和第二薄膜构成的多层结构，所述第二薄膜设于所述第一薄膜背离所述衬底基板的一侧；
所述光路控制结构包括由所述第一薄膜经过图案化处理而得到的凸部以及由所述第二薄膜经过图案化处理而得到的凹部，且所述凸部的凸出面与所述凹部的凹陷面相互贴合；
其中，所述凸部的底面与侧面之间的夹角的两倍大于光线从所述衬底基板射向空气时的临界角。
本公开的一种示例性实施例中，所述凸部和所述凹部为棱锥结构。
本公开的一种示例性实施例中，所述第一薄膜包括氮化硅薄膜，所述第二薄膜包括非晶硅薄膜。
本公开的一种示例性实施例中，所述薄膜本体包括第三薄膜构成的结构，所述光路控制结构包括由所述第三薄膜经过图案化处理而得到的纳米管结构。
本公开的一种示例性实施例中，所述第三薄膜包括非晶硅薄膜。
根据本公开的一个方面，提供一种减反膜的制备方法，包括：
在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构；
其中，所述衬底基板位于所述减反膜与空气之间，所述光路控制结构被配置为使入射光线在所述衬底基板与空气的界面上发生全反射。
本公开的一种示例性实施例中，所述在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构包括：
在所述衬底基板上形成第一薄膜，并对所述第一薄膜进行图案化处理，以得到呈凸部的第一薄膜结构；
在所述第一薄膜结构上形成第二薄膜，并对所述第二薄膜进行图案化处理，以得到呈凹部的第二薄膜结构；
其中，所述凸部的底面与侧面之间的夹角的两倍大于光线从所述衬底基板射向空气时的临界角。
本公开的一种示例性实施例中，所述对所述第一薄膜进行图案化处理包括：
在所述第一薄膜上方形成第一光刻胶，通过连续半曝光掩模工艺对所述第一光刻胶进行曝光和显影，再对所述第一光刻胶下方的所述第一薄膜进行刻蚀，以得到呈凸部的第一薄膜结构；
所述对所述第二薄膜进行图案化处理包括：
在所述第二薄膜上方形成第二光刻胶，通过连续半曝光掩模工艺对所述第二光刻胶进行曝光和显影，再对所述第二光刻胶下方的所述第二薄膜进行刻蚀，以得到呈凹部的第二薄膜结构；
其中，所述第一光刻胶和所述第二光刻胶中的一个为正性光刻胶、另一个为负性光刻胶。
本公开的一种示例性实施例中，所述凸部和所述凹部为棱锥结构。
本公开的一种示例性实施例中，所述第一薄膜包括氮化硅薄膜，所述第二薄膜包括非晶硅薄膜。
本公开的一种示例性实施例中，所述在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构包括：
在所述衬底基板上形成第三薄膜，并对所述第三薄膜进行图案化处理，以得到由多个纳米管构成的第三薄膜结构。
本公开的一种示例性实施例中，所述第三薄膜包括非晶硅薄膜。
根据本公开的一个方面，提供一种阵列基板，包括衬底基板、像素结构以及设置在所述衬底基板和所述像素结构之间的上述减反膜。
本公开的一种示例性实施例中，所述像素结构包括行列设置的多条扫描线和多条数据线，位于相邻扫描线和相邻数据线所限定的区域内的薄膜晶体管，以及与所述薄膜晶体管电连接的像素电极；
其中，所述减反膜在所述衬底基板上的正投影覆盖所述扫描线、所述数据线、以及所述薄膜晶体管在所述衬底基板上的正投影，且所述减反膜在所述衬底基板上的正投影未覆盖所述像素电极在所述衬底基板上的正投影。
本公开的一种示例性实施例中，所述阵列基板还包括位于所述减反膜与所述像素结构之间的平坦层。
根据本公开的一个方面，提供一种显示装置，包括上述的阵列基板以及对盒基板，且所述阵列基板位于环境光一侧。
本公开示例性实施方式所提供的减反膜及其制备方法、阵列基板、显示装置，通过控制薄膜本体形成能使光线在衬底基板与空气介质的界面上发生全反射的光路控制结构，以使入射的环境光被限制在衬底基板内部而无法出射，这样能够有效的降低显示装置对环境光的反射，从而保证用户的观感不受影响，以此提升用户的感观体验。基于此，在将该减反膜应用于阵列基板时，仅需对应阵列基板上的金属部位设置，因此不会影响显示区域的透过率，从而能够保证显示产品的低功耗性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中减反膜的截面结构示意图一；
图2示意性示出本公开示例性实施例中减反膜的截面结构示意图二；
图3示意性示出本公开示例性实施例中凸部结构的图案化处理过程示意图；
图4示意性示出本公开示例性实施例中凹部结构的图案化处理过程示意图；
图5示意性示出本公开示例性实施例中阵列基板的截面结构示意图一；
图6示意性示出本公开示例性实施例中阵列基板的截面结构示意图二；
图7示意性示出本公开示例性实施例中阵列基板的俯视图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
本示例实施方式提供了一种减反膜10，可应用于阵列基板位于环境光侧、彩膜基板位于背光测的显示装置，其能够减少阵列基板上的金属层对于环境光的反射。该减反膜可设于阵列基板的衬底基板01上，具体可以对应阵列基板上的扫描线、数据线、以及薄膜晶体管等设有金属层的部位设置。
如图1和图2所示，该减反膜10可以包括薄膜本体，所述薄膜本体包括经过图案化处理而得到的光路控制结构100；其中，该减反膜10设于衬底基板01上，且衬底基板01位于该减反膜10与空气之间，而所述光路控制结构100被配置为能使入射光线例如环境光线在衬底基板01与空气介质的界面上发生全反射，从而无法从衬底基板01一侧出射。
需要说明的是：本实施例中的光路控制结构100可将入射的环境光限制在衬底基板01内部而无法实现出射，其具体形式可以采用能使光线发生全反射的微型结构，至于微型结构的实际形状，其例如可以采用凹部结构或者纳米管结构等，这里对此不作具体限定。
本公开示例性实施方式所提供的减反膜10，通过控制薄膜本体形成能使光线在衬底基板01与空气介质的界面上发生全反射的光路控制结构100，以使入射的环境光被限制在衬底基板01内部而无法出射，这样能够有效的降低显示装置对环境光的反射，从而保证用户的观感不受影响，以此提升用户的感观体验。基于此，在将该减反膜10应用于阵列基板时，仅需对应阵列基板上的金属部位设置，因此不会影响显示区域的透过率，从而能够保证显示产品的低功耗性能。
在本示例的一种实施方式中，参考图1所示，所述薄膜本体可以包括由第一薄膜101和第二薄膜102构成的多层结构，且第二薄膜102设于第一薄膜101背离衬底基板01的一侧。在此情况下，所述光路控制结构100可以包括由第一薄膜101经过图案化处理而得到的凸部10a以及由第二薄膜102经过图案化处理而得到的凹部10b，且凸部10a的凸出面与凹部10b的凹陷面相互贴合，形成完整的光路控制结构；所述凸部10a的底面与侧面之间的夹角的两倍应当大于光线从衬底基板01射向空气时的临界角，从而满足光线在衬底基板01与空气的界面处的全反射条件。
其中，第一薄膜101可以采用氮化硅薄膜，第二薄膜102可以采用非晶硅薄膜。这里通过形成非晶硅的凹部10b结构来对环境光进行吸收和反射，从而达到降低环境光反射的效果。但需说明的是：本实施例也可以采用其它吸收可见光的半导体材料，这里对此不作具体限定。
需要说明的是：在凸部10a的侧面为平面时，凸部10a的底面与侧面之间的夹角即为底面与该平面之间的夹角；在凸部10a的侧面为曲面时，凸部10a的底面与侧面之间的夹角即为在垂直于底面方向的剖视图中底面对应的底边与曲面对应的曲边的切线之间的夹角。此外，这里所述的凸部10a与凹部10b均是相对于衬底基板01而言的，即相对于衬底基板01呈现为凸起形状还是凹陷形状。
本实施方式中，凸部10a和凹部10b可以均采用棱锥结构例如三棱锥或四棱锥等，此时凸部10a即为棱锥凸部、凹部10b即为棱锥凹部。这样一来，凸部10a的侧面为平面结构，则凸部10a的底面与侧面之间的夹角即为两个平面之间的夹角，相比于平面与曲面之间的夹角更加容易控制。在此基础上，该棱锥结构优选采用正棱锥结构，此时凸部10a的各个侧面与底面之间的夹角均相等，因此通过合理的设计便可同时满足全反射条件。
下面结合图1对本示例实施方式的全反射原理进行示例性的说明。其中，棱锥凸部的底边长为nd、棱锥凸部的高为d，通过合理的设定n值便可控制棱锥凹部的坡角α，例如n＝4时该棱锥凸部的坡角α＝26.6°。
基于此，当环境光垂直入射衬底基板01时，便会穿过衬底基板01而到达第一薄膜101的凸部10a与第二薄膜102的凹部10b的界面处，此时一部分光线会被第二薄膜102吸收，另一部分光线会在该界面处发生反射，且反射光线会返回至衬底基板01。根据光的反射原理和光的折射原理可知，反射光线在到达第一薄膜101与衬底基板01的界面处的入射角为2α＝53.2°，而第一薄膜101例如氮化硅薄膜的折射率小于衬底基板01例如玻璃基板的折射率，因此反射光线在到达衬底基板01与空气的界面处的入射角便会大于约41°(光从玻璃斜射向空气时，当入射角达到约41°时会发生全反射现象)，从而在该界面处发生全反射而无法出射，这样便可保证用户的观感不受影响。
需要说明的是：图中凸部10a和凹部10b的数量及尺寸仅为示意，其可根据实际线宽以及工艺进行调整。在实际生产中，通过控制棱锥凸部的底边尺寸与高尺寸的比值n，即可控制棱锥凸部的坡度以及倾角，从而控制反射光的出射角度。在本实施例中，当反射光线到达衬底基板01例如玻璃基板与空气界面处的入射角超过41°时便会发生全反射，此时反射光线便会被束缚在屏内而不会对观看者造成影响。
在本示例的另一种实施方式中，参考图2所示，所述薄膜本体可以包括第三薄膜103构成的结构。在此情况下，所述光路控制结构100可以包括由第三薄膜103经过图案化处理而得到的纳米管结构，纳米管结构由于材料结构的尺度很小，可以实现独特的光吸收性能，例如吸收效率的提高等。其中，第三薄膜103可以采用非晶硅薄膜，则纳米管即为硅纳米管。但需说明的是：本实施例也可以采用其它吸收可见光的半导体材料来形成上述的纳米管结构，这里对此不作具体限定。本实施方式通过制备纳米管结构来对环境光进行吸收和反射，从而能够达到降低环境光反射的效果。
基于上述的各种实施方式，本实施例中的减反膜10还可以包括位于薄膜本体上方的平坦层例如氮化硅薄膜或者氧化硅薄膜，该平坦层覆盖在薄膜本体的光路控制结构100背离衬底基板01的一侧，一方面能够保护该光路控制结构100不受损伤，另一方面还能形成一平坦的表面以便于后续膜层的沉积。
本示例实施方式还提供了一种减反膜10的制备方法，可应用于阵列基板位于环境光侧、彩膜基板位于背光侧的显示装置，其能够减少阵列基板上的金属层对于环境光的反射。该减反膜10可形成于阵列基板的衬底基板01之上，具体可以形成在对应阵列基板上的扫描线、数据线、以及薄膜晶体管等设有金属层的部位。
基于此，该减反膜10的制备方法可以包括：在衬底基板01上形成薄膜本体，并对薄膜本体进行图案化处理以得到光路控制结构100；其中，衬底基板01位于该减反膜10与空气之间，该光路控制结构100能使入射光线在衬底基板01与空气的界面上发生全反射。
本公开示例性实施方式所提供的减反膜10的制备方法，通过控制薄膜本体形成能使光线在衬底基板01与空气介质的界面上发生全反射的光路控制结构100，以使入射的环境光被限制在衬底基板01内部而无法出射，这样能够有效的降低显示装置对环境光的反射，从而保证用户的观感不受影响，以此提升用户的感观体验。基于此，在将该减反膜10应用于阵列基板时，仅需对应阵列基板上的金属部位设置，因此不会影响显示区域的透过率，从而能够保证显示产品的低功耗性能。
在本示例的一种实施方式中，参考图1所示，所述薄膜本体可以包括由第一薄膜101和第二薄膜102构成的多层结构，所述光路控制结构100可以包括由第一薄膜101经过图案化处理而得到的凸部10a以及由第二薄膜102经过图案化处理而得到的凹部10b。基于此，所述减反膜10的制备方法可以包括：
S101、在衬底基板01上形成第一薄膜101，并对第一薄膜101进行图案化处理，以得到呈凸部10a的第一薄膜结构；
其中，第一薄膜101可以采用氮化硅薄膜。参考图3所示，图案化处理的过程为：在第一薄膜101上方形成第一光刻胶501，采用半曝光掩模板60通过连续半曝光掩模工艺对第一光刻胶501进行曝光和显影，再对第一光刻胶501下方的第一薄膜101进行刻蚀，即可得到呈凸部10a的第一薄膜结构。
S102、在第一薄膜结构上形成第二薄膜102，并对第二薄膜102进行图案化处理，以得到呈凹部10b的第二薄膜结构。
其中，第二薄膜102可以采用非晶硅薄膜。参考图4所示，图案化处理的过程为：在第二薄膜102上方形成第二光刻胶502，采用半曝光掩模板60通过连续半曝光掩模工艺对第二光刻胶502进行曝光和显影，再对第二光刻胶502下方的第二薄膜102进行刻蚀，即可得到呈凹部10b的第二薄膜结构。
基于上述过程所得到的凸部10a的底面与侧面之间的夹角的两倍应当大于光线从衬底基板01射向空气时的临界角，从而满足光线在衬底基板01与空气的界面处的全反射条件。在此基础上，本实施例可以采用反刻法来实现上述步骤，即步骤S201刻蚀预设部分、保留其余部分，步骤S202刻蚀前次未受刻蚀的部位、保护前次受到刻蚀的部位，从而得到两个图案互补的膜层，且第二薄膜102背离衬底基板01的一侧基本保持平整，有利于后续膜层的沉积。其中，第一光刻胶501和第二光刻胶502中的一个应为正性光刻胶、另一个应为负性光刻胶，且考虑到节约成本的问题，步骤S201和步骤S202所采用的掩模板可以为同一张掩模板，但不以此为限。
本实施方式中，凸部10a和凹部10b可以均采用棱锥结构例如三棱锥或四棱锥等，此时凸部10a即为棱锥凸部、凹部10b即为棱锥凹部。这样一来，凸部10a的侧面为平面结构，则凸部10a的底面与侧面之间的夹角即为两个平面之间的夹角，相比于平面与曲面之间的夹角更加容易控制。在此基础上，该棱锥结构优选采用正棱锥结构，此时凸部10a的各个侧面与底面之间的夹角均相等，因此通过合理的设计便可同时满足全反射条件。
在本示例的另一种实施方式中，参考图2所示，所述薄膜本体可以包括第三薄膜103构成的单层结构，所述光路控制结构100可以包括纳米管10c结构。基于此，所述减反膜10的制备方法可以包括：
S200、在衬底基板01上形成第三薄膜103，并对第三薄膜103进行图案化处理，以得到由多个纳米管10c构成的第三薄膜结构。
其中，第三薄膜103可以采用非晶硅薄膜。图案化处理的方法可以为采用适当浓度的AgNO3等溶液对非晶硅薄膜进行刻蚀，以得到硅纳米管阵列。
基于上述的各种实施方式，本实施例中减反膜10的制备方法还可以包括：在薄膜本体的上方形成平坦层例如氮化硅薄膜或者氧化硅薄膜，该平坦层覆盖在薄膜本体的光路控制结构100上方，一方面能够保护该光路控制结构100不受损伤，另一方面还能形成一平坦的表面以便于后续膜层的沉积。由于本示例实施方式所采用的薄膜材料例如非晶硅薄膜或氮化硅薄膜都是当前阵列基板制备过程中的常用材料，因此结合现有工艺常用的膜层材料即可实现光的吸收和反射效果。
本示例实施方式还提供了一种阵列基板，如图5和图6所示，包括衬底基板01，设置在衬底基板01上的减反膜10，设置在减反膜10上方的平坦层20，以及设置在平坦层20上方的像素结构30。
具体而言，所述像素结构30可以包括行列交叉设置的多条扫描线301和多条数据线302，位于相邻扫描线301和相邻数据线302所限定的区域内的薄膜晶体管303，以及与薄膜晶体管303电连接的像素电极304。其中，如图7所示，该减反膜10在衬底基板01上的正投影覆盖扫描线301、数据线302、以及薄膜晶体管303在衬底基板01上的正投影，且露出像素电极304在衬底基板01上的正投影，即减反膜10对应设置在扫描线301、数据线302、以及薄膜晶体管303等设有金属层的部位。
需要说明的是：该减反膜10可以设置在金属部位对应的区域，这样有利于获得最大的开口率以及最高的透过率，但并不代表该减反膜10不能设置在其它区域，只要是应用该减反膜10的阵列基板，均在本发明的保护范围之内。
这样一来，通过在阵列基板的像素结构30与衬底基板01之间形成该减反膜10，便可有效的降低显示装置对环境光的反射。更进一步的，在该减反膜10仅对应阵列基板上的金属部位设置时，还具有透过率高的优势，从而能够实现显示产品的低功耗。
基于此，本示例实施方式还提供了一种显示装置，包括上述的阵列基板以及对盒基板例如彩膜基板，且阵列基板位于环境光一侧，彩膜基板位于背光模组的一侧，这样能够很好的降低该显示装置对环境光的反射，从而保证用户的观感不受影响。
其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (12)

1.一种减反膜，包含镂空交叉设置的多条水平减反膜与竖直减反膜，其特征在于，包括薄膜本体，所述薄膜本体包括经过图案化处理而得到的光路控制结构；
其中，所述减反膜设于衬底基板上，且所述衬底基板位于所述减反膜与空气之间，所述光路控制结构被配置为使入射光线在所述衬底基板与空气的界面上发生全反射；
所述薄膜本体包括第一薄膜和第二薄膜构成的多层结构，所述第二薄膜设于所述第一薄膜背离所述衬底基板的一侧；
所述光路控制结构包括由所述第一薄膜经过图案化处理而得到的凸部以及由所述第二薄膜经过图案化处理而得到的凹部，且所述凸部的凸出面与所述凹部的凹陷面相互贴合；
其中，在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构包括：
在所述衬底基板上形成第一薄膜，并对所述第一薄膜进行图案化处理，以得到呈凸部的第一薄膜结构；
在所述第一薄膜结构上形成第二薄膜，并对所述第二薄膜进行图案化处理，以得到呈凹部的第二薄膜结构；
所述对所述第一薄膜进行图案化处理包括：
在所述第一薄膜上方形成第一光刻胶，通过连续半曝光掩模工艺对所述第一光刻胶进行曝光和显影，再对所述第一光刻胶下方的所述第一薄膜进行刻蚀，以得到呈凸部的第一薄膜结构；
所述对所述第二薄膜进行图案化处理包括：
在所述第二薄膜上方形成第二光刻胶，通过连续半曝光掩模工艺对所述第二光刻胶进行曝光和显影，再对所述第二光刻胶下方的所述第二薄膜进行刻蚀，以得到呈凹部的第二薄膜结构；
其中，所述第一光刻胶和所述第二光刻胶中的一个为正性光刻胶、另一个为负性光刻胶；
平坦层，所述平坦层覆盖在所述薄膜本体的所述光路控制结构背离所述衬底基板的一侧；
其中，所述薄膜本体包括第三薄膜构成的结构，所述光路控制结构包括由所述第三薄膜经过图案化处理而得到的纳米管结构，所述第三薄膜包括非晶硅薄膜。
2.根据权利要求1所述的减反膜，其特征在于所述凸部的底面与侧面之间的夹角的两倍大于光线从所述衬底基板射向空气时的临界角。
3.根据权利要求1所述的减反膜，其特征在于，所述凸部和所述凹部为棱锥结构。
4.根据权利要求1所述的减反膜，其特征在于，所述第一薄膜包括氮化硅薄膜，所述第二薄膜包括非晶硅薄膜。
5.一种减反膜的制备方法，包含镂空交叉设置的多条水平减反膜与竖直减反膜，其特征在于，包括：
在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构；
其中，所述衬底基板位于所述减反膜与空气之间，所述光路控制结构被配置为使入射光线在所述衬底基板与空气的界面上发生全反射；
所述在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构包括：
在所述衬底基板上形成第一薄膜，并对所述第一薄膜进行图案化处理，以得到呈凸部的第一薄膜结构；
在所述第一薄膜结构上形成第二薄膜，并对所述第二薄膜进行图案化处理，以得到呈凹部的第二薄膜结构；
所述对所述第一薄膜进行图案化处理包括：
在所述第一薄膜上方形成第一光刻胶，通过连续半曝光掩模工艺对所述第一光刻胶进行曝光和显影，再对所述第一光刻胶下方的所述第一薄膜进行刻蚀，以得到呈凸部的第一薄膜结构；
所述对所述第二薄膜进行图案化处理包括：
在所述第二薄膜上方形成第二光刻胶，通过连续半曝光掩模工艺对所述第二光刻胶进行曝光和显影，再对所述第二光刻胶下方的所述第二薄膜进行刻蚀，以得到呈凹部的第二薄膜结构；
其中，所述第一光刻胶和所述第二光刻胶中的一个为正性光刻胶、另一个为负性光刻胶；
在所述薄膜本体的上方形成平坦层，所述平坦层覆盖在所述薄膜本体的所述光路控制结构上方；
其中，所述在衬底基板上形成薄膜本体，并对所述薄膜本体进行图案化处理以得到光路控制结构包括：
在所述衬底基板上形成第三薄膜，并对所述第三薄膜进行图案化处理，以得到由多个纳米管构成的第三薄膜结构，所述第三薄膜包括非晶硅薄膜。
6.根据权利要求5所述的制备方法，其特征在于所述凸部的底面与侧面之间的夹角的两倍大于光线从所述衬底基板射向空气时的临界角。
7.根据权利要求5所述的制备方法，其特征在于，所述凸部和所述凹部为棱锥结构。
8.根据权利要求5所述的制备方法，其特征在于，所述第一薄膜包括氮化硅薄膜，所述第二薄膜包括非晶硅薄膜。
9.一种阵列基板，其特征在于，包括衬底基板、像素结构以及设置在所述衬底基板和所述像素结构之间的如权利要求1-4任一项所述的减反膜。
10.根据权利要求9所述的阵列基板，其特征在于，所述像素结构包括行列设置的多条扫描线和多条数据线，位于相邻扫描线和相邻数据线所限定的区域内的薄膜晶体管，以及与所述薄膜晶体管电连接的像素电极；
其中，所述减反膜在所述衬底基板上的正投影覆盖所述扫描线、所述数据线、以及所述薄膜晶体管在所述衬底基板上的正投影，且所述减反膜在所述衬底基板上的正投影未覆盖所述像素电极在所述衬底基板上的正投影。
11.根据权利要求9所述的阵列基板，其特征在于，还包括位于所述减反膜与所述像素结构之间的平坦层。
12.一种显示装置，包括如权利要求9-11中任一项所述的阵列基板以及对盒基板，且所述阵列基板位于环境光一侧。
CN201810174956.1A 2018-03-02 2018-03-02 减反膜及其制备方法、阵列基板、显示装置 Active CN108363235B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810174956.1A CN108363235B (zh) 2018-03-02 2018-03-02 减反膜及其制备方法、阵列基板、显示装置
US16/180,927 US10818695B2 (en) 2018-03-02 2018-11-05 Anti-reflective substrate and method for preparing the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810174956.1A CN108363235B (zh) 2018-03-02 2018-03-02 减反膜及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN108363235A CN108363235A (zh) 2018-08-03
CN108363235B true CN108363235B (zh) 2024-02-09

Family

ID=63003582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810174956.1A Active CN108363235B (zh) 2018-03-02 2018-03-02 减反膜及其制备方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10818695B2 (zh)
CN (1) CN108363235B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695530B (zh) * 2018-12-11 2020-06-01 友達光電股份有限公司 可撓性顯示器
CN111490078B (zh) * 2020-02-13 2023-04-18 京东方科技集团股份有限公司 显示基板和显示装置
CN111736427B (zh) * 2020-06-30 2022-07-26 京东方科技集团股份有限公司 显示基板及其制备方法、曝光对位方法
CN113219565B (zh) * 2021-04-30 2022-03-18 中国建筑材料科学研究总院有限公司 一种消杂光窗口元件及其制备方法和应用
US20240188401A1 (en) * 2021-09-17 2024-06-06 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof and display apparatus
CN114488601A (zh) * 2022-01-25 2022-05-13 Tcl华星光电技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261970A (en) * 1992-04-08 1993-11-16 Sverdrup Technology, Inc. Optoelectronic and photovoltaic devices with low-reflectance surfaces
CN101097403A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 软模用抗蚀剂和使用其制造液晶显示器的方法
CN204991722U (zh) * 2015-07-18 2016-01-20 广东爱康太阳能科技有限公司 一种太阳能电池
CN105304648A (zh) * 2015-10-23 2016-02-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105866999A (zh) * 2016-06-03 2016-08-17 京东方科技集团股份有限公司 一种显示屏的保护膜及显示装置
CN107272250A (zh) * 2017-07-07 2017-10-20 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973994A (en) * 1974-03-11 1976-08-10 Rca Corporation Solar cell with grooved surface
WO1989006051A1 (en) * 1987-12-17 1989-06-29 Unisearch Limited Improved optical properties of solar cells using tilted geometrical features
JP3174549B2 (ja) * 1998-02-26 2001-06-11 株式会社日立製作所 太陽光発電装置及び太陽光発電モジュール並びに太陽光発電システムの設置方法
US6660930B1 (en) * 2002-06-12 2003-12-09 Rwe Schott Solar, Inc. Solar cell modules with improved backskin
US8039731B2 (en) * 2005-06-06 2011-10-18 General Electric Company Photovoltaic concentrator for solar energy system
EP2038684B1 (en) * 2006-05-31 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2008069162A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Anti-reflection film and display device
WO2008069112A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Plasma display panel and field emission display
US20150165733A1 (en) * 2012-06-20 2015-06-18 Mitsubishi Rayon Co., Ltd. Method for producing laminate, laminate, and article
KR20160149847A (ko) * 2015-06-19 2016-12-28 삼성전자주식회사 반사 방지 필름, 그 필름을 포함한 전자 장치, 및 그 필름의 제조방법과 제조장치
US10310144B2 (en) * 2016-06-09 2019-06-04 Intel Corporation Image sensor having photodetectors with reduced reflections

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261970A (en) * 1992-04-08 1993-11-16 Sverdrup Technology, Inc. Optoelectronic and photovoltaic devices with low-reflectance surfaces
CN101097403A (zh) * 2006-06-29 2008-01-02 Lg.菲利浦Lcd株式会社 软模用抗蚀剂和使用其制造液晶显示器的方法
CN204991722U (zh) * 2015-07-18 2016-01-20 广东爱康太阳能科技有限公司 一种太阳能电池
CN105304648A (zh) * 2015-10-23 2016-02-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105866999A (zh) * 2016-06-03 2016-08-17 京东方科技集团股份有限公司 一种显示屏的保护膜及显示装置
CN107272250A (zh) * 2017-07-07 2017-10-20 上海天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US10818695B2 (en) 2020-10-27
US20190273098A1 (en) 2019-09-05
CN108363235A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
CN108363235B (zh) 减反膜及其制备方法、阵列基板、显示装置
CN107632453B (zh) 显示面板及制造方法和显示装置
JP5284106B2 (ja) 液晶表示装置および液晶表示装置の製造方法
CN110082977B (zh) 一种tft阵列基板及显示面板
CN107132687B (zh) 一种阵列基板及制备方法、液晶显示面板、显示装置
US9274255B2 (en) Light-diffusion member, manufacturing method thereof, and display device
WO2011158752A1 (ja) 表示装置およびその製造方法
US7932976B2 (en) Reflector, liquid crystal display device having reflector, method of manufacturing reflector, and method of manufacturnig liquid crystal display device
CN101957519B (zh) 液晶显示装置、液晶显示装置的制造方法以及电子设备
JP4943454B2 (ja) 液晶表示装置
JPWO2008129748A1 (ja) 液晶表示装置、及び液晶表示装置の製造方法
JPWO2009001508A1 (ja) 液晶表示装置、及び液晶表示装置の製造方法
JPWO2007129518A1 (ja) 液晶表示装置および液晶表示装置の製造方法
CN101158769A (zh) 液晶显示面板及其制造方法
WO2014000373A1 (zh) 彩膜基板和显示装置
WO2021174976A1 (zh) 显示面板和显示装置
JP2006171455A (ja) 液晶表示装置
JPWO2008047517A1 (ja) 液晶表示装置および液晶表示装置の製造方法
JPWO2008001595A1 (ja) 液晶表示装置および液晶表示装置の製造方法
KR100907422B1 (ko) 액정 표시 장치에 사용되는 반사판 및 그 제조방법
JP2009139853A (ja) 液晶表示装置
US20190049803A1 (en) Active switch array substrate, manufacturing method therefor same, and display device using same
KR20200055775A (ko) Tft 기판의 제조 방법 및 그 구조
CN101034227B (zh) 液晶显示器
CN111025742A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant