CN108226749A - 一种sip芯片故障检测系统及检测方法 - Google Patents
一种sip芯片故障检测系统及检测方法 Download PDFInfo
- Publication number
- CN108226749A CN108226749A CN201711304334.8A CN201711304334A CN108226749A CN 108226749 A CN108226749 A CN 108226749A CN 201711304334 A CN201711304334 A CN 201711304334A CN 108226749 A CN108226749 A CN 108226749A
- Authority
- CN
- China
- Prior art keywords
- module
- hardware monitoring
- signal
- monitoring logic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种SIP芯片故障检测系统及检测方法。该系统包括嵌入SIP芯片内部的故障监测模块和若干个硬件监视逻辑模块;在封装时,故障监测模块和硬件监视逻辑模块均同时封装于SIP芯片内部;所述故障监测模块与硬件监视逻辑模块连接;裸芯片上的每一个PIN口分别与一个硬件监视逻辑模块连接。故障监测模块对检测线路发出激励并检测,从而判定故障类型以及位置,并可通过外部控制实现的对内部线路短路和断路的故障进行检测和定位;本系统无需外部激励和测试,可完成故障检测,大大缩短SIP芯片故障检测的时间,实现故障的快速检测和定位。
Description
技术领域
本方法涉及集成电路领域,具体是一种SIP芯片故障检测系统及检测方法。
背景技术
在芯片小型化集成化的背景下,系统级封装(SIP)芯片被广泛应用。而由于SIP芯片是将裸带(裸芯片)集成在一个很小的封装内,由于工艺、设计等问题,其内部线路的故障集中为断路和短路问题;由于线路位于封装内部,采用外部信号输入的方法无法定位其内部线路故障,而传统的探针等测试手段无法对其进行检测,必须使用专用设备,如X光机等,甚至需要采用物理开盖的方法对其内部线路进行检测,耗费人力以及物力。
发明内容
针对现有技术的不足,本发明拟解决的技术问题是,提供一种SIP芯片故障检测系统及检测方法。
本发明解决所述系统技术问题的技术方案是,提供一种SIP芯片故障检测系统,其特征在于该系统包括嵌入SIP芯片内部的故障监测模块和若干个硬件监视逻辑模块;在封装时,故障监测模块和硬件监视逻辑模块均同时封装于SIP芯片内部;所述故障监测模块与硬件监视逻辑模块连接;裸芯片上的每一个PIN口分别与一个硬件监视逻辑模块连接。
本发明解决所述方法技术问题的技术方案是,提供一种SIP芯片故障检测方法,其特征在于该方法采用所述SIP芯片故障检测系统,具体如下:故障监测模块向硬件监控逻辑模块发出控制信号,控制一个硬件监控逻辑模块发出脉冲信号,如果同一条线路的另一个硬件监控逻辑模块收到信号并且其他线路的硬件监控逻辑模块均没有收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为通路;如果同一条线路的另一个硬件监控逻辑模块没有收到信号并且其他线路的硬件监控逻辑模块也没有收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为断路;如果其他线路的硬件监控逻辑模块收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为短路。
与现有技术相比,本发明有益效果在于:
与现有的SIP芯片外部激励测试方法以及开盖检测方法相比,本方法通过两个内嵌硬件模块故障监测模块和硬件监视逻辑模块,实现了SIP芯片的自检测,可以方便有效的对芯片内部的线路故障进行检测。实现了对故障类型和故障定位的快速精准检测,并无需对芯片进行物理破坏,实现了SIP芯片方便检测。
故障监测模块对检测线路发出激励并检测,从而判定故障类型以及位置,并可通过外部控制实现的对内部线路短路和断路的故障进行检测和定位;本系统无需外部激励和测试,可完成故障检测,大大缩短SIP芯片故障检测的时间,实现故障的快速检测和定位。
附图说明
图1为本发明SIP芯片故障检测系统及检测方法一种实施例的系统连接框图;
图2为本发明SIP芯片故障检测系统及检测方法一种实施例的硬件监视逻辑模块连接框图;
具体实施方式
下面给出本发明的具体实施例。具体实施例仅用于进一步详细说明本发明,不限制本申请权利要求的保护范围。
本发明提供了一种SIP芯片故障检测系统,其特征在于该系统包括嵌入SIP芯片内部的故障监测模块1和若干硬件监视逻辑模块(HML)2;在封装时,故障监测模块1和硬件监视逻辑模块2均同时封装于SIP芯片内部;所述故障监测模块1与硬件监视逻辑模块2连接;裸芯片上的每一个PIN口分别与一个硬件监视逻辑模块2连接;
所述硬件监控逻辑模块2包括生成模块21和逻辑判定模块22;
所述故障监测模块1具有发送控制信号和接收逻辑信号的功能,并且可以识别不同线路的逻辑信号,并将结果存于内部寄存器中,供控制器进行读取;
所述硬件监控逻辑模块2可以产生脉冲信号,以及实时监控线路的电压状态,并将电压转换为逻辑信号。生成模块21用于产生脉冲信号,逻辑判定模块22用于输出逻辑信号给故障监测模块1。
本发明同时提供了一种SIP芯片故障检测方法(简称方法),其特征在于该方法采用所述SIP芯片故障检测系统,具体如下:故障监测模块1向硬件监控逻辑模块2发出控制信号,控制一个硬件监控逻辑模块2发出脉冲信号,位于同一条线路的另一个硬件监控逻辑模块2进行信号监控,并输出逻辑信号给故障监测模块1,故障监测模块1根据逻辑信号来判定SIP内部线路的情况;
如果同一条线路的另一个硬件监控逻辑模块2收到信号并且其他线路的硬件监控逻辑模块2均没有收到信号,说明此线路为通路;
如果同一条线路的另一个硬件监控逻辑模块2没有收到信号并且其他线路的硬件监控逻辑模块2也没有收到信号,说明此线路为断路;
如果其他线路的硬件监控逻辑模块2收到信号,说明此线路为短路。
本发明未述及之处适用于现有技术。
Claims (3)
1.一种SIP芯片故障检测系统,其特征在于该系统包括嵌入SIP芯片内部的故障监测模块和若干个硬件监视逻辑模块;在封装时,故障监测模块和硬件监视逻辑模块均同时封装于SIP芯片内部;所述故障监测模块与硬件监视逻辑模块连接;裸芯片上的每一个PIN口分别与一个硬件监视逻辑模块连接。
2.根据权利要求1所述的SIP芯片故障检测系统,其特征在于所述硬件监控逻辑模块包括生成模块和逻辑判定模块。
3.一种SIP芯片故障检测方法,其特征在于该方法采用所述SIP芯片故障检测系统,具体如下:故障监测模块向硬件监控逻辑模块发出控制信号,控制一个硬件监控逻辑模块发出脉冲信号,如果同一条线路的另一个硬件监控逻辑模块收到信号并且其他线路的硬件监控逻辑模块均没有收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为通路;如果同一条线路的另一个硬件监控逻辑模块没有收到信号并且其他线路的硬件监控逻辑模块也没有收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为断路;如果其他线路的硬件监控逻辑模块收到信号,则输出逻辑信号给故障监测模块,故障监测模块根据逻辑信号来判定此线路为短路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711304334.8A CN108226749A (zh) | 2017-12-11 | 2017-12-11 | 一种sip芯片故障检测系统及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711304334.8A CN108226749A (zh) | 2017-12-11 | 2017-12-11 | 一种sip芯片故障检测系统及检测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108226749A true CN108226749A (zh) | 2018-06-29 |
Family
ID=62654008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711304334.8A Pending CN108226749A (zh) | 2017-12-11 | 2017-12-11 | 一种sip芯片故障检测系统及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108226749A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
CN102236066A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 实现芯片功能故障快速调试定位的方法及调试电路 |
CN103414332A (zh) * | 2013-08-30 | 2013-11-27 | 深圳市英威腾电气股份有限公司 | 一种电源芯片故障检测和控制电路、方法及系统 |
CN106531654A (zh) * | 2016-11-14 | 2017-03-22 | 福州瑞芯微电子股份有限公司 | 一种芯片输入引脚测试方法和装置 |
-
2017
- 2017-12-11 CN CN201711304334.8A patent/CN108226749A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
CN102236066A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 实现芯片功能故障快速调试定位的方法及调试电路 |
CN103414332A (zh) * | 2013-08-30 | 2013-11-27 | 深圳市英威腾电气股份有限公司 | 一种电源芯片故障检测和控制电路、方法及系统 |
CN106531654A (zh) * | 2016-11-14 | 2017-03-22 | 福州瑞芯微电子股份有限公司 | 一种芯片输入引脚测试方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8847615B2 (en) | Method, apparatus and system of parallel IC test | |
US8832511B2 (en) | Built-in self-test for interposer | |
US9285417B2 (en) | Low-voltage IC test for defect screening | |
KR100993238B1 (ko) | 반도체 장치 및 반도체 장치 모듈 | |
US20070200571A1 (en) | Verifying individual probe contact using shared tester channels | |
JP2000504830A (ja) | 集積回路デバイスを試験する組立体および方法 | |
JP2009503444A (ja) | テスト可能な集積回路、システム・イン・パッケージ及びテスト命令セット | |
US9933475B2 (en) | Semiconductor device and multi-chip module | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
CN104062534A (zh) | 针对短路测试集成电路封装 | |
US6747473B2 (en) | Device under interface card with on-board testing | |
CN106771985A (zh) | 一种弱短路故障测试电路及其测试方法 | |
EP2541415A1 (en) | Fault mode circuits | |
CN108398627A (zh) | 芯片引脚电路、芯片和芯片测试方法 | |
CN102841307B (zh) | 一种逻辑故障定位的方法 | |
Athan et al. | A novel built-in current sensor for I/sub DDQ/testing of deep submicron CMOS ICs | |
CN103779251A (zh) | 一种cob绑定线测试方法 | |
CN108226749A (zh) | 一种sip芯片故障检测系统及检测方法 | |
CN102903393B (zh) | 存储器内建自测试电路 | |
WO2017086948A1 (en) | High power terahertz impulse for fault isolation | |
Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
US12066490B2 (en) | Wrapper cell design and built-in self-test architecture for 3DIC test and diagnosis | |
CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
CN102889962B (zh) | 一种压力传感器检测装置 | |
CN103823147B (zh) | 基于脉冲捕获的键合丝触碰短路检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180629 |