[go: up one dir, main page]

CN108121098B - 金属结构及其制作方法与应用的显示面板 - Google Patents

金属结构及其制作方法与应用的显示面板 Download PDF

Info

Publication number
CN108121098B
CN108121098B CN201711373560.1A CN201711373560A CN108121098B CN 108121098 B CN108121098 B CN 108121098B CN 201711373560 A CN201711373560 A CN 201711373560A CN 108121098 B CN108121098 B CN 108121098B
Authority
CN
China
Prior art keywords
substrate
tantalum oxide
oxide layer
layer
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711373560.1A
Other languages
English (en)
Other versions
CN108121098A (zh
Inventor
王硕宏
林俊男
吴佳聪
郭吉庭
李格睿
李家宏
张家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN201711373560.1A priority Critical patent/CN108121098B/zh
Priority to EP17935068.1A priority patent/EP3731000A4/en
Priority to JP2020532745A priority patent/JP2021505971A/ja
Priority to PCT/CN2017/118978 priority patent/WO2019119490A1/zh
Priority to TW107103680A priority patent/TWI669559B/zh
Publication of CN108121098A publication Critical patent/CN108121098A/zh
Priority to US16/205,938 priority patent/US10852605B2/en
Application granted granted Critical
Publication of CN108121098B publication Critical patent/CN108121098B/zh
Priority to US17/080,313 priority patent/US11556036B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

金属结构包括图案化钼钽氧化物层以及图案化金属层。图案化钼钽氧化物层设置于一第一基板上，其中该图案化钼钽氧化物层中钽的原子百分比含量约介于2％至12％之间，钼的原子百分比含量与氧的原子百分比含量都大于钽的原子百分比含量。图案化金属层设置于该图案化钼钽氧化物层上。

Description

金属结构及其制作方法与应用的显示面板
技术领域
本发明是关于一种金属结构及其制作方法与应用的显示面板。
背景技术
液晶显示面板由于具有外型轻薄、耗电量少以及应用范围广等特性，故已成为目前显示器的主流商品。一方面，为了达到更宽广的视觉效果，窄边框逐渐成为液晶显示面板的发展目标。另一方面，由于液晶显示面板内的导线会反射外界的光线而影响视觉效果，现今常在液晶显示面板内设置黑色矩阵层，在防止导线反射外界光线的同时，却也造成开口率下降、显示亮度降低的问题。
因此，如何发展出窄边框或全平面无边框、能有效降低光线反射、且不降低显示亮度的显示面板，是当前的目标。
发明内容
于本发明的多个实施方式中，借由设置图案化钼钽氧化物层以及图案化金属层，能将主动元件阵列基板邻近用户(亦即主动元件阵列基板提供显示面)。根据本发明的部分实施方式，金属结构包括图案化钼钽氧化物层以及图案化金属层。图案化钼钽氧化物层，设置于第一基板上，但本发明不以此为限。其中该图案化钼钽氧化物层中钽的原子百分比含量约介于2％至12％之间，钼的原子百分比含量与氧的原子百分比含量都大于钽的原子百分比含量。图案化金属层设置于该图案化钼钽氧化物层上。
于本发明的部分实施方式中，图案化钼钽氧化物层中氧的原子百分比含量系约介于5％至60％之间。
于本发明的部分实施方式中，图案化钼钽氧化物层的厚度系介于约50埃～约600埃之间。
于本发明的部分实施方式中，图案化金属层的厚度系介于约50埃～约10000埃之间。
于本发明的部分实施方式中，图案化钼钽氧化物层于可见光范围内的反射率介于约2％至约20％之间。
于本发明的部分实施方式中，金属结构的侧表面与底表面之间具有一夹角，且该夹角约介于10度至80度之间。
根据本发明的部分实施方式，显示面板包含第一基板、第二基板、显示介质层、图案化钼钽氧化物层以及图案化金属层。第一基板具有外表面、内表面、以及连接外表面与内表面的第一侧边，且外表面作为显示面板的显示面。第二基板具有外表面、内表面、以及连接外表面与内表面的第二侧边，且第二基板的内表面对于第一基板的内表面，其中，第一侧边与第二侧边位于显示面板的同一侧，且第一侧边实质上对齐或超出第二侧边。显示介质层设置于第一基板与第二基板之间。图案化钼钽氧化物层设置于第一基板的内表面。图案化金属层设置于图案化钼钽氧化物层与第二基板的内表面之间。
于本发明的部分实施方式中，显示面板包含背光元件，用以向第二基板提供一光线，其中第二基板位于第一基板与背光元件之间，且光线依序经过第二基板、显示介质层与第一基板。
于本发明的部分实施方式中，图案化金属层包括栅极线、栅极、共通线、数据线、源极或漏极的其中至少一者。
于本发明的部分实施方式中，图案化钼钽氧化物层中钽的原子百分比含量约介于2％至12％之间，且钼的原子百分比含量与氧的原子百分比含量都大于钽的原子百分比含量。
于本发明的部分实施方式中，图案化钼钽氧化物层中氧的原子百分比含量约介于5％至60％之间。
于本发明的部分实施方式中，图案化钼钽氧化物层的厚度介于约50埃～约600埃之间。
根据本发明的部分实施方式，制作金属结构的方法包含提供一第一基板；于该第一基板的内表面上形成一钼钽氧化物层，其中该钼钽氧化物层包括一钼钽氧化物，其中该钼钽氧化物中钽的原子百分比含量约介于2％至12％之间，且钼的原子百分比含量与氧的原子百分比含量皆大于钽的原子百分比含量；于该钼钽氧化物层上形成一金属层；以及对该钼钽氧化物层与该金属层进行一图案化工艺，以形成一图案化钼钽氧化物层以及一图案化金属层。
于本发明的部分实施方式中，对该钼钽氧化物层与该金属层进行一图案化工艺的步骤包含于金属层上形成图案化光刻胶层：以及采用酸性蚀刻液，以图案化光刻胶层为屏蔽对钼钽氧化物层与金属层进行蚀刻。
于本发明的部分实施方式中，对钼钽氧化物层与该金属层进行图案化工艺的步骤包含采用碱性去光刻胶液，去除图案化光刻胶层。
于本发明的部分实施方式中，钼钽氧化物中氧的原子百分比含量系约介于5％至60％之间。
于本发明的部分实施方式中，于第一基板上形成该钼钽氧化物层的步骤包括进行非反应性溅镀(non-reactive sputtering)工艺。
于本发明的部分实施方式中，图案化钼钽氧化物层的厚度系介于约50埃～约600埃之间。
于本发明的部分实施方式中，图案化钼钽氧化物层于可见光范围内的反射率介于约2％至约20％之间。
附图说明
图1A为根据本发明的部分实施方式的显示面板的剖面示意图。
图1B为本发明的一实施例的显示面板的上视图。
图1C为沿图1B中剖线1B-1B所绘示的剖面示意图。
图1D为沿图1B中剖线1C-1C所绘示的剖面示意图。
图2A至图2E为根据本发明的部分实施方式的金属结构于其制作方法的多个阶段的剖面示意图。
图3A至图3D为根据本发明的部分实施方式的金属结构的扫描式电子显微镜图。
图4A至图4D为根据本发明的部分实施方式的金属结构的穿透式电子显微镜图。
图5为根据本发明的部分实施方式的金属结构的反射频谱图。
其中，附图标记：
100：显示面板 320’：图案化金属层
110：背光元件 330：图案化光刻胶
112：光源 400：金属结构
114：导光板 410’：图案化钼钽氧化物层
120：第一基板 420’：图案化金属层
122：外表面 DL：数据线
124：内表面 GL：栅极线
126：第一侧边 CL：共通线
130：显示介质层 GI：栅极介电层
140：第二基板 AD：主动元件
142：外表面 PE：像素电极
144：内表面 PA：像素区域
146：第二侧边 SL：半导体层
150：软性电路板 GE：栅极
160：电路板 SE：源极
170：壳体 DE：漏极
180：保护层 Q：夹角
300：金属结构 1B-1B：剖线
310：钼钽氧化物层 1C-1C：剖线
310’：图案化钼钽氧化物层 UC：标记
320：金属层
I:显示面
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式为之。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件”上”或”连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反地，当元件被称为”直接在另一元件上”或”直接连接到”另一元件时，不存在中间元件。如本文所使用的，”连接”可以指物理及/或电性连接(或称为耦接)。然而，电性连接(或称为耦接)系为二元件间存在其它元件。
应当理解，尽管术语“第一”与“第二”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下”或“下面”可以包括上方和下方的取向。
本文使用的“约”或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1A为根据本发明的部分实施方式的显示面板100的剖面示意图。显示面板100包含第一基板120、显示介质层130以及第二基板140。显示介质层130设置于第一基板120与第二基板140之间。显示介质层130可为自发光材料(例如有机发光层或微型发光二极管)或非自发光材料(例如液晶层或电泳层)。于本实施例中，显示介质层130以非自发光材料(例如液晶层)为范例，则显示面板100可选择性的更设置背光元件110，其用以向第二基板140提供光线。第二基板140位于第一基板120与背光元件110之间，且光线依序经过第二基板140、显示介质层130与第一基板120。于本实施方式中，背光元件110可采用侧入式的设计，且背光元件110可包含光源112、导光板114或其他适合元件，而光源112可包含无机发光源、有机发光源、或其它合适的材料、或前述的组合。于部份实施方式中，背光元件110可采用直下式的设计，且背光元件110可包含光源112或其他适合元件。于其它实施方式中，当显示介质层130为自发光材料时，可以省略背光元件110的配置。
第一基板120具有外表面122、内表面124以及连接外表面122与内表面124的第一侧边126，且外表面122作为显示面板100的显示面I。于本发明的部分实施方式中，第一基板120的内表面124上设置有金属结构。藉以控制显示介质层130。举例而言，第一基板120可为主动元件阵列基板，例如薄膜晶体管基板。
第二基板140具有外表面142、内表面144、以及连接外表面142与内表面144的第二侧边146，且第二基板140的内表面144面对第一基板120的内表面124。于一实施例中，第一侧边126与第二侧边146皆位于显示面板100的同一侧，且第一侧边126实质上对齐或超出第二侧边146。举例而言，第二基板140可为彩色滤光基板或一般基板。
显示面板100还可包含软性电路板150、电路板160以及壳体170。软性电路板150贴合第一基板120，用以将第一基板120以及第二基板140上的电路连接至电路板160。壳体170用以装载上述显示面板100的各种元件。于此，借由设置第一基板120(例如主动元件阵列基板)邻近用户(例如:第一基板120提供显示面I(例如:图1A的空白箭头处)，能够减少额外设置框体(未标示)遮蔽软性电路板150等电路配置，进而达到窄边框的效果。
图1B为本发明的一实施例的显示面板100的局部上视图。图1C为沿图1B中剖线1B-1B所绘示的剖面示意图。图1D为沿图1B中剖线1C-1C所绘示的剖面示意图。同时参照图1A至图1D。
显示面板100可包括数据线DL、栅极线GL、栅极介电层GI、主动元件AD以及像素电极PE，设置于第一基板120的内表面124上。于部份实施例中，显示面板100可选择性更包含共通线CL或其它合适的线路。数据线DL与栅极线GL交错，以定义多个像素区域PA，但不限于此。于部份实施例中，一个像素区域PA包括至少一个主动元件AD以及至少一个像素电极PE，且像素电极PE电性连接主动元件AD。于部份实施例中，一个像素区域PA可包含至少一条数据线DL与至少一条栅极线GL或其它合适的线路。
主动元件AD包括半导体层SL、栅极GE、源极SE、漏极DE。源极SE、漏极DE分别电性连接半导体层SL的两端，栅极GE用以控制半导体层SL的两端导通与否。栅极GE与半导体层SL由栅极介电层GI隔开。于部分实施方式中，栅极GE电性连接栅极线GL，源极SE电性连接数据线DL，漏极DE电性连接像素电极PE。借此，主动元件AD可经由栅极线GL的控制导通数据线DL与像素电极PE。于本实施方式中，主动元件AD较佳为底部栅极型薄膜晶体管(Bottom Gate-TFT)，例如:栅极GE位于半导体层SL与第一基板120的内表面124之间。在其他实施例中，主动元件AD也可以是顶部栅极型薄膜晶体管(Top Gate-TFT)，例如:半导体层SL位于栅极GE与第一基板120的内表面124之间。
此外，像素电极PE和主动元件AD之间亦设有保护层180。于此，栅极介电层GI与保护层180采用绝缘材料，包含无机材料(例如：氧化硅、氮化硅、氮氧化硅或其它合适的材料)、有机材料(例如：无色或有色光刻胶、聚亚酰胺、苯并环丁烯或其它合适的材料)或其它合适的材料。
于此，由于以第一基板120(例如主动元件阵列基板)邻近用户(例如:主动元件阵列基板提供显示面I(例如:图1A的空白箭头处))，因此第一基板120上的各个金属及/或合金层的材料容易反射光线，而影响视觉效果。于本发明的多个实施方式中，可以借由低反射层(例如:金属或合金层)的设置降低反射率。于一较佳实施例中，第一基板120可不需额外设置黑色矩阵(Black Matrix)，借此增加显示面板100的开口率，然本发明并不以此为限，本领域技术人员可示实际需求做选择。
详细而言，参照图1C与图1D，于本发明的部分实施方式中，第一基板120的内表面124上的栅极线GL、可选择性设置的共通线CL、主动元件AD的栅极GE、或其它合适的线路、或前述线路中的任一者，可以由一图案化金属层320’所形成。此图案化金属层320’与第一基板120的内表面124之间还设有图案化钼钽氧化物层310’。举例而言，图案化钼钽氧化物层310’设置于第一基板120的内表面124与图案化金属层320’之间，图案化钼钽氧化物层310’与图案化金属层320’合称为金属结构300。其中，图案化金属层320’可为单层或多层结构，且其材料可包含金属、合金、或其盐类、或其它具有反射率的材料。图案化钼钽氧化物层310’也可为单层或多层结构。
于本发明的部分实施方式中，第一基板120的内表面124上的数据线DL、主动元件AD的源极SE、漏极DE、或其它合适的线路、或前述线路中的任一者，可以由一图案化金属层420’所形成。若以底部栅极型薄膜晶体管(BottomGate-TFT)为范例，此图案化金属层420’与栅极介电层GI之间还设有图案化钼钽氧化物层410’。举例而言，图案化钼钽氧化物层410’设置于栅极介电层GI上，图案化金属层420’设置于该图案化钼钽氧化物层410’上。若以顶部栅极型薄膜晶体管(Top Gate-TFT)为范例，此图案化金属层420’与第一基板120的内表面124之间还设有图案化钼钽氧化物层410’。举例而言，图案化金属层420’设置于该图案化钼钽氧化物层410’上。图案化钼钽氧化物层410’与图案化金属层420’合称为金属结构400。其中，图案化金属层420’可为单层或多层结构，且其材料可包含金属、合金、或其盐类、或其它具有反射率的材料。图案化钼钽氧化物层410’也可为单层或多层结构。
借此，图案化钼钽氧化物层310’、410’可以防止从第一基板120的外表面122进入显示面板100的光线被图案化金属层320’、420’反射，而影响观察者的视觉效果。
于此，图案化钼钽氧化物层310’、410’的厚度可介于约50埃～约600埃之间，图案化金属层320’、420’的厚度可介于约50埃～约10000埃之间，但不限于此。
于本发明的部分实施方式中，图案化钼钽氧化物层310、410中钽的原子百分比(atomic percent)含量介于约2％至约12％之间，钼的原子百分比含量与氧的原子百分比含量皆大于钽的原子百分比含量。此含量设置能够降低或消除图案化钼钽氧化物层在图案化过程中的过蚀(over etching)问题。于部分实施方式中，图案化钼钽氧化物层310’、410’中氧的原子百分比含量可介于约5％至约60％之间。若钼钽氧化物中不存在其它元素或杂质，则钼原子百分比+钽原子百分比+氧原子百分比的总和约等于100％，无单位；若钼钽氧化物中存在其它元素或杂质，则除了前述的原子百分比总和之外，要再加上其它元素或杂质的总和约等于100％，无单位。
于本实施例中，可选择性更包含共通电极CE设置于第二基板140上，但本发明不以此为限，共通电极CE可选择设置于第一基板120或第二基板140的其中一者上。虽然在此以上下电极的配置为例，但本发明不以此为限。于部分实施方式中，前述金属结构300、400可以配置于横向电场效应液晶显示面板(In-Plane-Switching,IPS)面板中。或者，于其他实施方式中，前述金属结构300、400可以配置于多区域垂直配向型(Multi-domain VerticalAlignment,MVA)液晶显示面板中。
图2A至图2E为根据本发明的部分实施方式的金属结构300于其制作方法的多个阶段的剖面示意图。以下详细介绍金属结构300的制造方法。
参照图2A。提供第一基板120，并于第一基板120的内表面124上形成钼钽氧化物层310，钼钽氧化物层310的厚度可介于约50埃～约600埃之间，其中钼钽氧化物层310包括钼钽氧化物。于本发明的部分实施方式中，于第一基板120上形成钼钽氧化物层310的步骤包括进行非反应性溅镀(non-reactive sputtering)工艺或反应性溅镀(reactivesputtering)工艺。于一实施例中，以非反应性溅镀工艺为例，可以采用物理气相沉积法(physical vapor deposition；PVD)。于本实施例中，在不通入反应性气体(例如:氧气、氮气、或其它合适的气体、或前述气体的混合)进行物理气相沉积，可增加钼钽氧化物层310成膜的均匀性。
参照图2B。于钼钽氧化物层310上形成一金属层320。金属层320的厚度可介于约50埃～约10000埃之间。金属层320的材料可以是铝、铜、银、钛、钼、钽、铌、镁、锌或钕的其中至少一者、上述材料的金属复合层、上述材料的合金、上述材料的盐类、或其他适合的金属导电材料。于本实施例中，金属层320为单层金属层，但本发明不以此为限，金属层320亦可为金属材料的迭合结构，或其它材料与金属材料的迭合结构。
参照图2C至图2E。对钼钽氧化物层310与金属层320进行一图案化工艺，以形成一图案化钼钽氧化物层310’以及一图案化金属层320’，合称金属结构300。
详细而言，首先，参照图2C，于金属层320上形成图案化光刻胶330。图案化光刻胶330可以经由涂布一光刻胶层、局部曝光该光刻胶层以及移除经曝光/未经曝光的光刻胶层而形成。图案化光刻胶330可为正型光刻胶或负型光刻胶，本发明并不以此为限。
接着，参照图2D，以图案化光刻胶330为屏蔽，对金属层320以及钼钽氧化物层310进行蚀刻，而形成图案化金属层320’以及图案化钼钽氧化物层310’，合称金属结构300。如前所述，图案化金属层320’可包含栅极线GL、可选择性设置的共通线CL、主动元件AD的栅极GE(参考图1B至图1D)或与其它合适的线路中的任一者。于部分实施方式中，此蚀刻以采用酸性蚀刻液进行，例如双氧水、硫酸或其组合，但不限于此，可依金属结构300的成份加以选择合适的蚀刻液成份。
再来，参照图2E，去除图案化光刻胶330，以利于其他层体设置于图案化金属层320’上。于部分实施方式中，此去除图案化光刻胶330，较佳采用碱性去光刻胶液进行。经历酸性蚀刻液与碱性去光刻胶液，金属结构300邻近第一基板120的一侧(例如金属结构300的图案化钼钽氧化物层310’)可能会有侧蚀(undercut)的问题。此侧蚀问题可经由调整图案化钼钽氧化物层310’中的钽原子百分比含量而获得改善，可参照图3A至图3D与图4A至图4D。于部分实施方式中，理想上，金属结构300的侧表面300A与底表面300B之间具有夹角Q，该夹角Q介于约10度至约80度之间。
虽然在此仅提到金属结构300(参照图1B、图2E)的制作方法，但应了解到，金属结构400(参照图1B)亦可采用相同的制作方法(参照图3A至图3D)形成。图案化金属层420’(参照图1B)可为数据线DL以及主动元件AD的源极SE或漏极DE或与其它合适的线路中的任一者。图案化金属层420’的材料可以与图案化金属层320’实质上相同或不同。举例而言，图案化金属层420’(参照图1B)的材料可以是铝、铜、银、钛、钼、钽、铌、镁、锌或钕的其中至少一者、上述材料的金属复合层、上述材料的合金、上述材料的盐类、或其他适合的金属导电材料。图案化钼钽氧化物层310’、410’的可以采用原子百分比实质上相同或不同的材料。金属结构400(参照图1B)的其他细节大致如同金属结构300的制作方法，在此不再赘述。
图3A至图3D为根据本发明的部分实施方式的各种原子比例的金属结构300(参照图2D)在蚀刻后尚未去光刻胶前的扫描式电子显微镜(Scanning Electron Microscope；SEM)图。图3A至图3D中金属结构300(参照图2D)的图案化钼钽氧化物层310’的钽(tantalum；Ta)原子比例分别为约0％、约2％、约4％以及约6％。由图可知，在钽原子比例约为0％时，金属结构300具有明显的侧蚀(undercut)。如图3A所示，在标记UC处，金属结构300的边缘处有一凹槽，而与第一基板120并未相连，即为侧蚀现象。随着钽原子比例的提升，侧蚀的程度逐渐降低。如图3B至图3D所示，金属结构300的边缘处的凹槽，随着钽原子比例的升高逐渐缩小。
虽然图3A至图3D中金属结构300(参照图2D)仅经历过酸性蚀刻液，尚未碱性去光刻胶液，但已可看出，侧蚀的程度与钽的关系。
图4A至图4D为根据本发明的部分实施方式的各种原子比例的金属结构300(参照图2E)在去光刻胶后的穿透式电子显微镜(Transmission Electron Microscope；TEM)图。图4A至图4D中金属结构300(参照图2E)的图案化钼钽氧化物层的钽(tantalum；Ta)原子比例分别为约6％、约8％、约10％以及约12％。由图可知，而随着钽原子比例的提升，侧蚀(undercut)的程度逐渐降低。然而，随着钽原子比例的提升，所需的蚀刻时间也逐间增长。本实施例中，图案化金属层320’材料以铜为例，图3A至图3D中的金属结构300(参照图2E)蚀刻分别经历约108秒、约120秒、约135秒、约148秒的蚀刻时间，才能达到图案化金属结构300的效果，然此蚀刻时间可随测试条件不同，此仅为说明材料组成的不同所造成蚀刻时间相对的关系。
据此，本发明的部分实施方式中，设计钼钽氧化物中钽的原子百分比含量约介于2％至12％之间，以降低侧蚀(undercut)的程度并提升工艺效率。在此设计下，钼的原子百分比含量与氧的原子百分比含量皆大于钽的原子百分比含量。于本发明的部分实施方式中，钼钽氧化物中氧的原子百分比含量系约介于5％至60％之间。其中，钼钽氧化物中钽、钼、氧的原子百分比可以透过能量散布分析仪(Energy Dispersive Spectroscopy；EDS)，分析图案化钼钽氧化物层310’(参照图2D、图2E)中的元素含量而获知。
图5为根据本发明的部分实施方式的金属结构300的反射频谱图。编号1至4分别代表图案化钼钽氧化物层310’(参照图2E)的钽(tantalum；Ta)原子比例分别为约6％、约8％、约10％以及约12％的金属结构300(参照图2E)的反射率。如图所示，金属结构300(即图案化金属层320’以及图案化钼钽氧化物层310’)于可见光范围内的反射率约介于2％至20％之间，能达到降低环境光反射，而避免观察者的视觉效果受到影响。
于本发明的多个实施方式中，借由设置主动元件阵列基板邻近用户(亦即主动元件阵列基板提供显示面)，能够避免电路配置占据显示的边框，进而达到窄边框的效果。再者，在主动元件阵列基板中，设计低反射层位于金属层与基板之间，能够降低环境光的反射，以达到更好的视觉效果。据此，本发明的实施方式中的显示面板，能达到窄边框或全平面无边框(four side bezel-less)、有效防止光线反射、且不降低显示亮度的效果。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (18)

1.一种金属结构，其特征在于，包括：
一图案化钼钽氧化物层，设置于一第一基板上，其中该图案化钼钽氧化物层中钽的原子百分比含量系介于2％至12％之间，钼的原子百分比含量与氧的原子百分比含量都大于钽的原子百分比含量；以及
一图案化金属层，设置于该图案化钼钽氧化物层上。
2.根据权利要求1所述的金属结构，其特征在于，该图案化钼钽氧化物层中氧的原子百分比含量系介于5％至60％之间。
3.根据权利要求1所述的金属结构，其特征在于，该图案化钼钽氧化物层的厚度系介于之间。
4.根据权利要求1所述的金属结构，其特征在于，该图案化金属层的厚度系介于之间。
5.根据权利要求1所述的金属结构，其特征在于，该金属结构于可见光范围内的反射率介于2％至20％之间。
6.根据权利要求1所述的金属结构，其特征在于，该金属结构的侧表面与底表面之间具有一夹角，且该夹角介于10度至80度之间。
7.一种显示面板，其特征在于，包含：
一第一基板，具有一外表面、一内表面、以及一连接该第一基板的该外表面与该内表面的第一侧边，且该外表面作为该显示面板的显示面；
一第二基板，具有一外表面、一内表面、以及一连接该第二基板的该外表面与该内表面的第二侧边，且该第二基板的该内表面对应于该第一基板的该内表面，其中，该第一侧边与该第二侧边位于该显示面板的同一侧，且该第一侧边实质上对齐或超出该第二侧边；
一显示介质层，设置于该第一基板与该第二基板之间；
一图案化钼钽氧化物层，设置于该第一基板的内表面；以及
一图案化金属层，设置于该图案化钼钽氧化物层与该第二基板的内表面之间；
其中该图案化钼钽氧化物层中钽的原子百分比含量介于2％至12％之间，且钼的原子百分比含量与氧的原子百分比含量都大于钽的原子百分比含量。
8.根据权利要求7所述的显示面板，其特征在于，更包含：
一背光元件，用以向该第二基板提供一光线，其中该第二基板位于该第一基板与该背光元件之间，且该光线依序经过该第二基板、该显示介质层与该第一基板。
9.根据权利要求7所述的显示面板，其特征在于，该图案化金属层包括一栅极线、一栅极、一共通线、一数据线、一源极或一漏极的其中至少一者。
10.根据权利要求7所述的显示面板，其特征在于，该图案化钼钽氧化物层中氧的原子百分比含量介于5％至60％之间。
11.根据权利要求7所述的显示面板，其特征在于，该图案化钼钽氧化物层的厚度介于之间。
12.一种制作金属结构的方法，其特征在于，包含：
提供一第一基板；
于该第一基板的内表面上形成一钼钽氧化物层，其中该钼钽氧化物层包括一钼钽氧化物，其中该钼钽氧化物中钽的原子百分比含量介于2％至12％之间，且钼的原子百分比含量与氧的原子百分比含量皆大于钽的原子百分比含量；
于该钼钽氧化物层上形成一金属层；以及
对该钼钽氧化物层与该金属层进行一图案化工艺，以形成一图案化钼钽氧化物层以及一图案化金属层。
13.根据权利要求12所述的制作金属结构的方法，其特征在于，对该钼钽氧化物层与该金属层进行一图案化工艺的步骤包含：
于该金属层上形成一图案化光刻胶层：以及
采用一酸性蚀刻液，以该图案化光刻胶层为屏蔽对该钼钽氧化物层与该金属层进行蚀刻。
14.根据权利要求13所述的制作金属结构的方法，其特征在于，对该钼钽氧化物层与该金属层进行一图案化工艺的步骤包含：
采用一碱性去光刻胶液，去除该图案化光刻胶层。
15.根据权利要求12所述的制作金属结构的方法，其特征在于，该钼钽氧化物中氧的原子百分比含量介于5％至60％之间。
16.根据权利要求12所述的制作金属结构的方法，其特征在于，于该第一基板上形成该钼钽氧化物层的步骤包括进行一非反应性溅镀工艺。
17.根据权利要求12所述的制作金属结构的方法，其特征在于，该图案化钼钽氧化物层的厚度介于之间。
18.根据权利要求12所述的制作金属结构的方法，其特征在于，该图案化钼钽氧化物层于可见光范围内的反射率介于2％至20％之间。
CN201711373560.1A 2017-12-19 2017-12-19 金属结构及其制作方法与应用的显示面板 Active CN108121098B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201711373560.1A CN108121098B (zh) 2017-12-19 2017-12-19 金属结构及其制作方法与应用的显示面板
JP2020532745A JP2021505971A (ja) 2017-12-19 2017-12-27 金属構造、その作成方法及びそれを応用した表示パネル
PCT/CN2017/118978 WO2019119490A1 (zh) 2017-12-19 2017-12-27 金属结构及其制作方法与应用的显示面板
EP17935068.1A EP3731000A4 (en) 2017-12-19 2017-12-27 METAL STRUCTURE, ITS MANUFACTURING PROCESS AND DISPLAY PANEL APPLIED THEREIN
TW107103680A TWI669559B (zh) 2017-12-19 2018-02-01 金屬結構及其製作方法與應用之顯示面板
US16/205,938 US10852605B2 (en) 2017-12-19 2018-11-30 Metal structure and method for fabricating same and display panel using same
US17/080,313 US11556036B2 (en) 2017-12-19 2020-10-26 Metal structure and method for fabricating same and display panel using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711373560.1A CN108121098B (zh) 2017-12-19 2017-12-19 金属结构及其制作方法与应用的显示面板

Publications (2)

Publication Number Publication Date
CN108121098A CN108121098A (zh) 2018-06-05
CN108121098B true CN108121098B (zh) 2019-08-06

Family

ID=62229328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711373560.1A Active CN108121098B (zh) 2017-12-19 2017-12-19 金属结构及其制作方法与应用的显示面板

Country Status (6)

Country Link
US (2) US10852605B2 (zh)
EP (1) EP3731000A4 (zh)
JP (1) JP2021505971A (zh)
CN (1) CN108121098B (zh)
TW (1) TWI669559B (zh)
WO (1) WO2019119490A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678579B (zh) 2017-12-19 2019-12-01 友達光電股份有限公司 顯示面板以及顯示裝置
KR102526507B1 (ko) * 2018-07-17 2023-04-26 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 배선 기판 및 이를 포함하는 표시 장치
CN113168039A (zh) * 2019-08-20 2021-07-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112259557B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 显示面板及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727259B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 반도체 장치의 배선 형성방법
WO2008134439A1 (en) 2007-04-27 2008-11-06 H.C. Starck Inc. Tantalum based alloy that is resistant to aqueous corrosion
KR20220031135A (ko) * 2009-09-16 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
AT13879U1 (de) 2013-10-04 2014-10-15 Plansee Se Berührungssensoranordnung
KR20150142139A (ko) * 2014-06-10 2015-12-22 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN104730603B (zh) 2015-04-01 2017-10-17 京东方科技集团股份有限公司 一种防反射层叠结构及其制作方法、基板和显示装置
KR20160128518A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN104765191B (zh) * 2015-04-30 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104898886A (zh) * 2015-06-19 2015-09-09 京东方科技集团股份有限公司 一种基板及其制备方法、触控显示屏
CN104880879A (zh) * 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105093654B (zh) 2015-08-27 2018-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN105204692B (zh) * 2015-10-28 2018-01-26 京东方科技集团股份有限公司 一种触摸屏、显示装置及显示装置的显示驱动方法
JP6138400B1 (ja) * 2016-02-01 2017-05-31 株式会社ワコム 電子ペン
TWI591820B (zh) * 2016-03-30 2017-07-11 友達光電股份有限公司 低反射金屬結構、顯示面板及其製作方法
CN106646975A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
KR20190001629A (ko) * 2017-06-26 2019-01-07 삼성디스플레이 주식회사 발광소자 및 표시패널의 제조방법
KR102543167B1 (ko) * 2017-09-15 2023-06-13 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
KR102390321B1 (ko) * 2017-09-27 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
TWI669559B (zh) 2019-08-21
TW201928480A (zh) 2019-07-16
WO2019119490A1 (zh) 2019-06-27
US11556036B2 (en) 2023-01-17
CN108121098A (zh) 2018-06-05
US20210041751A1 (en) 2021-02-11
JP2021505971A (ja) 2021-02-18
US20190187529A1 (en) 2019-06-20
EP3731000A4 (en) 2021-09-15
EP3731000A1 (en) 2020-10-28
US10852605B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
CN108121098B (zh) 金属结构及其制作方法与应用的显示面板
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
US9285631B2 (en) Display device, transflective thin film transistor array substrate and manufacturing method thereof
EP3214492A1 (en) Coa substrate and manufacturing method thereof and display device
US9946105B2 (en) Opposed substrate, method for fabricating the same and display device
JP6315966B2 (ja) アクティブマトリックス基板およびその製造方法
WO2017031908A1 (zh) 阵列基板及其制作方法和显示装置
US20160343735A1 (en) Array substrate, its manufacturing method and display device
WO2016177213A1 (zh) 阵列基板及其制造方法、显示装置
US6461886B1 (en) Method of manufacturing a semiconductor device
CN101304033A (zh) 显示装置和显示装置的制造方法
CN101676781A (zh) 影像显示系统及其制造方法
JP2007108737A (ja) 表示パネル用アレイ基板、その製造方法、これを有する表示パネル、及びこれを有する液晶表示装置
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
KR101474608B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101274685B1 (ko) 액정표시장치
US11822178B2 (en) Array substrate, fabrication method thereof, liquid crystal display panel and display device
TWI272424B (en) Liquid crystal display and fabricating the same
US20070148802A1 (en) Method for fabricating transflective liquid crystal display
US8125595B2 (en) Metal material and its manufacturing method, thin-film device and its manufacturing method, element-side substrate and its manufacturing method, and liquid crystal display and its manufacturing method
CN113219749B (zh) 主动元件阵列基板以及显示面板
US11886063B2 (en) Display panel motherboard, cutting method and manufacturing method thereof, display panel, and display device
WO2017008343A1 (zh) 反射式tft阵列面板及其制备方法和液晶显示器
JP5342731B2 (ja) 液晶表示装置とその製造方法
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant