[go: up one dir, main page]

CN108022934A - 一种薄膜的制备方法 - Google Patents

一种薄膜的制备方法 Download PDF

Info

Publication number
CN108022934A
CN108022934A CN201610986988.2A CN201610986988A CN108022934A CN 108022934 A CN108022934 A CN 108022934A CN 201610986988 A CN201610986988 A CN 201610986988A CN 108022934 A CN108022934 A CN 108022934A
Authority
CN
China
Prior art keywords
layer
silicon
silicon chip
oxide layer
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610986988.2A
Other languages
English (en)
Inventor
孙伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610986988.2A priority Critical patent/CN108022934A/zh
Priority to TW105137971A priority patent/TWI610336B/zh
Priority to US15/358,517 priority patent/US9824891B1/en
Priority to DE102017118860.6A priority patent/DE102017118860B4/de
Priority to FR1758203A priority patent/FR3058257B1/fr
Publication of CN108022934A publication Critical patent/CN108022934A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种薄膜的制备方法，属于SOI片的制备技术领域。通过在提供的高阻硅片上生长一层电介质材料(氧化硅)，再在电介质材料层上生长一层非晶硅，转移一层氧化硅在非晶硅上，使氧化层上存在单晶硅，从而制备出具有非晶硅层的SOI片，上述过程在特定工艺条件完成，所制备的薄膜(即带有非晶硅层的SOI片)主要用于射频设备。

Description

一种薄膜的制备方法
技术领域
本发明涉及SOI片的制备技术领域，具体涉及一种薄膜的制备方法，所制备的薄膜主要应用于射频设备。
背景技术
目前用于RF前端模组的材料如下：
1、SOQ(silicon on quartz石英上的硅)、SOS(silicon on sapphire蓝宝石上的硅)：SOQ和传统的SOI相同，它产生较低的漏电流，由于其较低的寄生电容，高频下电路性能得到了提高。SOS的优势在于其极好的电绝缘性，可有效防止杂散电流造成的辐射扩散到附近元件。SOQ和SOS这类衬底可以获得极好的射频性能，但这种结构非常少，因此它们非常昂贵。
2、高阻衬底硅：其电阻率在500ohm.cm以上，这种衬底比第一种差，这种衬底不受益于SOI类型结构优势，但是他们成本较低。
3、高阻SOI衬底：这类衬底具有结构优势，但表现出来的性能比第一种差。
形成低电阻层的一个原因是：由于低电阻率层在键合前表面可能存在污染物，在键合过程中，这些污染物被封装在粘结界面并能够扩散到高电阻率衬底；形成低电阻层另一个原因是：衬底中氧原子含量较高，必须进行热处理，使氧原子沉淀以获得高电阻衬底。然而，氧原子扩散、热处理过程导致所形成衬底的表面电阻率低。这两个原因目前难以控制。
4、在第三种的基础上通过加入缺陷层改进了高阻SOI衬底型衬底：为达到该目的，尝试了多技术，但都存在一些缺点：敏感于SOI制造及其后IC器件制造中过程发热，不易制出热稳定性好的材料。
发明内容
本发明的目的是针对现有技术中的不足之处，提供一种薄膜的制备方法，该薄膜是指带有非晶硅层的SOI片，SOI片中引用非晶硅层，非晶硅与氧化硅的有效结合能够有效抑制硅衬底的表面寄生电导，限制电容变化和减少产生的谐波的功率，从而使高阻SOI衬底电阻率的损失降至最低。
为实现上述目的，本发明所采用的技术方案如下：
一种薄膜的制备方法，即带有非晶硅层的SOI片的制备方法，包括如下步骤：
(1)提供高阻硅片(硅片电阻率大于1000ohm.cm)，清洗后在其表面依次制备氧化硅层和非晶硅层，氧化硅层厚度为150-300A，非晶硅层的厚度为1-5μm；其中：对高阻硅片依次采用DHF、SC1和SC2清洗，除去硅片表面自然氧化层及污染物，然后再在高阻硅片表面制备氧化硅层。
在高阻硅片表面制备氧化硅层的过程为：将高阻硅片置于氧化炉中，氧化温度为1060-1150℃，通过控制氧化时间制备所需厚度的氧化硅层，然后依次采用SC1、SC2进行清洗，去除表面污染物。
在高阻硅片表面制备氧化硅层后，再在氧化硅层表面制备非晶硅层，制备非晶硅层是通过LPCVD(低压化学气相沉积)的方式，生长压力为0.1-5.0Torr，反应温度为300℃-900℃；制备非晶硅层后的高阻硅片依次采用SC1、SC2清洗，以去除表面杂质。
(2)提供低阻硅片(电阻率小于100ohm.cm)，清洗后在其表面制备氧化硅层，氧化硅层厚度为2000-10000A；其中：
对低阻硅片依次采用DHF、SC1和SC2清洗，除去硅片表面自然氧化层及污染物，然后再在低阻硅片表面制备氧化硅层。
在低阻硅片上制备氧化硅层的过程为：将低阻硅片置于氧化炉中，氧化温度在950-1020℃，根据氧化时间控制所得氧化硅层厚度；然后将制备有氧化硅层的低阻硅片依次采用SC1、SC2清洗，以去除表面污染物。
(3)将步骤(2)制备有氧化硅层的低阻硅片进行氢离子注入，使氢离子穿透氧化硅层注入到硅片，并达到所需深度，然后依次采用SPM、DHF、SC1、SC2进行清洗；
(4)将步骤(1)处理后的高阻硅片和步骤(3)处理后的低阻硅片通过键合方式成为一个整体，然后进行200-450℃条件下的退火处理，退火后将键合后的整体依次采用SC1、SC2清洗；
(5)将步骤(4)键合后的整体采用微波裂片设备进行裂片，裂片温度低于400℃，即获得带有非晶层的SOI片；
(6)将裂片后获得的带有非晶层的SOI片进行清洗，清洗过程为：依次采用SPM、DHF、SC1、SC2进行清洗，去除SOI表面的硅渣及其他污染物；清洗后在1000-1500℃条件下进行退火处理；
(7)将步骤(6)退火处理后的带有非晶层的SOI片先采用DHF清洗，以去除高温退火带来的氧化层，然后再依次采用SC1、SC2，以去除化学液及表面污染物，最后进行CMP工艺，使其顶层硅达到所需求的厚度，即获得所需规格的带有非晶层的SOI片成品。
本发明所制备的带有非晶硅层的SOI片具有以下优点：
1、非晶硅与氧化硅结合的技术优势是高缺陷密度。非晶硅与氧化硅结合层的应用，有效的抑制了硅衬底的表面寄生电导，限制电容变化和减少产生的谐波的功率。
2、非晶层冻结载流子使硅材料成为真正的高阻。减少高阻SOI衬底的PSC(寄生表面电导)。
3、本发明非晶硅技术的优势是高缺陷密度，高热稳定性的非晶硅层的应用与键合过程相容。阻挡了氧化层下的电势，限制电容变化和减少产生的谐波的功率。
4、非晶层高阻SOI衬底减少RF衬底损失，非晶层+高阻硅增加衬底线性特性，非晶层高阻SOI衬底减少直流电压偏置，且与CMOS兼容，降低了射频的损耗。
5、本发明可以制造高质量的元器件，制造成本低。
附图说明
图1为本发明工艺流程图；图中：(a)高阻硅片；(b)制备氧化硅层；(c)制备非晶硅层；(d)低阻硅片；(e)制备有氧化硅层的低阻硅片；(f)氢离子注入；(g)键合；(h)微波裂片。
具体实施方式
以下结合附图及实施例详述本发明。
实施例1：
本实施例提供一种薄膜的制备方法，该薄膜是指带有非晶硅层的SOI片，其制备包括如下步骤：
1、提供高阻硅片(硅片电阻率大于1000ohm.cm)，并对其表面依次使用DHF、SC1和SC2清洗，以除去硅片表面自然氧化层及污染物；使用测试设备测试硅片表面颗粒情况，符合要求的硅片，进行下一步(图1(a))。
2、参考图1(b)，在高阻硅片的表面上制备氧化硅层，生长的氧化层厚度在200A左右；制备过程为：将高阻硅片置于氧化炉中，氧化温度为1100℃左右；然后依次采用SC1、SC2进行清洗，去除表面污染物。使用测试设备测试硅片表面颗粒情况、使用测试设备测试氧化硅的厚度及其他各项参数(比如氧化硅层的颗粒，电学参数)，选择符合要求的硅片，进行下一步。
3、在图1(b)的基础上，通过LPCVD(低压化学气相沉积)的方式，生长压力为0.1-5.0Torr，反应温度为300℃-900℃，在氧化硅层上制备非晶硅层(图1(c))，非晶硅层的厚度为1-5μm；制备非晶硅层后的高阻硅片依次采用SC1、SC2清洗，以去除表面杂质。使用测试设备测试长出的非晶硅的厚度，厚度在其范围内的硅片，进行下一步。
4、提供低阻硅片(电阻率小于100ohm.cm)，依次采用DHF、SC1、SC2进行清洗，以除去硅片表面自然氧化层及污染物(图1(d))。使用测试设备测试表面颗粒是否合格及几何参数情况，选择合格的硅片进行下一步。
5、在步骤(4)的低阻硅片上制备氧化硅层，厚度为2000-10000A，制备过程为：将低阻硅片置于氧化炉中，氧化温度在1000℃左右；将制备有氧化硅层的低阻硅片依次采用SC1、SC2清洗，以去除表面污染物(图1(e))。使用测试设备测试得到硅片的氧化层厚度及表面状态，选择合适的氧化硅片进行下一步。
6、将步骤(5)制备氧化硅层的低阻硅片进行氢离子注入，使氢离子穿透氧化硅层注入到硅片，并达到所需深度(图1(f))，然后依次采用SPM、DHF、SC1、SC2进行清洗。对硅片进行测试，选择合格的硅片进行下一步。
7、将步骤(3)和步骤(6)处理后的高阻硅片和低阻硅片通过键合成为一个整体，然后进行低温退火；退火温度为200-450℃，通过退火增加硅片之间键合力的强度(图1(g))；然后进行SONOSCAN D9600TM C-SAM测试，SONOSCAN D9600TM C-SAM测试，测试后依次采用SC1、SC2清洗。选择合格的硅片(键合后没有空洞)进行下一步。
8、将步骤(7)键合后的整体采用微波裂片设备进行裂片，裂片温度低于400℃，即获得带有非晶层的SOI片(图1(h))。裂片后对片的硅可以重复利用(硅片厚度达不到要求时报废)。所述微波裂片设备为申请号为201220360782.6(专利名称：一种微波裂片设备)的专利中公开的设备。
9、将裂片后获得的带有非晶层的SOI片依次采用SPM、DHF、SC1、SC2进行清洗，去除SOI表面的硅渣及其他污染物。进行膜厚测试(测试顶层硅的厚度)，选择合格的SOI进行下一步。
10、将清洗后的带有非晶层的SOI片进行高温退火，退火温度为1000-1500℃，以去除注入带来的损伤，修复晶格。
11、将经步骤(10)处理后的带有非晶层的SOI片先采用DHF清洗，以去除高温退火带来的氧化层，然后再依次采用SC1、SC2，以去除化学液及表面污染物。
12、经步骤(11)处理后的带有非晶层的SOI片进行CMP工艺，使其顶层硅达到所需求的厚度。然后进行各项测试(例如：表面金属、颗粒、几何参数、电阻率、膜厚、粗糙度等)。

Claims (9)

1.一种薄膜的制备方法，其特征在于：所述薄膜即带有非晶硅层的SOI片，其制备方法包括如下步骤：
(1)提供高阻硅片，清洗后在其表面依次制备氧化硅层和非晶硅层，氧化硅层厚度为150-300A，非晶硅层的厚度为1-5μm；
(2)提供低阻硅片，清洗后在其表面制备氧化硅层，氧化硅层厚度为2000-10000A；
(3)将步骤(2)制备有氧化硅层的低阻硅片进行氢离子注入，使氢离子穿透氧化硅层注入到硅片，并达到所需深度，然后依次采用SPM、DHF、SC1、SC2进行清洗；
(4)将步骤(1)处理后的高阻硅片和步骤(3)处理后的低阻硅片通过键合方式成为一个整体，然后进行200-450℃条件下的退火处理，退火后将键合后的整体依次采用SC1、SC2清洗；
(5)将步骤(4)键合后的整体采用微波裂片设备进行裂片，裂片温度低于400℃，即获得带有非晶层的SOI片；
(6)将裂片后获得的带有非晶层的SOI片进行清洗，然后在1000-1500℃条件下进行退火处理；
(7)将步骤(6)退火处理后的带有非晶层的SOI片先采用DHF清洗，以去除高温退火带来的氧化层，然后再依次采用SC1、SC2，以去除化学液及表面污染物，最后进行CMP工艺，使其顶层硅达到所需求的厚度，即获得所需规格的带有非晶层的SOI片成品。
2.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(1)中，所述高阻硅片是指电阻率大于1000ohm.cm的硅片。
3.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(1)中，对高阻硅片依次采用DHF、SC1和SC2清洗，除去硅片表面自然氧化层及污染物，然后再在高阻硅片表面制备氧化硅层。
4.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(1)中，在高阻硅片表面制备氧化硅层的过程为：将高阻硅片置于氧化炉中，氧化温度为1060-1150℃，通过控制氧化时间制备所需厚度的氧化硅层，然后依次采用SC1、SC2进行清洗，去除表面污染物。
5.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(1)中，在高阻硅片表面制备氧化硅层后，再在氧化硅层表面制备非晶硅层，制备非晶硅层是通过通过LPCVD(低压化学气相沉积)的方式，生长压力为0.1-5.0Torr，反应温度为300℃-900℃；制备非晶硅层后的高阻硅片依次采用SC1、SC2清洗，以去除表面杂质。
6.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(2)中，所述低阻硅片是指电阻率小于100ohm.cm的硅片。
7.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(2)中，对低阻硅片依次采用DHF、SC1和SC2清洗，除去硅片表面自然氧化层及污染物，然后再在低阻硅片表面制备氧化硅层。
8.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(2)中，在低阻硅片上制备氧化硅层的过程为：将低阻硅片置于氧化炉中，氧化温度在950-1020℃，根据氧化时间控制所得氧化硅层厚度；然后将制备有氧化硅层的低阻硅片依次采用SC1、SC2清洗，以去除表面污染物。
9.根据权利要求1所述的薄膜的制备方法，其特征在于：步骤(6)中，将裂片后获得的带有非晶层的SOI片进行清洗的过程为：依次采用SPM、DHF、SC1、SC2进行清洗，去除SOI表面的硅渣及其他污染物。
CN201610986988.2A 2016-11-01 2016-11-01 一种薄膜的制备方法 Pending CN108022934A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610986988.2A CN108022934A (zh) 2016-11-01 2016-11-01 一种薄膜的制备方法
TW105137971A TWI610336B (zh) 2016-11-01 2016-11-18 一種薄膜的製備方法
US15/358,517 US9824891B1 (en) 2016-11-01 2016-11-22 Method of manufacturing the thin film
DE102017118860.6A DE102017118860B4 (de) 2016-11-01 2017-08-18 Herstellungsverfahren für einen Dünnfilm
FR1758203A FR3058257B1 (fr) 2016-11-01 2017-09-06 Procede de fabrication de couche mince

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610986988.2A CN108022934A (zh) 2016-11-01 2016-11-01 一种薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN108022934A true CN108022934A (zh) 2018-05-11

Family

ID=60303234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610986988.2A Pending CN108022934A (zh) 2016-11-01 2016-11-01 一种薄膜的制备方法

Country Status (5)

Country Link
US (1) US9824891B1 (zh)
CN (1) CN108022934A (zh)
DE (1) DE102017118860B4 (zh)
FR (1) FR3058257B1 (zh)
TW (1) TWI610336B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法
CN110544668A (zh) * 2018-05-28 2019-12-06 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN110739208A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 一种soi晶圆片的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice
CN110078017B (zh) 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
FR3091004B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences
FR3091010B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN102543828A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 一种soi硅片的制备方法
CN102832160A (zh) * 2012-07-24 2012-12-19 沈阳硅基科技有限公司 一种soi硅片的制备方法
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN104112694A (zh) * 2013-04-22 2014-10-22 高地 用于薄膜转移的方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer
CN202712135U (zh) * 2012-07-24 2013-01-30 沈阳硅基科技有限公司 一种微波裂片设备
KR102120509B1 (ko) * 2012-11-22 2020-06-08 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법 및 복합 기판
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
KR102294812B1 (ko) * 2014-01-23 2021-08-31 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN102543828A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 一种soi硅片的制备方法
CN102832160A (zh) * 2012-07-24 2012-12-19 沈阳硅基科技有限公司 一种soi硅片的制备方法
CN104112694A (zh) * 2013-04-22 2014-10-22 高地 用于薄膜转移的方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544668A (zh) * 2018-05-28 2019-12-06 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN110544668B (zh) * 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法
CN110739208A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 一种soi晶圆片的制备方法

Also Published As

Publication number Publication date
TW201818447A (zh) 2018-05-16
FR3058257A1 (fr) 2018-05-04
FR3058257B1 (fr) 2019-11-22
TWI610336B (zh) 2018-01-01
DE102017118860A1 (de) 2018-05-03
DE102017118860B4 (de) 2020-10-08
US9824891B1 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
CN108022934A (zh) 一种薄膜的制备方法
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP3655497B2 (ja) 回路デバイスとその製造方法
CN113421848B (zh) 一种功率绝缘体上的硅衬底的制备工艺
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2012199550A (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
CN106653583A (zh) 一种大尺寸iii‑v异质衬底的制备方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN107615448A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CN101620983B (zh) 薄膜制造方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN105374862A (zh) 一种半导体器件及其制作方法和电子装置
JP6288323B2 (ja) 熱酸化異種複合基板の製造方法
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
CN107785303A (zh) 一种soi硅衬底材料的制备方法
CN110739208A (zh) 一种soi晶圆片的制备方法
CN102623304B (zh) 适用于纳米工艺的晶圆及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180511

WD01 Invention patent application deemed withdrawn after publication