CN107968050A - 沟道孔的底部刻蚀方法 - Google Patents
沟道孔的底部刻蚀方法 Download PDFInfo
- Publication number
- CN107968050A CN107968050A CN201711191821.8A CN201711191821A CN107968050A CN 107968050 A CN107968050 A CN 107968050A CN 201711191821 A CN201711191821 A CN 201711191821A CN 107968050 A CN107968050 A CN 107968050A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- groove hole
- multilayer lamination
- etching
- lithographic method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 238000003475 lamination Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 6
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 229920000642 polymer Polymers 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及沟道孔的底部刻蚀方法，该刻蚀方法具体包括以下步骤：提供晶圆结构，晶圆结构包括衬底和位于衬底上的多层堆叠结构，多层堆叠结构内设有沟道孔，沟道孔的底部生长有外延硅，沟道孔的侧壁以及外延硅的上表面沉积有多层膜结构；在多层堆叠结构的上表面沉积高聚物保护膜；进行沟道孔底部刻蚀，直至高聚物保护膜消耗完毕；重复进行步骤b和步骤c至少一次；再次在多层堆叠结构的上表面沉积高聚物保护膜；再次进行沟道孔底部刻蚀，直至使外延硅的上表面暴露。本发明通过采用循环刻蚀的方法，能够有效减少沟道孔顶部硬掩膜的损耗，使底部外延硅充分打开，改善沟道孔刻蚀以及后续制程的工艺窗口。
Description
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种沟道孔的底部刻蚀方法。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，三维存储器的技术研发是国际研发的主流之一。
三维储存器的制备工艺中，在沟道孔刻蚀工艺结束后，需在沟道孔的底部经过外延生长形成一层外延硅，然后在沟道孔侧壁和底部依次沉积氧化硅、氮化硅、氧化硅、无定型硅和保护性氧化膜，接着通过沟道孔底部刻蚀方法打开以上所述的底部多层膜连接至外延硅。
对于堆叠层数在64层及以上的三维存储器，其刻蚀深宽比可达90以上，这是一道超高深宽比的干法刻蚀工艺，为了将底部的外延硅刻蚀打开，主要通过采用高偏置功率的刻蚀程式。
由于沟道孔的底部和顶部的硬掩膜的材质相同，而顶部的刻蚀速率又远大于底部，因此传统的刻蚀方法往往会造成顶部硬掩膜损失过多，具体如图1所示，堆叠结构的顶部的氮化硅被消耗完，次顶层的氮化硅被消耗过半，而底部的外延硅仅部分打开甚至没有打开，具体如图2所示，这样就导致了后续制程的工艺窗口的减小。
发明内容
本发明的目的是为解决以上问题的至少一个，本发明提供一种高深宽比的沟道孔的底部刻蚀方法。
沟道孔的底部刻蚀方法，包括以下步骤：
a.提供晶圆结构，晶圆结构包括衬底和位于衬底上表面的多层堆叠结构，多层堆叠结构内设有沟道孔，沟道孔由多层堆叠结构的上表面延伸至衬底的上表面，沟道孔的底部生长有外延硅，且沟道孔的侧壁以及外延硅的上表面沉积有多层膜结构；
b.在多层堆叠结构的上表面沉积高聚物保护膜；
c.对沟道孔进行底部刻蚀，直至位于多层堆叠结构的上表面的高聚物保护膜消耗完毕；
d.交替重复进行步骤c和步骤d至少一次。
e.再次在多层堆叠结构的上表面沉积高聚物保护膜；
f.再次对沟道孔进行底部刻蚀，直至位于外延硅上表面的多层膜结构被击穿，外延硅的上表面暴露于沟道孔内。
其中，该刻蚀方法还包括位于步骤e后的步骤g：去除多层堆叠结构的上表面剩余的高聚物保护膜。
其中，多层堆叠结构的层数大于等于64层，步骤b和步骤c的交替重复次数为5次以上。
其中，高聚物保护膜的单体材料为CxFy和SiCl4中的一种或多种。
其中，多层堆叠结构的最上层硬掩膜为氧化硅层。
其中，沟道孔底部刻蚀的方法为溅射刻蚀、化学刻蚀或高密度等离子体刻蚀中的一种。
其中，多层膜结构依次包括氧化硅层、氮化硅层、氧化硅层、无定型硅层和氧化膜层。
本发明具有以下有益效果：
本发明通过采用循环刻蚀的方法，能够有效减少沟道孔顶部的硬掩膜的损耗。同时，由于在刻蚀工艺中顶部硬掩膜的损耗减少，因此可以减薄顶部硬掩膜的厚度，从而降低沟道孔底部刻蚀的深宽比，可以改善沟道孔刻蚀以及后续制程的工艺窗口。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据传统工艺的沟道孔的底部刻蚀方法刻蚀完毕后的晶圆结构的上半部的截面TEM图；
图2示出了根据传统工艺的沟道孔底部刻蚀方法刻蚀完毕后的晶圆结构的下半部的截面TEM图；
图3示出了根据本发明实施方式的沟道孔的底部刻蚀方法的流程图；
图4a～图4e示出了根据本发明实施方式的沟道孔的底部刻蚀方法的晶圆结构的截面结构流程图；
图5示出了根据本发明实施方式的沟道孔的底部刻蚀方法的晶圆结构的上半部的截面TEM图；
图6示出了根据本发明实施方式的沟道孔的底部刻蚀方法的晶圆结构的下半部的截面TEM图；
其中，1.衬底；2.多层堆叠结构；3.高聚物保护膜；210.外延硅；220.多层膜结构。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明的基本思想是在晶圆结构的多层堆叠的表面通过循环交替进行沉积保护膜和沟道孔底部刻蚀步骤，使位于沟道孔底部的外延硅在晶圆结构的顶部硬掩膜已被适当保护的前提下被逐步打开。
如图3所示，本发明的沟道孔的底部刻蚀方法包括以下步骤：
a.提供晶圆结构，晶圆结构包括衬底和位于衬底的上表面的多层堆叠结构，多层堆叠结构内设有沟道孔，沟道孔由多层堆叠结构上表面延伸至衬底的上表面，沟道孔的底部生长有外延硅，且沟道孔的侧壁以及外延硅的上表面沉积有多层膜结构；b.在多层堆叠结构的上表面沉积高聚物保护膜；c.对沟道孔进行底部刻蚀，直至上表面的高聚物保护膜消耗完毕；d.交替重复进行步骤b和步骤c至少一次；e.再次在多层堆叠结构的上表面沉积高聚物保护膜；f.再次对沟道孔进行底部刻蚀，位于外延硅上表面的多层膜结构被击穿，外延硅的上表面暴露于沟道孔内。
下面将结合附图、通过具体实施例的方式，对本发明提供的三维存储器的制造方法进行具体的解释，其中附图4a～4e为本申请的制造方法的纵截面结构流程图，附图4a～4e中的每一张附图均表示在对应步骤中发生的结构变化。
图4a对应本发明的刻蚀方法的步骤a。如图4a所示，提供一晶圆结构，该晶圆结构包括衬底1和多层堆叠结构2，多层堆叠结构2位于衬底1的上表面，多层堆叠结构设有沟道孔，沟道孔贯穿多层堆叠结构2，并由多层堆叠结构2的上表面延伸至衬底1的上表面，沟道孔的底部还生长有外延硅210，在沟道孔的侧壁和外延硅的上表面沉积有多层膜结构220。
图4b对应本发明的刻蚀方法的步骤b。如图4b所示，在多层堆叠结构2的上表面沉积高聚物保护膜3，沉积过程中，高聚物也会沉积在位于外延硅表面的部分多层膜结构的表面，形成高聚物薄层。
图4c对应本发明的刻蚀方法的步骤c。如图4c所示，进行沟道孔底部刻蚀，直至高聚物保护膜3消耗完毕。由于晶圆结构顶部的材料成分(包括高聚物保护层、多层膜薄层和硬掩膜)与沟道孔底部的外延硅表面的材料成分(包括高聚物薄层、多层膜结构)基本相同，因此刻蚀对晶圆结构顶部的材料与外延硅表面的材料均产生不同程度的损耗。消耗的程度主要受沟道孔深度的影响，由于沟道孔深度对刻蚀能量的减弱影响，使得沟道孔底部的刻蚀强度弱于顶部材料的刻蚀强度，因此外延硅表面的材料的损耗小于晶圆结构的顶部材料的损耗。因此，当位于晶圆结构顶部的高聚物保护膜3被基本刻蚀完毕，仅有位于外延硅表面的高聚物薄层和多层膜结构中的部分膜层被击穿。
当沟道孔具有较高深宽比、特别是堆叠结构在64层以上时，需循环重复进行多次保护膜沉积和沟道孔底部刻蚀的步骤，即步骤d，使得在顶层硬掩膜始终具有保护层的前提下，多层膜结构经过逐步刻蚀达到濒临击穿的状态。
图4d对应本发明的刻蚀方法的步骤e。如图4d所示，循环刻蚀过后，最后一次在多层堆叠结构2的上表面沉积高聚物，形成最后一高聚物保护膜。同样地，沉积过程中，高聚物也会沉积在濒临击穿的多层膜结构的表面，形成最后一高聚物薄层。
图4e对应本发明的刻蚀方法的步骤f。如图4e所示，最后一次沉积高聚物保护膜之后，再次进行沟道孔的底部刻蚀，多层膜结构和覆盖在其表面的高聚物薄层彻底击穿，使外延硅210的上表面暴露在沟道孔内，将底部的外延硅打开。
当外延硅的上表面充分暴露时，仍有部分高聚物保护膜剩余在多层堆叠结构上时，本发明的方法还包括将剩余高聚物保护膜去除的步骤g。
通常情况下，多层堆叠结构的最上层硬掩膜的材料为氧化硅，多层膜结构依次包括氧化硅层、氮化硅层、氧化硅层、无定型硅层和保护性氧化膜层，沟道孔底部刻蚀的方法为干法刻蚀(SONO ETCH)，具体可以为溅射刻蚀、化学刻蚀或高密度等离子体刻蚀中的一种。
以64层堆叠结构为例，使用本发明的底部刻蚀方法对沟道孔的底部进行刻蚀。选取以CxFy中的一种或多种、又或者是CxFy中的一种或多种与SiCl4的混合物、再或者是单独SiCl4作为单体的高聚物材料进行沉积，每次形成一定厚度的高聚物保护膜后伴随进行相应的刻蚀，采用多次先沉积再刻蚀的循环沉积刻蚀方法对沟道孔底部进行逐步刻蚀，直至刻蚀成功。刻蚀后晶圆结构的沟道孔底部的外延硅被充分打开，具体如图5所示，同时堆叠结构的顶层的氧化硅并未消耗完，次顶层的氮化硅没有被消耗，刻蚀效果良好，顶部影响微小，具体如图6所示。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.沟道孔的底部刻蚀方法，其特征在于，包括以下步骤：
a.提供晶圆结构，晶圆结构包括衬底和位于衬底上表面的多层堆叠结构，多层堆叠结构内设有沟道孔，沟道孔由多层堆叠结构的上表面延伸至衬底的上表面，沟道孔的底部生长有外延硅，且沟道孔的侧壁以及外延硅的上表面沉积有多层膜结构；
b.在多层堆叠结构的上表面沉积高聚物保护膜；
c.对沟道孔进行底部刻蚀，直至位于多层堆叠结构的上表面的高聚物保护膜消耗完毕；
d.交替重复进行步骤b和步骤c至少一次；
e.再次在多层堆叠结构的上表面沉积高聚物保护膜；
f.再次对沟道孔进行底部刻蚀，直至位于外延硅上表面的多层膜结构被击穿，外延硅的上表面暴露于沟道孔内。
2.如权利要求1所述的刻蚀方法，其特征在于，所述刻蚀方法还包括位于步骤e后的步骤g：
去除多层堆叠结构的上表面剩余的高聚物保护膜。
3.如权利要求1所述的刻蚀方法，其特征在于，
多层堆叠结构的层数大于等于64层，步骤b和步骤c的交替重复次数为5次以上。
4.如权利要求1所述的刻蚀方法，其特征在于，
高聚物保护膜的单体材料为CxFy和SiCl4中的一种或多种。
5.如权利要求1所述的刻蚀方法，其特征在于，
多层堆叠结构的最上层硬掩膜为氧化硅层。
6.如权利要求1所述的刻蚀方法，其特征在于，
所述沟道孔底部刻蚀的方法为溅射刻蚀、化学刻蚀和高密度等离子体刻蚀中的一种。
7.如权利要求1所述的刻蚀方法，其特征在于，
多层膜结构依次包括氧化硅层、氮化硅层、氧化硅层，无定型硅层和氧化膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191821.8A CN107968050B (zh) | 2017-11-24 | 2017-11-24 | 沟道孔的底部刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711191821.8A CN107968050B (zh) | 2017-11-24 | 2017-11-24 | 沟道孔的底部刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107968050A true CN107968050A (zh) | 2018-04-27 |
| CN107968050B CN107968050B (zh) | 2020-03-13 |
Family
ID=62000566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711191821.8A Active CN107968050B (zh) | 2017-11-24 | 2017-11-24 | 沟道孔的底部刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107968050B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110400749A (zh) * | 2019-07-17 | 2019-11-01 | 上海华力微电子有限公司 | 一种改善晶圆表面微颗粒残留的方法 |
| CN113808929A (zh) * | 2020-06-12 | 2021-12-17 | 中微半导体设备(上海)股份有限公司 | 一种半导体结构的形成方法 |
| US11935862B2 (en) | 2021-06-07 | 2024-03-19 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434447A (en) * | 1990-05-28 | 1995-07-18 | Kabushiki Kaisha Toshiba | Semiconductor device having a trench for device isolation and method of fabricating the same |
| CN104658882A (zh) * | 2013-11-25 | 2015-05-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
| CN106206507A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
-
2017
- 2017-11-24 CN CN201711191821.8A patent/CN107968050B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434447A (en) * | 1990-05-28 | 1995-07-18 | Kabushiki Kaisha Toshiba | Semiconductor device having a trench for device isolation and method of fabricating the same |
| CN104658882A (zh) * | 2013-11-25 | 2015-05-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
| CN106206507A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110400749A (zh) * | 2019-07-17 | 2019-11-01 | 上海华力微电子有限公司 | 一种改善晶圆表面微颗粒残留的方法 |
| CN113808929A (zh) * | 2020-06-12 | 2021-12-17 | 中微半导体设备(上海)股份有限公司 | 一种半导体结构的形成方法 |
| US11935862B2 (en) | 2021-06-07 | 2024-03-19 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107968050B (zh) | 2020-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594336B (zh) | 一种双重图形化方法 | |
| CN102130045B (zh) | 通孔加工方法 | |
| CN107968050A (zh) | 沟道孔的底部刻蚀方法 | |
| CN110911476B (zh) | 一种埋入式栅极结构及其制造方法 | |
| CN103117216A (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| US20220216134A1 (en) | Air bridge structure and manufacturing method thereof, and superconducting quantum chip and manufacturing method thereof | |
| US20040053490A1 (en) | Semiconductor device manufacturing method | |
| CN108461465A (zh) | 一种硅通孔结构及其制备方法 | |
| CN111128713A (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN211480005U (zh) | 半导体结构 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN109411474B (zh) | 三维存储器台阶结构的形成方法 | |
| CN107742608A (zh) | 双重图形侧墙掩膜刻蚀工艺 | |
| CN102779729B (zh) | 一种形成多层台阶结构的工艺路线 | |
| CN104022063B (zh) | 浅槽的形成方法 | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN101452905B (zh) | 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法 | |
| CN103972056B (zh) | 一种自对准双层图形的形成方法 | |
| CN105244259A (zh) | 一种多重图形化掩膜层的结构及制作方法 | |
| CN117092881B (zh) | 一种纳米压印母版的制备方法 | |
| KR20080011619A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN105336593A (zh) | 栅极的制作方法及存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |