CN107958937A - 一种基于倒阱工艺的功率mosfet器件及其制造方法 - Google Patents
一种基于倒阱工艺的功率mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN107958937A CN107958937A CN201711231355.1A CN201711231355A CN107958937A CN 107958937 A CN107958937 A CN 107958937A CN 201711231355 A CN201711231355 A CN 201711231355A CN 107958937 A CN107958937 A CN 107958937A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- epitaxial layer
- layer
- body region
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 210000000746 body region Anatomy 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000006837 decompression Effects 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于倒阱工艺的功率MOSFET器件及其制造方法，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的上部二侧为源区；本发明一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。
Description
技术领域
本发明涉及半导体功率器件领域，尤其涉及一种基于倒阱工艺的功率MOSFET器件及其制造方法。
背景技术
垂直双扩散功率MOSFET（VDMOS：Vertical Double-diffusion Metal OxideSemiconductor）器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于各种电子系统的电源模块，起着功率变换或功率转换的作用，是功率集成电路及功率集成系统的核心元器件之一。
对于功率VDMOS器件，应用者最关注的无疑是器件的可靠性，特别是当VDMOS器件在高频开关（如开关电源模块）和汽车电子领域应用时，UIS（Unclamped InductiveSwitching）特性通常用来描述功率MOSFET在雪崩击穿下负载能量的能力，其量化后的特性可通过EAS(Energy Avalanche Stress)来表征，所以EAS是反映功率MOSFET器件可靠性的一个重要指标，器件的EAS越大，抗雪崩击穿越强，可靠性越高。针对传统平面型VDMOS器件，其体区杂质浓度分布的峰值一般在体区结深（Xj）的1/4位置，在体区底部杂质浓度较低，当器件带感性负载且工作在开关状态时，存在寄生三极管易于触发、雪崩击穿能量低的不足，EAS低是制约传统平面型VDMOS器件在高频开关应用的技术瓶颈之一。
传统平面型VDMOS器件结构如图1所示，体区杂质浓度分布如图2所示。传统平面型VDMOS器件的体区通过高能离子注入或表面扩散掺杂并结合一定的高温推结工艺形成，由于扩散源是由器件的表面至上而下进行掺杂，其杂质浓度分布的峰值距离体区的上表面较近，通常在体区结深（Xj）的1/4位置，而体区底部及底部位置杂质浓度较低，造成由源区、体区、外延层形成的寄生三极管基区电阻较大，易于触发，从而造成EAS较低，在带感性负载的功率电子系统应用中，容易造成器件烧毁，存在严重的可靠性问题。在常规提升功率VDMOS器件EAS的措施中，一般通过提高体区掺杂浓度或增加体区的结面积来进行改善，但提高体区掺杂浓度会造成器件阈值电压变大；增加结面积会造成器件终端面积的增加，其改善空间均不大。
由此可见，平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小的技术问题。
发明内容
本发明要解决的技术问题是：提供一种基于倒阱工艺的功率MOSFET器件及其制造方法，以解决现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。
本发明的技术方案是：
一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，其特征在于：所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；轻掺杂第一导电类型第一外延层位于第一外延层和第二外延层之间。
所述衬底材料覆盖在漏极金属层上；所述衬底材料为重掺杂第一导电类型衬底材料；第一外延层为轻掺杂第一导电类型第一外延层；第二外延层为轻掺杂第一导电类型第二外延层；重掺杂第一导电类型衬底材料覆盖于漏极金属层之上；所述轻掺杂第一导电类型第一外延层覆盖于重掺杂第一导电类型衬底材料之上；所述轻掺杂第一导电类型第二外延层覆盖于轻掺杂第一导电类型第一外延层之上。
重掺杂第二导电类型埋层介于轻掺杂第一导电类型第二外延层和轻掺杂第一导电类型第一外延层之间，重掺杂第二导电类型埋层嵌入第一导电类型第一外延层和第一导电类型第二外延层内部；第二导电类型体区在轻掺杂第一导电类型第二外延层内部，第二导电类型体区的结深大于第一导电类型第二外延层的厚度；第二导电类型体区的上表面为第一导电类型第二外延层的上表面的一部分；第二导电类型体区的上表面宽度小于第二导电类型体区的下结面宽度；重掺杂第一导电类型源区在第二导电类型体区内部；重掺杂第一导电类型源区的深度小于第二导电类型体区的深度；重掺杂第一导电类型源区的上表面为第二导电类型体区的部分上表面；重掺杂第一导电类型源区的上表面与第二导电类型体区内重掺杂第一导电类型源区之间的上表面依次覆盖接触金属层、金属层和钝化介质层；所述第二导电类型体区的上表面和第二导电类型体区之间的表面，从下到上依次覆盖栅介质层、多晶硅栅介质层、ILD介质层、金属层和钝化介质层。
轻掺杂第一导电类型第一外延层的厚度d1为传统VDMOS器件外延层厚度D减去氧化工艺消耗部分D1、第二导电类型体区结深D2的厚度，即：d1＝D-D1-D2；轻掺杂第一导电类型第一外延层是均匀掺杂或是从重掺杂第一导电类型衬底材料上表面到轻掺杂第一导电类型第一外延层上表面的缓变掺杂。
重掺杂第二导电类型埋层位置为第二导电类型体区在轻掺杂第一导电类型第一外延层上表面的投影位置，且重掺杂第二导电类型埋层的长度大于第二导电类型体区上表面在轻掺杂第一导电类型第一外延层上表面投影的长度。
第二导电类型体区由二个以上重复的结构单元组成；第二导电类型体区是通过重掺杂第二导电类型埋层在高温下扩散形成；第二导电类型体区杂质浓度的分布峰值在第二导电类型体区结深的3/4位置。
它还包括第二导电类型终端PN结；所述第二导电类型终端PN结的形状、掺杂与第二导电类型体区一致；最内环包围的中间区域为器件的有源区。
所述的一种基于倒阱工艺的功率MOSFET器件的制造方法，它包括：
1）将轻掺杂第一导电类型第一外延层覆盖于重掺杂第一导电类型衬底材料之上；
2）利用掩膜层在轻掺杂第一导电类型第一外延层的部分上表面形成重掺杂第二导电类型埋层；重掺杂第二导电类型埋层采用低能量离子注入第一导电类型的方式；
3）将轻掺杂第一导电类型第二外延层覆盖于轻掺杂第一导电类型第一外延层和重掺杂第二导电类型埋层之上；
4）高温推结，使得重掺杂第二导电类型埋层至下而上扩散至轻掺杂第一导电类型第二外延层的上表面，形成第二导电类型体区；第二导电类型体区采用1150℃的高温推结形成，且在推结工艺之前先在1000℃干氧氧化10分钟；
5）形成栅介质层和多晶硅栅介质层；6）利用掩膜层和5）步骤中所述多晶硅栅介质层自对准形成重掺杂第一导电类型源区；
7）形成ILD介质层、接触金属层、金属层和钝化介质层；
8）减薄硅片背面，形成漏极金属层。
在形成栅介质层和多晶硅栅介质层之前，还包括形成有源区、第二导电类型保护环及结终端区的步骤，保护环与第二导电类型埋层同时形成。
步骤3中形成轻掺杂第一导电类型第二外延层的方法采用低温减压外延的方法。
本发明的有益效果：
本发明中的基于倒阱工艺的功率MOSFET器件，重掺杂第二导电类型埋层、轻掺杂第一导电类型第一外延层、轻掺杂第一导电类型第二外延层、杂质倒分布的第二导电类型体区可以采用常规双极工艺的制造工艺形成。由于第二导电类型体区杂质浓度分布在第二导电类型体区结深的3/4位置，一方面增大了寄生三极管基区的宽度，进而降低了寄生三极管的基区电阻；另一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。
附图说明
图1为现有技术VDMOS器件结构示意图；
图2为现有技术体区杂质浓度分布示意图；
图3为本发明所述VDMOS器件结构示意图；
图4本发明的体区杂质分布示意图；
图5为本发明所述VDMOS器件剖面结构组成示意图；
图中：漏极金属层501、重掺杂第一导电类型衬底材料101、轻掺杂第一导电类型第一外延层201、重掺杂第二导电类型埋层302、轻掺杂第一导电类型第二外延层301、第二导电类型体区3022、重掺杂第一导电类型源区303、栅介质层401、多晶硅栅介质层402、ILD介质层403、接触金属层404、金属层405、钝化介质层406。
具体实施方式
下面结合实施例对本发明作进一步说明，以下所述重掺杂指杂质掺杂浓度在19次方以上的掺杂，轻掺杂指杂质掺杂浓度在17次方以下的掺杂。
实施例1：
一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的部二侧为源区。
如图所示，一种基于倒阱工艺的功率MOSFET器件，漏极金属层501、重掺杂第一导电类型衬底材料101、轻掺杂第一导电类型第一外延层201、重掺杂第二导电类型埋层302、轻掺杂第一导电类型第二外延层301、第二导电类型体区3022、重掺杂第一导电类型源区303、栅介质层401、多晶硅栅介质层402、ILD介质层403、接触金属层404、金属层405、钝化介质层406。
所述重掺杂第一导电类型衬底材料101覆盖于漏极金属层501之上。
所述轻掺杂第一导电类型第一外延层201覆盖于重掺杂第一导电类型衬底材料101之上。
所述轻掺杂第一导电类型第二外延层301覆盖于轻掺杂第一导电类型第一外延层201之上。
所述重掺杂第二导电类型埋层302介于轻掺杂第一导电类型第二外延层301和轻掺杂第一导电类型第一外延层201之间，且位于体区在上表面的投影区域，所述重掺杂第二导电类型埋层302部分嵌入第一导电类型第一外延层201和第一导电类型第二外延层301内部。
所述第二导电类型体区3022在轻掺杂第一导电类型第二外延层301内部，所述第二导电类型体区3022的结深大于第一导电类型第二外延层301的厚度；所述第二导电类型体区3022的上表面为第一导电类型第二外延层301的部分上表面；所述第二导电类型体区3022的上表面宽度小于第二导电类型体区3022的下结面宽度。
所述重掺杂第一导电类型源区303在第二导电类型体区3022内部；所述重掺杂第一导电类型源区302的深度小于第二导电类型体区3022的深度；所述重掺杂第一导电类型源区302的上表面为第二导电类型体区3022的部分上表面。
所述重掺杂第一导电类型源区303的部分上表面与第二导电类型体区3022内重掺杂第一导电类型源区303之间的上表面依次覆盖接触金属层404、金属层405和钝化介质层406。
所述第二导电类型体区3022的剩余上表面和第二导电类型体区3022之间的表面，从下到上依次覆盖栅介质层401、多晶硅栅介质层402、ILD介质层403、金属层405和钝化介质层406。
所述轻掺杂第一导电类型第一外延层201的厚度d1为传统VDMOS器件外延层厚度D减去氧化工艺消耗部分D1、第二导电类型体区3022结深D2的厚度，即：d1＝D-D1-D2；所述轻掺杂第一导电类型第一外延层201可以是均匀掺杂，也可以是从重掺杂第一导电类型衬底材料101上表面到轻掺杂第一导电类型第一外延层201上表面的缓变掺杂。
所述重掺杂第二导电类型埋层302为第二导电类型体区3022在轻掺杂第一导电类型第一外延层201上表面的投影，且重掺杂第二导电类型埋层302的长度大于第二导电类型体区3022在轻掺杂第一导电类型第一外延层302上表面投影的长度。
所述第二导电类型体区3022由2个以上重复的结构单元组成；所述第二导电类型体区3022是通过重掺杂第二导电类型埋层302在1150℃高温下扩散形成；所述第二导电类型体区3022杂质浓度的分布峰值在第二导电类型体区3022结深的3/4位置。
所述器件还包括第二导电类型终端PN结；所述第二导电类型终端PN结的形状、掺杂与第二导电类型体区3022一致；最内环包围的中间区域为器件的有源区。
所述轻掺杂第一导电类型第二外延层301的厚度d2为氧化工艺消耗部分D1与第二导电类型体区3022结深D2的厚度之和，即：d2＝D1+D2。
实施例2：
第一导电类型为N型，第二导电类型为P型。
如图所示，本实施例制作出的功率MOSFET器件，漏极金属层501、重掺杂N型衬底材料101、轻掺杂N型第一外延层201、重掺杂P型埋层302、轻掺杂N型第二外延层301、P型体区3022、重掺杂N型源区303、栅介质层401、多晶硅栅介质层402、ILD介质层403、接触金属层404、金属层405、钝化介质层406。
所述重掺杂N型衬底材料101覆盖在漏极金属层501之上。所述重掺杂N型衬底材料101为掺杂浓度19次方以上的砷或磷掺杂衬底。
所述轻掺杂N型第一外延层201覆盖于重掺杂N型衬底材料101之上；所述轻掺杂N型第一外延层201为杂质浓度15到17次方的磷外延层,一个典型的轻掺杂N型第一外延层201条件可以选择11微米的厚度、16次方的磷杂质浓度。
所述轻掺杂N型第二外延层301覆盖于轻掺杂N型第一外延层201之上。所述轻掺杂N型第二外延层301为杂质浓度15到17次方的磷外延层,一个典型的轻掺杂N型第一外延层301条件可以选择3微米的厚度、16次方的磷杂质浓度。
所述重掺杂P型埋层302介于轻掺杂N型第二外延层301和轻掺杂N型第一外延层201之间的部分区域，所述重掺杂P型埋层302部分嵌入轻掺杂N型第一外延层201和轻掺杂N型第二外延层301内部。所述重掺杂P型埋层302的掺杂浓度为17-19次方的硼杂质浓度
所述P型体区3022在轻掺杂N型第二外延层301内部，所述P型体区3022的结深大于轻掺杂N型第二外延层301的厚度；所述P型体区3022的上表面为轻掺杂N型第二外延层301的部分上表面；所述P型体区3022的上表面宽度小于P型体区3022的下结面宽度。所述P型体区3022的结深为2.0-3.0微米，掺杂浓度为15-17次方的硼杂质。
所述重掺杂N型源区303在P型体区3022内部；所述重掺杂N型源区302的深度小于P型体区3022的深度；所述重掺杂N型源区302的上表面为P型体区3022的部分上表面。
所述重掺杂N型源区303的部分上表面与P型体区3022内重掺杂N型源区303之间的上表面依次覆盖接触金属层404、金属层405和钝化介质层406。所述重掺杂N型源区303的典型掺杂浓度为19-20次方的磷或砷杂质；所述栅介质层401的厚度为60-70纳米；所述接触金属层404为钛/氮化钛或钛硅合金或铂硅合金。所述金属层405为3.5-4.5微米后的硅铝或铝铜或铝硅铜合金。所述钝化介质层406为二氧化硅或二氧化硅与氮化硅的复合介质层，二氧化硅典型厚度为1微米。
所述P型体区3022的剩余上表面和P型体区3022之间的表面，从下到上依次覆盖栅介质层401、多晶硅栅介质层402、ILD介质层403、金属层405和钝化介质层406。
所述轻掺杂N型第一外延层201的厚度d1为传统VDMOS器件外延层厚度14微米减去氧化工艺消耗部分0.5微米、P型体区3022结深2.5微米的厚度，即：11微米＝14微米-0.5微米-2.5微米；所述轻掺杂N型第一外延层201可以是均匀掺杂，也可以是从重掺杂N型衬底材料101上表面到轻掺杂N型第一外延层201上表面的缓变掺杂。
所述重掺杂P型埋层302为P型体区3022在轻掺杂N型第一外延层201上表面的投影，且重掺杂P型埋层302的长度大于P型体区3022在轻掺杂N型第一外延层302上表面投影的长度。
所述P型体区3022由2个以上重复的结构单元组成；所述P型体区3022是通过重掺杂P埋层302在高温下扩散形成；所述P型体区3022杂质浓度的分布峰值在P型体区3022结深的3/4结深位置。
所述器件还包括P型保护环及结终端区，所述P型保护环和结终端区的形状、掺杂与P型体区3022一致；最内环包围的中间区域为器件的有源区。
所述轻掺杂N型第二外延层301的厚度3微米为氧化工艺消耗部分0.5微米与P型体区3022结深2.5微米的厚度之和，即：3微米＝0.5微米+2.5微米。
采用本实施例2中的制作方法制作的功率MOSFET器件击穿电压大于150V。
本实施例中的基于倒阱工艺的功率MOSFET器件，重掺杂P型埋层、轻掺杂N型第一外延层、轻掺杂N型第二外延层、杂质倒分布的P型体区可以采用常规双极工艺的制造工艺形成。由于P型体区杂质浓度分布在P型体区结深的3/4位置，一方面增大了寄生三极管基区的宽度，进而降低了寄生三极管的基区电阻；另一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点。
实施例3：
选取第一导电类型为N型，第二导电类型为P型；
实施例3描述的基于倒阱工艺的功率MOSFET器件，漏极金属层501、重掺杂N型衬底材料101、轻掺杂N型第一外延层201、重掺杂P型埋层302、轻掺杂N型第二外延层301、P型体区3022、重掺杂N型源区303、栅介质层401、多晶硅栅介质层402、ILD介质层403、接触金属层404、金属层405、钝化介质层406。
如图所示，采用本实施例描述实施例3描述的基于倒阱工艺的功率MOSFET器件的制作方法，包括以下主要步骤：
1）将轻掺杂N型第一外延层201覆盖于重掺杂N型衬底材料101之上；所述重掺杂N型衬底材料101为掺杂浓度19次方以上的砷或磷掺杂衬底；所述轻掺杂N型第一外延层201采用常压外延生长的方式形成；
2）利用掩膜层在轻掺杂N型第一外延层201的部分上表面形成重掺杂P型埋层302；所述重掺杂P型埋层302采用离子注入方式掺杂，掺杂前低温生长40-50纳米厚的氧化层。
3）将轻掺杂N型第二外延层301覆盖于轻掺杂N型第一外延层201和重掺杂P型埋层302之上；
4）高温推结，使得重掺杂P型埋层302至下而上扩散至轻掺杂N型第二外延层301的上表面，形成P型体区3022；
5）形成栅介质层401和多晶硅栅介质层402；
6）利用掩膜层和5）步骤中所述多晶硅栅介质层402自对准形成重掺杂N型源区303；
7）形成ILD介质层403、接触金属层404、金属层405和钝化介质层406；
8）减薄硅片背面，形成漏极金属层501。
所述在形成栅介质层401和多晶硅栅介质层402之前，通常还包括形成有源区、P型保护环及结终端区的步骤，保护环与重掺杂P型埋层302同时形成，且两种具有相同的形状和工艺参数。
所述步骤2）中形成重掺杂P型埋层302的方法优选低能量离子注入N型杂质的方式。
所述步骤3）中形成轻掺杂N型第二外延层301的方法优选低温减压外延的方式。
所述步骤4）中的P型体区3022采用1150℃的高温推结形成，且推结工艺之前先在1000℃干氧氧化10分钟。
按照该实施例可以制作一种基于倒阱工艺的功率MOSFET器件。由于重掺杂P型埋层302、轻掺杂N型第一外延层201、轻掺杂N型第二外延层301、杂质倒分布的P型体区3022可以采用常规双极工艺的制造工艺形成。由于P型体区3022杂质浓度分布在P型体区3022结深的3/4位置，一方面增大了寄生三极管基区的宽度，进而降低了寄生三极管的基区电阻；另一方面增加了P型体区3022的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点。
Claims (10)
1.一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，其特征在于：所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；轻掺杂第一导电类型第一外延层(201)位于第一外延层和第二外延层之间。
2.根据权利要求1所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：所述衬底材料覆盖在漏极金属层（501）上；所述衬底材料为重掺杂第一导电类型衬底材料（101）；第一外延层为轻掺杂第一导电类型第一外延层（201）；第二外延层为轻掺杂第一导电类型第二外延层（301）；重掺杂第一导电类型衬底材料（101）覆盖于漏极金属层（501）之上；所述轻掺杂第一导电类型第一外延层（201）覆盖于重掺杂第一导电类型衬底材料（101）之上；所述轻掺杂第一导电类型第二外延层（301）覆盖于轻掺杂第一导电类型第一外延层（201）之上。
3.根据权利要求2所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：重掺杂第二导电类型埋层（302）介于轻掺杂第一导电类型第二外延层（301）和轻掺杂第一导电类型第一外延层（201）之间，重掺杂第二导电类型埋层（302）嵌入第一导电类型第一外延层（201）和第一导电类型第二外延层（301）内部；第二导电类型体区（3022）在轻掺杂第一导电类型第二外延层（301）内部，第二导电类型体区（3022）的结深大于第一导电类型第二外延层（301）的厚度；第二导电类型体区（3022）的上表面为第一导电类型第二外延层（301）的上表面的一部分；第二导电类型体区（3022）的上表面宽度小于第二导电类型体区（3022）的下结面宽度；重掺杂第一导电类型源区（303）在第二导电类型体区（3022）内部；重掺杂第一导电类型源区（302）的深度小于第二导电类型体区（3022）的深度；重掺杂第一导电类型源区（302）的上表面为第二导电类型体区3022的部分上表面；重掺杂第一导电类型源区（303）的上表面与第二导电类型体区（3022）内重掺杂第一导电类型源区（303）之间的上表面依次覆盖接触金属层（404）、金属层（405）和钝化介质层（406）；所述第二导电类型体区（3022）的上表面和第二导电类型体区（3022）之间的表面，从下到上依次覆盖栅介质层（401）、多晶硅栅介质层(402)、ILD介质层(403)、金属层(405)和钝化介质层(406)。
4.根据权利要求2所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：轻掺杂第一导电类型第一外延层(201)的厚度d1为传统VDMOS器件外延层厚度D减去氧化工艺消耗部分D1、第二导电类型体区(3022)结深D2的厚度，即：d1＝D-D1-D2；轻掺杂第一导电类型第一外延层(201)是均匀掺杂或是从重掺杂第一导电类型衬底材料（101）上表面到轻掺杂第一导电类型第一外延层（201）上表面的缓变掺杂。
5.根据权利要求2所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：重掺杂第二导电类型埋层（302）位置为第二导电类型体区（3022）在轻掺杂第一导电类型第一外延层（201）上表面的投影位置，且重掺杂第二导电类型埋层（302）的长度大于第二导电类型体区（3022）上表面在轻掺杂第一导电类型第一外延层（302）上表面投影的长度。
6.根据权利要求2所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：第二导电类型体区（3022）由二个以上重复的结构单元组成；第二导电类型体区（3022）是通过重掺杂第二导电类型埋层（302）在高温下扩散形成；第二导电类型体区（3022）杂质浓度的分布峰值在第二导电类型体区（3022）结深的3/4位置。
7.根据权利要求2所述的一种基于倒阱工艺的功率MOSFET器件，其特征在于：它还包括第二导电类型终端PN结；所述第二导电类型终端PN结的形状、掺杂与第二导电类型体区3022一致；最内环包围的中间区域为器件的有源区。
8.如权利要求2所述的一种基于倒阱工艺的功率MOSFET器件的制造方法，它包括：
1）将轻掺杂第一导电类型第一外延层覆盖于重掺杂第一导电类型衬底材料之上；
2）利用掩膜层在轻掺杂第一导电类型第一外延层的部分上表面形成重掺杂第二导电类型埋层；重掺杂第二导电类型埋层采用低能量离子注入第一导电类型的方式；
3）将轻掺杂第一导电类型第二外延层覆盖于轻掺杂第一导电类型第一外延层和重掺杂第二导电类型埋层之上；
4）高温推结，使得重掺杂第二导电类型埋层至下而上扩散至轻掺杂第一导电类型第二外延层的上表面，形成第二导电类型体区；第二导电类型体区采用1150℃的高温推结形成，且在推结工艺之前先在1000℃干氧氧化10分钟；
5）形成栅介质层和多晶硅栅介质层；6）利用掩膜层和5）步骤中所述多晶硅栅介质层自对准形成重掺杂第一导电类型源区；
7）形成ILD介质层、接触金属层、金属层和钝化介质层；
8）减薄硅片背面，形成漏极金属层。
9.根据权利要求8所述的一种基于倒阱工艺的功率MOSFET器件的制造方法，其特征在于：在形成栅介质层和多晶硅栅介质层之前，还包括形成有源区、第二导电类型保护环及结终端区的步骤，保护环与第二导电类型埋层同时形成。
10.根据权利要求8所述的一种基于倒阱工艺的功率MOSFET器件的制造方法，其特征在于：步骤3中形成轻掺杂第一导电类型第二外延层的方法采用低温减压外延的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711231355.1A CN107958937A (zh) | 2017-11-29 | 2017-11-29 | 一种基于倒阱工艺的功率mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711231355.1A CN107958937A (zh) | 2017-11-29 | 2017-11-29 | 一种基于倒阱工艺的功率mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107958937A true CN107958937A (zh) | 2018-04-24 |
Family
ID=61962987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711231355.1A Pending CN107958937A (zh) | 2017-11-29 | 2017-11-29 | 一种基于倒阱工艺的功率mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107958937A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112596246A (zh) * | 2020-12-30 | 2021-04-02 | 信利光电股份有限公司 | 一种车载平视显示屏、亮度控制方法及制作方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837606A (en) * | 1984-02-22 | 1989-06-06 | General Electric Company | Vertical MOSFET with reduced bipolar effects |
| JPH05259443A (ja) * | 1992-01-16 | 1993-10-08 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| US6072216A (en) * | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US20040099905A1 (en) * | 2001-04-11 | 2004-05-27 | Baliga Bantval Jayant | Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through and schottky rectifying flyback diodes |
| JP2010157591A (ja) * | 2008-12-26 | 2010-07-15 | Panasonic Corp | 半導体装置およびその製造方法 |
| CN102332470A (zh) * | 2010-07-12 | 2012-01-25 | 株式会社电装 | 半导体器件及其制造方法 |
| CN102347366A (zh) * | 2010-08-02 | 2012-02-08 | 富士电机株式会社 | Mos型半导体器件及其制造方法 |
| CN103460390A (zh) * | 2011-04-08 | 2013-12-18 | 富士电机株式会社 | 碳化硅纵型场效应晶体管 |
| CN105552110A (zh) * | 2015-12-21 | 2016-05-04 | 东南大学 | 一种高雪崩耐量的功率半导体晶体管结构及其制备方法 |
| CN106298926A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 一种垂直双扩散金属氧化物半导体晶体管及其制作方法 |
| CN208142188U (zh) * | 2017-11-29 | 2018-11-23 | 贵州大学 | 一种基于倒阱工艺的功率mosfet器件 |
-
2017
- 2017-11-29 CN CN201711231355.1A patent/CN107958937A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837606A (en) * | 1984-02-22 | 1989-06-06 | General Electric Company | Vertical MOSFET with reduced bipolar effects |
| JPH05259443A (ja) * | 1992-01-16 | 1993-10-08 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US6072216A (en) * | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
| US20040099905A1 (en) * | 2001-04-11 | 2004-05-27 | Baliga Bantval Jayant | Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through and schottky rectifying flyback diodes |
| JP2010157591A (ja) * | 2008-12-26 | 2010-07-15 | Panasonic Corp | 半導体装置およびその製造方法 |
| CN102332470A (zh) * | 2010-07-12 | 2012-01-25 | 株式会社电装 | 半导体器件及其制造方法 |
| CN102347366A (zh) * | 2010-08-02 | 2012-02-08 | 富士电机株式会社 | Mos型半导体器件及其制造方法 |
| CN103460390A (zh) * | 2011-04-08 | 2013-12-18 | 富士电机株式会社 | 碳化硅纵型场效应晶体管 |
| CN106298926A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 一种垂直双扩散金属氧化物半导体晶体管及其制作方法 |
| CN105552110A (zh) * | 2015-12-21 | 2016-05-04 | 东南大学 | 一种高雪崩耐量的功率半导体晶体管结构及其制备方法 |
| CN208142188U (zh) * | 2017-11-29 | 2018-11-23 | 贵州大学 | 一种基于倒阱工艺的功率mosfet器件 |
Non-Patent Citations (1)
| Title |
|---|
| 刘宗贺 等: "Pbody浓度对VDMOS器件EAS特性的影响", 《硅谷》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112596246A (zh) * | 2020-12-30 | 2021-04-02 | 信利光电股份有限公司 | 一种车载平视显示屏、亮度控制方法及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109192779B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN103258847B (zh) | 一种双面场截止带埋层的rb-igbt器件 | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN101499422A (zh) | 用多晶硅做寿命控制层的内透明集电极igbt制造方法 | |
| CN104900702A (zh) | 一种纵向高压半导体器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN103022099B (zh) | 一种igbt集电极结构及其制备方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN101702409B (zh) | 绝缘体上硅的横向p型双扩散金属氧化物半导体管 | |
| CN107946360B (zh) | 一种带载流子寿命调节区的功率mosfet器件及其制造方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| US9490354B2 (en) | Insulated gate bipolar transistor | |
| CN208142188U (zh) | 一种基于倒阱工艺的功率mosfet器件 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN101819993B (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| CN101442069A (zh) | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 | |
| CN107958937A (zh) | 一种基于倒阱工艺的功率mosfet器件及其制造方法 | |
| CN102005472B (zh) | 一种功率半导体器件的制造方法 | |
| CN206711898U (zh) | 一种带载流子寿命调节区的功率mosfet器件 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN213026140U (zh) | 一种沟槽mosfet结构 | |
| CN210743952U (zh) | 一种高压dmos器件 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN110473871B (zh) | 一种恒流器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180424 |