[go: up one dir, main page]

CN107946355B - 一种横向高压双极结型晶体管及其制造方法 - Google Patents

一种横向高压双极结型晶体管及其制造方法 Download PDF

Info

Publication number
CN107946355B
CN107946355B CN201710118996.XA CN201710118996A CN107946355B CN 107946355 B CN107946355 B CN 107946355B CN 201710118996 A CN201710118996 A CN 201710118996A CN 107946355 B CN107946355 B CN 107946355B
Authority
CN
China
Prior art keywords
type
region
layer
metal
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710118996.XA
Other languages
English (en)
Other versions
CN107946355A (zh
Inventor
刘建
刘青
税国华
张剑乔
易前宁
陈文锁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongke Yuxin Electronic Co ltd
Original Assignee
Chongqing Zhongke Yuxin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongke Yuxin Electronic Co ltd filed Critical Chongqing Zhongke Yuxin Electronic Co ltd
Priority to CN201710118996.XA priority Critical patent/CN107946355B/zh
Publication of CN107946355A publication Critical patent/CN107946355A/zh
Application granted granted Critical
Publication of CN107946355B publication Critical patent/CN107946355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/061Manufacture or treatment of lateral BJTs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/60Lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137Collector regions of BJTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种横向高压双极结型晶体管及其制造方法;包括P型衬底、N型埋层、P型埋层、N型外延层、P型隔离穿透区、N型穿通区、P型体区、N型重掺区、N型重掺环区、预氧层、场氧层、TEOS金属前介质层、发射区金属、集电极金属和基极金属;本发明是在常规横向双极结型集体管的基础上,在集电区与发射区之间加入了N型环状注入,再通过优化第一层金属的布局,使金属全覆盖于集电区之上,尺寸超出集电区结深的两倍。通过仿真以及实际流片结果得出本发明的横向高压双极结型晶体管在其余参数影响不大的情况下,BVcbo提高40%以上、BVceo提高30%以上、漏电能力提升一个量级。本发明提供的一种横向高压双极结型晶体管。

Description

一种横向高压双极结型晶体管及其制造方法
技术领域
本发明涉及半导体器件及制造工艺,具体是一种横向高压双极结型晶体管及其制造方法。
背景技术
二十世纪四十年代中期,由于导航,通讯、武器装备等电子器件系统日益复杂,导致电子电路的集成化和微型化需求日益迫切,1959年美国仙童半导体公司终于汇聚了前任的技术成果,采用平面双极工艺集成技术制造出了第一块实用硅集成电路,为集成电路的应用和大力发展开创了先河,双极型集成电路的工艺是所有集成电路工艺中最先发明,也是应用范围最为广泛的,随着集成电路技术的不断进步,尽管受到CMOS工艺的巨大挑战,双极型工艺仍然凭借其高速、高跨导、低噪声以及较高的电流驱动能力等方面的优势,发展依然较快,目前主要的应用领域是高精度运放、驱动器、接口、电源管理等模拟和超高速集成电路。
双极型集成电路早期主要以标准硅材料为衬底,并采用埋层工艺和隔离技术,后续在标准双极平面工艺基础上陆续发明了多晶硅发射极双极、互补双极、SiGe双极、SOI全介质隔离双极等工艺,并广泛采取了薄层外延、深槽隔离、多晶硅自对准、多层金属互联等技术,使得陆续推出的新工艺技术制造的双极器件性能不断提高,不过双极工艺集成技术也变得越来越复杂。
双极工艺中基本元件包括有源器件和无源器件,无源器件主要包括电阻、电感和电容,有源器件有二极管、NPN管、横向PNP管、衬底PNP管、悬浮PNP管等。对于双极工艺中的单个有源元器件来说,设计者希望器件各方面的特性都是最优的,双极结型晶体管具有高增益、大电流、高频率等一系列优点,但是随着双极工艺集成技术的不断发展,展现出来的弊端也越来越明显,在高压领域尤为突出,双极结型器件的耐压与增益、频率、器件尺寸等参数是相当难以调和的,因此综合考虑各个因数就成为设计人员一个非常困难的问题。
发明内容
本发明的目的是解决现有技术中,横向高压双极结型晶体管的耐压不足和漏电偏大等问题。
为实现本发明目的而采用的技术方案是这样的,一种横向高压双极结型晶体管,其特征在于:包括P型衬底、N型埋层、P型埋层、N型外延层、N型重掺杂环区、P型隔离穿透区、N型穿通区、P型环状体区、N型重掺杂区、场氧层、预氧层、TEOS金属前介质层、发射区金属、集电极金属和基极金属。
所述N型埋层位于P型衬底上表面的中心位置。
所述P型埋层位于P型衬底上表面的两端。
所述N型外延层位于N型埋层之上,所述N型外延层与P型衬底、N型埋层和P型埋层相接触。
所述P型隔离穿透区与N型外延层的两端相接触,所述P型隔离穿透区的底部与P型埋层的顶部相连。
所述N型穿通区位于N型埋层的左端,所述N型穿通区的底部与N型埋层的顶部相连。
所述P型环状体区位于N型外延层中间位置,所述P型环状体区包括远端环状区和中心区。
所述N型重掺杂区呈环状结构。所述N型重掺杂区的一端位于N型穿通区的中间位置,另一端位于N型外延层中。
所述N型重掺杂环区位于P型环状体区的远端环状区和中心区之间的位置。
所述场氧层位于N型穿通区上表面的外侧、穿通区和P型环状体区之间的上表面、P型环状体区和N型重掺杂区之间的上表面、N型重掺杂区上表面的外侧。所述N型重掺杂区为位于N型外延层中的一端。
所述预氧层位于N型外延层之上的场氧层之间的位置。
所述TEOS金属前介质层覆盖在整个器件表面的未开接触孔的位置。所述接触孔分别位于P型环状体区之内和N型穿通区之内,所述接触孔与P型环状体区和N型重掺杂区相接触。
所述发射区金属位于P型环状体区中心区的接触孔内。所述发射区金属与P型环状体区和TEOS金属前介质层相接触。所述发射区金属的边缘金属尺寸不超过P型环状体区。
所述集电极金属位于P型环状体区的远端环状区的接触孔内。所述集电极金属与P型环状体区和TEOS金属前介质层相接触。所述集电极金属的边缘金属尺寸超出P型环状体区两端的长度为结深1~5倍。
所述基极金属位于N型穿通区之内的接触孔中。所述基极金属与N型重掺杂区和TEOS金属前介质层相接触。所述基极金属的边缘金属尺寸不超过N型重掺杂区。
一种横向高压双极结型晶体管的制造方法,其特征在于,包括以下步骤:
1)提供P型衬底,生长氧化层。
2)一次光刻,光刻刻蚀去胶后,生长氧化层,进行N型埋层注入。
3)二次光刻,光刻刻蚀去胶后,生长氧化层,进行P型埋层注入。
4)生长N型外延层,热生长氧化层。
5)三次光刻,光刻后在N型外延层的元胞两端进行N型穿通区扩散,生长氧化层。
6)四次光刻,在器件两端进行P型隔离穿透区注入,LP淀积SIN。
7)五次光刻,光刻SIN后,注入N型杂质,生长氧化层。
8)剥离残余SIN,生长氧化层。
9)六次光刻,光刻后进行P型环状体区注入。
10)七次光刻,光刻后进行N型重掺杂区和N型重掺杂环区注入。
11)LP淀积正硅酸乙酯(TEOS)。
12)七次光刻,刻蚀出接触孔,所述接触孔位于P型环状体区之内和N型穿通区中间。
13)金属淀积,八次光刻、反刻铝。
14)合金,钝化。
15)九次光刻,刻蚀出压焊点。
16)低温退火后,进行硅片初测、切割、装架、烧结和封装测试。
进一步,所述P型衬底和N型外延层的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅。
进一步,所述晶体管能够是横向的PNP,还能够是横向的NPN和衬底PNP器件。
值得说明的是,本发明具体为在一种常规的横向双极结型集体管的基础上,在集电区与发射区之间加入了N型环状注入,以及通过优化第一层金属的布局,使金属全覆盖于集电区之上,尺寸超出集电区结深的两倍。理论分析在器件处于反向耐压工作状态下,集电结边缘由于金属场板的覆盖,使得耗尽区扩散时曲率效应大大降低,耐压急剧变大,而N环的加入可以大大的减小器件集电极与发射极之间的漏电流。通过仿真以及实际流片结果得出本发明的横向高压双极结型晶体管在其余参数影响不大的情况下,BVcbo提高40%以上、BVceo提高30%以上、漏电能力提升一个量级。
本发明的技术效果是毋庸置疑的,本发明具有以下优点:
1)本发明在一种常规的横向双极结型集体管的基础上,在集电区与发射区之间加入了N型环状注入,以及通过优化第一层金属的布局,使金属全覆盖于集电区之上,尺寸超出集电区结深的两倍。
2)本发明具体为理论分析在器件处于反向耐压工作状态下,集电结边缘由于金属场板的覆盖,使得耗尽区扩散时曲率效应大大降低,耐压急剧变大,而N环的加入可以大大的减小器件集电极与发射极之间的漏电流。
3)通过仿真以及实际流片结果得出本发明的横向高压双极结型晶体管在其余参数影响不大的情况下,BVcbo提高40%以上、BVceo提高30%以上、漏电能力提升一个量级。
附图说明
图1是本发明的一种横向高压双极结型晶体管的立体结构图;
图2是本发明的一种横向高压双极结型晶体管的平面结构图;
图3是本发明的一种横向高压双极结型晶体管的N型埋层版图及其器件结构;
图4是本发明的一种横向高压双极结型晶体管的P型埋层版图及其器件结构;
图5是本发明的一种横向高压双极结型晶体管的P型隔离穿透区版图及其器件结构;
图6是本发明的一种横向高压双极结型晶体管的N型穿通区版图及其器件结构;
图7是本发明的一种横向高压双极结型晶体管的有源区版图及其器件结构;
图8是本发明的一种横向高压双极结型晶体管的P型环状体区107版图及其器件结构;
图9是本发明的一种横向高压双极结型晶体管的N型重掺杂区版图及其器件结构;
图10是本发明的一种横向高压双极结型晶体管的接触孔区版图及其器件结构;
图11是本发明的一种横向高压双极结型晶体管的M1金属版图及其器件结构。
图中:P型衬底100、N型埋层101、P型埋层102、N型外延层103、N型重掺杂环区104、P型隔离穿透区105、N型穿通区106、P型环状体区107、N型重掺杂区108、场氧层109、预氧层110、TEOS金属前介质层111、发射区金属112、集电极金属113和基极金属114。
具体实施方式
下面结合实施例对本发明作进一步说明,但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下,根据本领域普通技术知识和惯用手段,做出各种替换和变更,均应包括在本发明的保护范围内。
实施例1:
如图1和图2所示,一种横向高压双极结型晶体管,其特征在于:包括P型衬底100、N型埋层101、P型埋层102、N型外延层103、N型重掺杂环区104、P型隔离穿透区105、N型穿通区106、P型环状体区107、N型重掺杂区108、场氧层109、预氧层110、TEOS金属前介质层111、发射区金属112、集电极金属113和基极金属114。
所述N型埋层101位于P型衬底100上表面的中心位置。
所述P型埋层102位于P型衬底100上表面的两端。
所述N型外延层103位于N型埋层101之上,所述N型外延层103与P型衬底100、N型埋层101和P型埋层102相接触。
所述P型隔离穿透区105与N型外延层103的两端相接触,所述P型隔离穿透区105的底部与P型埋层102的顶部相连。
所述N型穿通区106位于N型埋层101的左端,所述N型穿通区106的底部与N型埋层101的顶部相连。
所述P型环状体区107位于N型外延层103中间位置,所述P型环状体区107包括远端环状区和中心区。
所述N型重掺杂区108呈环状结构。所述N型重掺杂区108的一端位于N型穿通区106的中间位置,另一端位于N型外延层103中。
所述N型重掺杂环区104位于P型环状体区107的远端环状区和中心区之间的位置。
所述场氧层109位于N型穿通区106上表面的外侧、穿通区106和P型环状体区107之间的上表面、P型环状体区107和N型重掺杂区108之间的上表面、N型重掺杂区108上表面的外侧。所述N型重掺杂区108为位于N型外延层103中的一端。
所述预氧层110位于N型外延层103之上的场氧层109之间的位置。
所述TEOS金属前介质层111覆盖在整个器件表面的未开接触孔的位置。所述接触孔分别位于P型环状体区107之内和N型穿通区106之内,所述接触孔与P型环状体区107和N型重掺杂区108相接触。
所述发射区金属112位于P型环状体区107中心区的接触孔内。所述发射区金属112与P型环状体区107和TEOS金属前介质层111相接触。所述发射区金属112的边缘金属尺寸不超过P型环状体区107。
所述集电极金属113位于P型环状体区107的远端环状区的接触孔内。所述集电极金属113与P型环状体区107和TEOS金属前介质层111相接触。所述集电极金属113的边缘金属尺寸超出P型环状体区107两端的长度为结深1~5倍。
所述基极金属114位于N型穿通区106之内的接触孔中。所述基极金属114与N型重掺杂区108和TEOS金属前介质层111相接触。所述基极金属114的边缘金属尺寸不超过N型重掺杂区108。
实施例2:
如图3~图11所示,一种横向高压双极结型晶体管的制造方法,其特征在于,包括以下步骤:
1)选择缺陷较少的NTD<111>单晶片,片厚约500~700μm,电阻率5~30Ω·cm,打标清洗、烘干待用;
2)生长一层厚氧化层温度1100~1150℃、时间100min~120min、干加湿氧化条件。
3)一次光刻,光刻刻蚀去胶后,生长一层薄氧化层温度1000~1020℃、时间30min~40min、纯干法氧化条件。
在圆片衬底中间位置进行N型埋层101注入,离子注入条件为:剂量1e15~5e15cm-2、能量40~80KeV。
再分布条件为:有氧条件1000℃,氧化层厚度为再退火温度纯N2、1100~1150℃、时间100min~120min。
4)二次光刻,光刻刻蚀去胶后,生长一层薄氧化层温度1000~1020℃、时间30min~40min、纯干法氧化条件。
在圆片衬底两端进行P型埋层102注入,离子注入条件为:剂量4e15~8e15cm-2、能量60~100KeV。
再分布条件为:纯N2氛围退火温度、1100~1150℃、时间100min~120min。去氧化层。
5)硅片表面生长N型外延层103,温度在1100℃~1150℃,厚度为5~30μm,电阻率为4~40Ω·cm;
6)热生长氧化层,厚度在
7)三次光刻,光刻后在N型外延层103的元胞两端进行N型穿通区106扩散,具体为采用恒定杂质表面浓度方法扩散,在扩散之前生长50~100nm厚的氧化层,恒定杂质表面浓度方法扩散条件为:PCL3气体源、无氧条件,温度1100~1150℃、时间100min~1500min;去氧化层;
8)生长一层薄氧化层温度1000~1020℃、时间30min~40min、纯干法氧化条件。
四次光刻,光刻后,在器件两端进行P型隔离穿透区105注入,离子注入条件为:剂量1e15~8e15cm-2、能量60~100KeV。
9)LP淀积SIN,厚度在
10)第五次光刻,光刻刻蚀SIN后,普注一次剂量为1E11-5E11、能量为60-100KeV的N型杂质,然后生长一层厚氧化层 温度1000~1050℃、时间200min~400min、干加湿氧化条件。
退火再分布条件为:纯N2氛围退火温度、1100~1150℃、时间100min~120min。
11)残余SIN剥离,剥离一层厚度约为的氧化层。并生长一层薄氧化层温度1000~1020℃、时间30min~40min、纯干法氧化条件。
12)六次光刻,光刻后进行P型环状体区107注入,具体为采用带胶注入,离子注入条件为:剂量1e14~5e14cm-2、能量60~100KeV;
再分布条件为:无氧条件,温度1100~1150℃、时间100min~200min;
13)七次光刻,光刻后进行N型重掺杂区108以及N型重掺杂环区104注入,具体为采用带胶注入,离子注入条件为:剂量1e15~5e15cm-2、能量40~80KeV,再分布条件为:无氧条件,温度950~1000℃、时间30min~60min;
14)LP淀积TEOS,厚度在
15)八次光刻,刻蚀出接触孔;接触孔位置位于P型体沟道区107以内、以及N型穿通区106中间。
16)金属淀积,在整个圆片表面淀积金属AL,八次光刻、反刻铝;
17)合金,炉温550℃、时间10min~30min、钝化;
18)九次光刻刻蚀出压焊点;
19)低温退火,温度500℃~510℃,恒温30min;
20)硅片初测、切割、装架、烧结、封装测试。

Claims (4)

1.一种横向高压双极结型晶体管,其特征在于:包括P型衬底(100)、N型埋层(101)、P型埋层(102)、N型外延层(103)、N型重掺杂环区(104)、P型隔离穿透区(105)、N型穿通区(106)、P型环状体区(107)、N型重掺杂区(108)、场氧层(109)、预氧层(110)、TEOS金属前介质层(111)、发射区金属(112)、集电极金属(113)和基极金属(114);
所述N型埋层(101)位于P型衬底(100)上表面的中心位置;
所述P型埋层(102)位于P型衬底(100)上表面的两端;
所述N型外延层(103)位于N型埋层(101)之上,所述N型外延层(103)与P型衬底(100)、N型埋层(101)和P型埋层(102)相接触;
所述P型隔离穿透区(105)与N型外延层(103)的两端相接触,所述P型隔离穿透区(105)的底部与P型埋层(102)的顶部相连;
所述N型穿通区(106)位于N型埋层(101)的左端,所述N型穿通区(106)的底部与N型埋层(101)的顶部相连;
所述P型环状体区(107)位于N型外延层(103)中间位置,所述P型环状体区(107)包括远端环状区和中心区;
所述N型重掺杂区(108)呈环状结构;所述N型重掺杂区(108)的一端位于N型穿通区(106)的中间位置,另一端位于N型外延层(103)中;
所述N型重掺杂环区(104)位于P型环状体区(107)的远端环状区和中心区之间的位置;
所述N型重掺杂环区(104)的两端与N型外延层(103)接触;
所述N型重掺杂环区(104)位于N型外延层(103)内,且表面与N型外延层(103)的表面齐平;
所述场氧层(109)位于N型穿通区(106)上表面的外侧、穿通区(106)和P型环状体区(107)之间的上表面、P型环状体区(107)和N型重掺杂区(108)之间的上表面、位于N型外延层(103)中的一端的N型重掺杂区(108)上表面的外侧;所述N型重掺杂区(108)为位于N型外延层(103)中的一端;
所述预氧层(110)位于N型外延层(103)之上的场氧层(109)之间的位置;
所述TEOS金属前介质层(111)覆盖在整个器件表面的未开接触孔的位置;所述接触孔分别位于P型环状体区(107)之内和N型穿通区(106)之内,所述接触孔与P型环状体区(107)和N型重掺杂区(108)相接触;
所述发射区金属(112)位于P型环状体区(107)中心区的接触孔内;所述发射区金属(112)与P型环状体区(107)和TEOS金属前介质层(111)相接触;所述发射区金属(112)的边缘金属尺寸不超过P型环状体区(107);
所述集电极金属(113)位于P型环状体区(107)的远端环状区的接触孔内;所述集电极金属(113)与P型环状体区(107)和TEOS金属前介质层(111)相接触;所述集电极金属(113)的边缘金属尺寸超出P型环状体区(107)两端的长度为结深1~5倍;
所述基极金属(114)位于N型穿通区(106)之内的接触孔中;所述基极金属(114)与N型重掺杂区(108)和TEOS金属前介质层(111)相接触;所述基极金属(114)的边缘金属尺寸不超过N型重掺杂区(108);
所述P型衬底(100)和N型外延层(103)的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅。
2.根据权利要求1所述的一种横向高压双极结型晶体管,其特征在于:所述晶体管是横向的PNP,或横向的NPN、衬底PNP器件。
3.权利要求1所述横向高压双极结型晶体管的制造方法,其特征在于,包括以下步骤:
1)提供P型衬底(100),生长氧化层;
2)一次光刻,光刻刻蚀去胶后,生长氧化层,进行N型埋层(101)注入;
3)二次光刻,光刻刻蚀去胶后,生长氧化层,进行P型埋层(102)注入;
4)生长N型外延层(103),热生长氧化层;
5)三次光刻,光刻后在N型外延层(103)的元胞两端进行N型穿通区(106)扩散,生长氧化层;
6)四次光刻,在器件两端进行P型隔离穿透区(105)注入,LP(低压)淀积SIN(氮化硅);
7)五次光刻,光刻SIN后,注入N型杂质,生长氧化层;
8)剥离残余SIN,生长氧化层;
9)六次光刻,光刻后进行P型环状体区(107)注入;
10)七次光刻,光刻后进行N型重掺杂区(108)和N型重掺杂环区(104)注入;
11)LP淀积TEOS(液态源形成的氧化层);
12)七次光刻,刻蚀出接触孔,所述接触孔位于P型环状体区(107)之内和N型穿通区(106)中间;
13)金属淀积,八次光刻、反刻铝;
14)合金,钝化;
15)九次光刻,刻蚀出压焊点;
16)低温退火后,进行硅片初测、切割、装架、烧结和封装测试。
4.根据权利要求3所述的一种横向高压双极结型晶体管的制造方法,其特征在于:所述晶体管是横向的PNP,或横向的NPN、衬底PNP器件。
CN201710118996.XA 2017-03-02 2017-03-02 一种横向高压双极结型晶体管及其制造方法 Active CN107946355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710118996.XA CN107946355B (zh) 2017-03-02 2017-03-02 一种横向高压双极结型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710118996.XA CN107946355B (zh) 2017-03-02 2017-03-02 一种横向高压双极结型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107946355A CN107946355A (zh) 2018-04-20
CN107946355B true CN107946355B (zh) 2024-04-05

Family

ID=61929046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710118996.XA Active CN107946355B (zh) 2017-03-02 2017-03-02 一种横向高压双极结型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN107946355B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2561388B (en) 2017-04-13 2019-11-06 Raytheon Systems Ltd Silicon carbide integrated circuit
GB2561391B (en) * 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor with UV Sensitivity
GB2561390B (en) 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659979A (en) * 1985-11-27 1987-04-21 Burr-Brown Corporation High voltage current source circuit and method
US4978630A (en) * 1987-09-26 1990-12-18 Samsung Semiconductor & Telecommunication Co., Ltd. Fabrication method of bipolar transistor
US5163178A (en) * 1989-12-28 1992-11-10 Sony Corporation Semiconductor device having enhanced impurity concentration profile
US5777375A (en) * 1994-02-21 1998-07-07 Kabushiki Kaisha Toshiba Semiconductor device improved in a structure of an L-PNP transistor
JPH10189786A (ja) * 1996-12-26 1998-07-21 Sanyo Electric Co Ltd 半導体集積回路装置
JPH10270458A (ja) * 1997-03-27 1998-10-09 New Japan Radio Co Ltd ラテラルバイポーラトランジスタ
KR0169791B1 (ko) * 1995-12-08 1999-01-15 김광호 수평구조 바이폴라 트랜지스터 및 그 제조방법
US5861659A (en) * 1990-09-17 1999-01-19 Canon Kabushiki Kaisha Semiconductor device
GB0807928D0 (en) * 2008-05-01 2008-06-11 Lime Microsystems Ltd CMOS compatible vertical NPN bipolar junction transmitters and methods of producing them
CN206574717U (zh) * 2017-03-02 2017-10-20 重庆中科渝芯电子有限公司 一种横向高压双极结型晶体管

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659979A (en) * 1985-11-27 1987-04-21 Burr-Brown Corporation High voltage current source circuit and method
US4978630A (en) * 1987-09-26 1990-12-18 Samsung Semiconductor & Telecommunication Co., Ltd. Fabrication method of bipolar transistor
US5163178A (en) * 1989-12-28 1992-11-10 Sony Corporation Semiconductor device having enhanced impurity concentration profile
US5861659A (en) * 1990-09-17 1999-01-19 Canon Kabushiki Kaisha Semiconductor device
US5777375A (en) * 1994-02-21 1998-07-07 Kabushiki Kaisha Toshiba Semiconductor device improved in a structure of an L-PNP transistor
KR0169791B1 (ko) * 1995-12-08 1999-01-15 김광호 수평구조 바이폴라 트랜지스터 및 그 제조방법
JPH10189786A (ja) * 1996-12-26 1998-07-21 Sanyo Electric Co Ltd 半導体集積回路装置
JPH10270458A (ja) * 1997-03-27 1998-10-09 New Japan Radio Co Ltd ラテラルバイポーラトランジスタ
GB0807928D0 (en) * 2008-05-01 2008-06-11 Lime Microsystems Ltd CMOS compatible vertical NPN bipolar junction transmitters and methods of producing them
CN206574717U (zh) * 2017-03-02 2017-10-20 重庆中科渝芯电子有限公司 一种横向高压双极结型晶体管

Also Published As

Publication number Publication date
CN107946355A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN104979344B (zh) 用于创建具有横向集电极的高电压互补bjt的方法
JP2543224B2 (ja) 半導体装置とその製造方法
US6780725B2 (en) Method for forming a semiconductor device including forming vertical npn and pnp transistors by exposing the epitaxial layer, forming a monocrystal layer and adjusting the impurity concentration in the epitaxial layer
CN102054785B (zh) 一种高压bcd半导体器件的制造方法
CN111863616A (zh) 一种5g基站保护芯片制造工艺
US20010054746A1 (en) Lateral bipolar transistor formed on an insulating layer
CN102664161B (zh) 高压bcd工艺中高压器件的隔离结构及其制造方法
CN107946355B (zh) 一种横向高压双极结型晶体管及其制造方法
CN107680966A (zh) 自对准与非自对准的异质接面双极晶体管的共同整合
CN107039510A (zh) 一种纵向高压功率双极结型晶体管及其制造方法
CN118315385A (zh) 一种高中低压兼容的双极结型晶体管及其制造方法
JP3321553B2 (ja) Bi−CMOS集積回路装置の製造方法
CN114093936B (zh) 一种亚微米多晶硅发射极双极结型晶体管及其制造方法
JPH04363046A (ja) 半導体装置の製造方法
CN108493231A (zh) 一种高压衬底pnp双极结型晶体管及其制造方法
CN107170805B (zh) 一种纵向高压双极结型晶体管及其制造方法
CN107946356B (zh) 一种横向高压功率双极结型晶体管及其制造方法
CN108417615A (zh) 一种高压衬底pnp双极结型晶体管及其制造方法
KR100580115B1 (ko) 자기 정렬 쌍극자 반도체 소자 및 제작 방법
CN115799343A (zh) 结型场效应器件及其制造方法
CN105990254A (zh) BiCMOS集成电路的制造方法
CN111933694B (zh) 一种多晶自掺杂平滑顶栅jfet器件及其制造方法
US20040115878A1 (en) Method for manufacturing a silicon germanium based device with crystal defect prevention
CN103035643B (zh) 一种基于键合技术的三维集成功率半导体及其制作工艺
JP2008211105A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant