[go: up one dir, main page]

CN107872205A - 可变增益放大器、校正方法和接收装置 - Google Patents

可变增益放大器、校正方法和接收装置 Download PDF

Info

Publication number
CN107872205A
CN107872205A CN201710832748.1A CN201710832748A CN107872205A CN 107872205 A CN107872205 A CN 107872205A CN 201710832748 A CN201710832748 A CN 201710832748A CN 107872205 A CN107872205 A CN 107872205A
Authority
CN
China
Prior art keywords
voltage
offset voltage
variable gain
correction
gain amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710832748.1A
Other languages
English (en)
Inventor
松野典朗
富泽智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107872205A publication Critical patent/CN107872205A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3063—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one transistor as controlling device, the transistor being used as a variable impedance device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明涉及可变增益放大器、校正方法和接收装置。本发明的目的是提供一种即使DC偏移电压的增益发生了改变也能够通过更简单的控制来对DC偏移电压进行校正的可变增益放大器。一种差分输出型可变增益放大器配备有第一电压校正单元，其耦合至可变增益放大器电路的前级并且用于输出第一校正电压，以对在设置有第一输入电阻器的第一导体与设置有第二输入电阻器的第二导体之间产生的电位差进行校正；以及第二电压校正单元，其耦合至所述可变增益放大器电路的后级并且用于对差分输出进行校正。一种控制单元，被配置为控制所述第一校正电压和所述第二电压校正单元对电位差的校正量，从而使被包括在所述差分输出中的DC偏移电压衰减。

Description

可变增益放大器、校正方法和接收装置
相关申请的交叉引用
包括本说明书、附图和摘要的于2016年9月23日提交的日本专利申请No.2016-185795的公开内容通过引用的方式全部并入本文。
技术领域
本公开涉及一种可变增益放大器，并且更具体地，涉及一种对由可变增益放大器产生的DC偏移电压进行校正的技术。
背景技术
一种能够进行增益控制的可变增益放大器通常用于无线接收装置。已知在可变增益放大器中发生引起特性劣化的DC(直流)偏移电压。该DC偏移电压主要由于运算放大器中的晶体管差分对的尺寸等的不匹配而可能发生。
在日本未经审查专利申请公报特开No.20012-156936(专利文献1)中公开的一种涉及对DC偏移电压进行校正(使该电压衰减)的技术的半导体集成电路采用下述配置：其中将模拟电流从数模转换器DAC0施加到校准电阻器R22并且使滤波器300中的DC偏移电压减少了其电压降。
此外，日本未经审查专利申请公报特开No.2002-099873(专利文献2)已经公开了下述配置：其中DC偏移抵消电路51被设置在差分放大器5的输出级处以减少输出的DC偏移电压。更具体地，DC偏移抵消电路51通过使用滤波器511来将DC分量与放大器2的差分输出信号分离，并且向放大器1施加与DC分量对应的校正电流。
[相关技术文献]
[专利文献]
[专利文献1]日本未经审查专利申请公报特开No.20012-156936
[专利文献2]日本未经审查专利申请公报特开No.2012-099873。
发明内容
然而，由于在专利文献1中所公开的半导体集成电路检测包括在放大器的差分输出信号中的DC偏移电压作为数字信号并且基于检测到的信号由逻辑单元对DC偏移电压进行校正，因此，对DC偏移电压进行校正需要时间。因此，该半导体集成电路适用于采用下述配置：在上电时或者在诸如刚好在呼叫开始之前的初始化序列中对DC偏移电压进行校正。当可变增益放大器的增益在操作期间发生改变时，难以执行对与该变化对应的DC偏移的校正。
另一方面，由于在专利文献2中公开的半导体集成电路能够从可变增益放大器的差分输出信号中检测DC偏移分量作为模拟信号，向放大器施加与DC偏移分量对应的校正电流，以及在执行期望的模拟操作的同时执行校正工作，因此，即使增益发生改变，也可以对DC偏移电压进行校正。该半导体集成电路具有以下问题：由于始终驱动DC偏移抵消电路以对DC偏移电压进行校正，因此，电流消耗增加。而且，该半导体集成电路具有以下问题：由于该半导体集成电路需要安装大型片上电容器以便在其操作期间从差分输出信号检测DC偏移分量，因此，该半导体集成电路的电流和面积增加。随着放大器采取多级配置，这个问题变得很显著。进一步地，需要半导体集成电路根据增益来改变校正电流，并且需要一定的时间段来进行校正。因此，当增益设置(AGC：自动增益控制)时段较短时，配备有该半导体集成电路的接收装置可能无法对DC偏移电压进行充分校正。
本公开的提出是为了解决上述问题。在一个方面中的目的是提供一种即使可变增益放大器的增益发生改变也能通过更简单的控制来对DC偏移电压进行校正的可变增益放大器、和一种配备有可变增益放大器的接收装置。在另一方面中的目的是提供一种即使增益发生改变也能对DC偏移电压进行校正的方法。
本公开的其他目的和新颖特征将通过对本说明书和附图的描述而变得显而易见。
根据一个方面的可变增益放大器配备有差分放大器电路，该差分放大器电路包括：反向输入端子、非反向输入端子、反向输出端子、和非反向输出端子；第一和第二反馈电阻器，该第一和第二反馈电阻器分别被耦合在反向输出端子与非反向输入端子之间以及非反向输出端子与反向输入端子之间；第一和第二输入电阻器，该第一和第二输入电阻器分别被耦合至反向输入端子和非反向输入端子；控制单元，该控制单元用于控制第一和第二反馈电阻器的电阻值或者第一和第二输入电阻器的电阻值以控制增益；第一电压校正单元，该第一电压校正单元被耦合至第一和第二输入电阻器的前级并且用于输出第一校正电压，以对在设置有第一输入电阻器的第一导体与设置有第二输入电阻器的第二导体之间产生的电位差进行校正；以及第二电压校正单元，该第二电压校正单元被耦合至反向输出端子和非反向输出端子并且用于对在被耦合至反向输出端子的第三导体与被耦合至非反向输出端子的第四导体之间产生的电位差进行校正。该控制单元被配置为控制第一校正电压和第二电压校正单元对电位差的校正量，以使在反向输出端子与非反向输出端子之间产生的DC偏移电压衰减。
根据一个方面的可变增益放大器即使增益发生了改变也能够通过更简单的控制来对DC偏移电压进行校正。
本发明的上述及其他目的、特征、方面和优点将通过与结合附图所了解的本发明有关的以下详细说明而变得显而易见。
附图说明
图1是描述了根据相关技术的可变增益放大器100的示意图；
图2是描述了根据一个实施例的可变增益放大器200的配置示例的示意图；
图3是描述了根据一个实施例的电压校正单元210的配置示例的示意图；
图4是描述了根据一个实施例的对DC偏移电压进行校正的方法的流程图；
图5是描述了根据一个实施例的接收装置500的配置示例的示意图；
图6是描述了根据另一个实施例的对DC偏移电压进行校正的方法的流程图；
图7是用于描述图6的步骤S610(和S620)的流程图；
图8是描述了根据一个实施例的可变增益放大器800的配置示例的示意图；
图9是描述了根据一个实施例的对可变增益放大器800中的DC偏移电压进行校正的方法的流程图；
图10是描述了根据一个实施例的可变增益放大器1000的配置示例的示意图；
图11是描述了根据一个实施例的对可变增益放大器1000中的DC偏移电压进行校正的方法的流程图；
图12是描述了根据一个实施例的可变增益放大器1200的配置示例的示意图；以及
图13是描述了根据一个实施例的对可变增益放大器1200中的DC偏移电压进行校正的方法的示意图。
具体实施方式
下文将参照附图详细描述本发明的优选实施例。在以下描述中，将相同的附图标记分别附加至相同的部件。它们的设计和功能也是相同的。因此，将不会重复它们的详细描述。
相关技术
图1是描述了根据相关技术的可变增益放大器100的示意图。参照图1，可变增益放大器100配备有差分放大器电路110、输入电阻器120和130、反馈电阻器140和150、和校正单元160。
输入电阻器120和130被布置在差分放大器电路110的前级中。反馈电阻器140和150分别被布置在差分放大器电路110的非反向输出端子与反向输入端子之间以及差分放大器电路110的反向输出端子与非反向输入端子之间。电压校正单元160被布置在差分放大器电路110的输入电阻器120与130之间。
输入电阻器120和输入电阻器130的电阻值相同并且将其假设为R1。反馈电阻器140和反馈电阻器150的电阻值也相同并且将其假设为R2。在这种情况下，可变增益放大器100的增益变为R2/R1。
通过将包括在从差分放大器电路110输出的差分输出信号中的DC偏移电压转换成差分放大器电路110的输入电压而获得的电压被定义为Vmis。此时，从电压校正单元160输出的校正电压Vcal变为-Vmis以抵消该Vmis。关系表达式Vcal＝-Vmis不依赖于可变增益放大器100的增益R2/R1。因此，如果理想地操作电压校正单元160，则即使增益发生了改变，也可以对DC偏移电压进行校正。
然而，在由差分放大器电路110和反馈电路确定的输入电压变化之后电压校正单元160必须始终施加-Vmis的校正电压。因此，难以实现能够始终对DC偏移电压进行准确地校正的这种电压校正单元160。因此，将描述根据一个实施例的可变增益放大器，该可变增益放大器将解决这种问题。
[实施例1]
(可变增益放大器的配置)
图2是描述了根据一个实施例的可变增益放大器200的配置示例的示意图。参照图2，可变增益放大器200配备有可变增益放大器电路VGA_1、电压校正单元210_1、电压校正单元210_2、开关220、模数转换器(以下也称为“A/DC”)230、和控制单元240。
可变增益放大器电路VGA_1包括：差分放大器电路DA1、输入电阻器Rin1和Rin2、和反馈电阻器Rfb1和Rfb2。反馈电阻器Rfb1耦合在差分放大器电路DA1的非反向输出端子与反向输入端子之间。反馈电阻器Rfb2耦合在差分放大器电路DA1的反向输入端子与非反向输入端子之间。反馈电阻器Rfb1的电阻值和反馈电阻器Rfb2的电阻值相同。将各个反馈电阻器的电阻值假设为R2。输入电阻器Rin1耦合至差分放大器电路DA1的反向输入端子。输入电阻器Rin2耦合至差分放大器电路DA1的非反向输入端子。输入电阻器Rin1的电阻值和输入电阻器Rin2的电阻值相同。将各个输入电阻器的电阻值假设为R1。此时，可变增益放大器电路VGA_1的增益为R2/R1。
电压校正单元210_1被耦合至输入电阻器Rin1和Rin2之前的级。电压校正单元210_1被配置为对差分放大器电路DA1的输入差分信号进行校正。更具体地，为了对在设置有输入电阻器Rin1的导体与设置有输入电阻器Rin2的导体之间产生的电位差进行校正，电压校正单元210_1向这些导体中的任意一个输出校正电压Vcal1。
电压校正单元210_2被耦合至差分放大器电路DA1的非反向输出端子和反向输出端子。电压校正单元210_1被配置为对差分放大器电路DA1的输出差分信号进行校正。更具体地，为了对在耦合至差分放大器电路DA1的反向输出端子的导体与耦合至差分放大器电路DA1的非反向输出端子的导体之间产生的电位差进行校正，电压校正单元210_2向这些导体中的任意一个输出校正电压Vcal2。稍后将描述电压校正单元210_1和210_2的具体配置。
开关220被布置在电压校正单元210_1的前级，并且被配置为可以使输入至电压校正单元210_1的两个导体短路。作为示例，可以由MOSFET(金属氧化物半导体场效应晶体管)来实现开关220。
A/DC 230将从电压校正单元210_2输出的差分信号(模拟信号)转换为数字信号，并且将其输出至控制单元240。
该控制单元240包括：CPU(中央处理单元)242、RAM(随机存取存储器)244、和ROM(只读存储器)246。CPU 242根据存储在ROM246中的控制程序对从A/DC 230输入的数字信号进行数字处理。RAM244通常是DRAM(动态随机存取存储器)等，并且用作暂时存储对于CPU242执行控制程序所需的数据等的工作存储器。ROM 246通常是闪速存储器等，并且其中存储可由CPU 242执行的控制程序。
顺便提及，在另一方面中，可以由如至少一个处理器、用于具体应用ASIC(专用集成电路)的至少一个集成电路、至少一个DSP(数字信号处理器)、至少一个FPGA(现场可编程门阵列)、和/或具有另一算术功能的电路的半导体集成电路来实现控制单元240。
控制单元240分别被电耦合至电压校正单元210_1、电压校正单元210_2、可变增益放大器电路VGA_1、和开关220。
控制单元240向电压校正单元210_1和电压校正单元210_2输出DC偏移调整信号。电压校正单元210_1和210_2分别输出与输入DC偏移调整信号对应的校正电压Vcal1和Vcal2。
控制单元240向可变增益放大器电路VGA_1输出增益切换信号。可变增益放大器电路VGA_1根据输入的增益切换信号来分别改变输入电阻器Rin1和Rin2的电阻值(R1)。顺便提及，在另一方面中，可变增益放大器电路VGA_1可以被配置为分别改变反馈电阻器Rfb1和Rfb2的电阻值(R2)。
控制单元240向开关220输出打开/关闭信号。开关220根据输入至其的打开/关闭信号来使耦合至其的导体短路。
(对DC偏移电压进行校正的技术思路)
接下来将描述有关对可变增益放大器200中的DC偏移电压进行校正的方法。将包括在从差分放大器电路DA1输出的差分输出信号中的DC偏移电压定义为Vmis_out。进一步地，通过将DC偏移电压转换为差分放大器电路DA1的输入电压而获得的电压(以下也称为“失配电压”)被定义为Vmis。此时，用下面的等式(1)来表示Vmis与Vmis_out之间的关系：
进一步地，用下面的等式(2)来表示通过可变增益放大器电路VGA_1放大从电压校正单元210_1输出的校正电压Vcal1而获得的偏移电压Vcal1_out：
在电压校正单元210_2的后级中产生的偏移电压成为通过将Vmis_out、Vcal1_out和Vcal2加在一起而获得的值。因为该值接近零，所以，对包括在可变增益放大器电路VGA_1的差分输出信号中的偏移电压进行了校正(使该电压衰减)。
参照等式(1)，不依赖于增益(R2/R1)的分量(Vmis)和依赖于增益的分量(Vmis×R2/R1)都被包括在DC偏移电压Vmis_out中。进一步地，参照等式(2)，偏移电压Vcal1_out依赖于增益。因此，如果偏移电压Vcal1_out和依赖于DC偏移电压Vmis_out的增益的分量彼此抵消，则即使增益发生了改变，DC偏移电压Vmis_out也保持不变。如果不依赖于DC偏移电压Vmis_out的增益的分量和电压校正单元210_2的校正电压Vcal2在该条件下彼此抵消，则即使可变增益放大器电路VGA_1的增益发生了改变，也始终能校正DC偏移电压Vmis_out。
控制单元240向电压校正单元210_1输出用于抵消依赖于DC偏移电压Vmis_out的增益的分量的DC偏移调整信号。进一步地，控制单元240向电压校正单元210_2输出用于抵消不依赖于DC偏移电压Vmis_out的增益的分量的DC偏移调整信号。
根据上述内容，当设置了电压校正单元210_1和210_2的电压校正量时，即使可变增益放大器电路VGA_1的增益发生了改变，根据一个实施例的可变增益放大器200也能够始终对包括在可变增益放大器电路VGA_1的差分输出信号中的DC偏移电压进行校正(使该电压衰减)。进一步地，即使在增益发生了改变的情况下，控制单元240也不需要改变电压校正单元210_1和210_2的电压校正量的这种特殊控制。因此，可变增益放大器200不需要在其操作期间检测包括在差分输出信号中的DC偏移电压的机制，并且始终对DC偏移进行校正。因此，可变增益放大器200能够比以前更大程度地实现小型化和功耗减少。
(电压校正单元210的配置)
接下来将描述电压校正单元210_1和210_2(以下也统称为“电压校正单元210”)的配置示例和控制示例。
图3是描述了根据一个实施例的电压校正单元210的配置示例的示意图。在一个实施例中，电压校正单元210_1和210_2的配置相同。此处将通过示例的方式来描述电压校正单元210_1。
参照图3，电压校正单元210_1包括从耦合至开关220的导体接收输出的端子INT和INB、和用于向可变增益放大器电路VGA_1输出差分输入信号的端子OUTT和OUTB。在输入端子INT与输出端子OUTT之间设置有电阻器Rt。在输入端子IN与输出端子OUTB之间设置有电阻器Rb。
电压校正单元210_1进一步包括：逻辑控制部300、可变电流源Ical、pMOS晶体管M1、M3、M4、M6、和M7、nMOS晶体管M2、M5、M8、和M9、以及反相器Inv。
pMOS晶体管M3具有通过二极管耦合而彼此耦合的漏极和栅极。pMOS晶体管M3的栅极耦合至pMOS晶体管M1和M4的栅极。因此，由pMOS晶体管M1、M3、和M4形成电流镜电路。
进一步地，nMOS晶体管M5具有通过二极管耦合而彼此耦合的漏极和栅极。nMOS晶体管M5的栅极耦合至nMOS晶体管M2的栅极。因此，由nMOS晶体管M5和M2形成电流镜电路。
在一个实施例中，可以将pMOS晶体管M1、M3、和M4的尺寸(栅极宽度)设置为彼此相等，并且可以将nMOS晶体管M2和M5的尺寸设置为彼此相等。在这种情况下，通过电流镜效应，在pMOS晶体管M1和nMOS晶体管M2中流动的电流量变为彼此相等。因此，电压校正单元210_1不影响布置在其自身的前级或者后级中的模拟电路的操作。
当在pMOS晶体管M1中流动的电流量大于在nMOS晶体管M2中流动的电流量时，其间的差分电流从电压校正单元210_1流至外部。结果，电压校正单元210_1可能影响可变增益放大器电路VGA_1的操作。进一步地，当在pMOS晶体管M1中流动的电流量小于在nMOS晶体管M2中流动的电流量时，其间的差分电流从外部流至电压校正单元210_1。结果，电压校正单元210_1可能影响可变增益放大器电路VGA_1的操作。如上所述，电压校正单元210_1将在pMOS晶体管M1和nMOS晶体管M2中流动的电流量设置为相等(将各个电流镜电路的镜像比设置为1)，从而使得可以解决这些问题。
逻辑控制部300接收从控制单元240输出的DC偏移调整信号的输入。逻辑控制部300根据本DC偏移调整信号来输出电流控制位和极性反向位。
在一个实施例中，可变电流源Ical可以包含多个电流源。可变电流源Ical根据输入的电流控制位来控制要操作的电流源的数量，以使得可以调整电流量。
相应的电流镜电路复制从可变电流源Ical输出的电流，在此之后，该电流流入pMOS晶体管M1和nMOS晶体管M2。当极性反向位为高时，这些电流流入pMOS晶体管M6和nMOS晶体管M9。因此，电流流过电阻器Rt。另一方面，当极性反向位为低时，电流流入pMOS晶体管M7和nMOS晶体管M8。因此，电流流过电阻器Rb。电压校正单元210_1使电流流至电阻器Rt或者Rb以引起电压降，从而产生校正电压Vcal1。顺便提及，从可变电流源Ical输出的电流流过电阻器Rt或者Rb并且通过nMOS晶体管M2流至GND。
控制单元240使用DC偏移调整信号来控制从逻辑控制部300输出的电流控制位和极性反向位。控制单元240控制极性反向位，从而使电流流入电阻器Rt和Rb中的任意一个以切换校正电压Vcal的极性。进一步地，控制单元240控制电流控制位，从而控制校正电压Vcal1的大小。
(用于对DC偏移电压进行校正的流程)
接下来将使用图4来描述可变增益放大器200如何对包括在可变增益放大器电路VGA_1的差分输出信号中的DC偏移电压进行校正。
图4是描述了根据一个实施例的对DC偏移电压进行校正的方法的流程图。通过CPU242执行存储在ROM 246中的控制程序来实现在图4中示出的处理。在另一方面中，可以由电路元件或者另一硬件来执行该处理的一部分或者全部。可以在可变增益放大器200上电时或者在用于其操作开始的初始化序列中执行在图4中示出的处理。在一个方面中，可以在图4中示出的处理开始时，将电压校正单元210_1的校正电压Vcal1和电压校正单元210_2的校正电压Vcal2分别设置为0。
在步骤S405，CPU 242向开关220传输打开/关闭信号以使开关220处于导通状态。因此，可以对可变增益放大器电路VGA_1的DC偏移电压进行校正，而不受电压校正单元210_1的前级的DC偏移电压的影响。
在步骤S410，CPU 242输出增益切换信号以将可变增益放大器电路VGA_1的增益设置为最小值。因此，不依赖于增益的分量(Vmis)变得充分大于依赖于DC偏移电压Vmis_out的增益的分量(Vmis×R2/R1)。在这种情况下，基本上忽略依赖于DC偏移电压Vmis_out的增益的分量(Vmis×R2/R1)。
在步骤S415，CPU 224检测由A/DC 230转换为数字信号的DC偏移电压Vmis_out(实质上为Vmis)。
在步骤S420，CPU 242向电压校正单元210_2输出用于使DC偏移电压Vmis_out衰减的DC偏移调整信号。电压校正单元210_2根据输入的信号来输出电流控制位和极性反向位。
在步骤S425，CPU 242检测从A/DC 230输出的DC偏移电压。在步骤S430，CPU 242确定在步骤S425检测到的DC偏移电压是否小于预定电压值(例如，5mV)。当确定检测到的DC偏移电压小于预定电压值时(在步骤S430中为“是”)，CPU 242将处理前进至步骤S435。另一方面，当确定检测到的DC偏移电压超过预定电压值时(在步骤S430中为“否”)，CPU 242将处理返回至步骤S420。
在步骤S435，CPU 242向电压校正单元210_2输出用于固定电流控制位和极性反向位的信号。因此，从电压校正单元210_2输出的校正电压Vcal2被固定。顺便提及，在另一方面中，电压校正单元210可以是具有寄存器(未示出)的配置，并且在该配置中，根据最后输入至电压校正单元210的DC偏移调整信号来固定校正电压。
在步骤S440，CPU 242输出增益切换信号以将可变增益放大器电路VGA_1的增益设置为最大值。因此，依赖于DC偏移电压Vmis_out的增益的分量(Vmis×R2/R1)变得充分大于不依赖于DC偏移电压Vmis_out的增益的分量(Vmis)。在这种情况下，基本上忽略不依赖于DC偏移电压Vmis_out的增益的分量(Vmis)。顺便提及，在步骤S440，电压校正单元210_2输出在步骤S435设置的校正电压Vcal2，从而对不依赖于DC偏移电压Vmis_out的增益的分量进行校正。
在步骤S445，CPU 224检测由A/DC 230转换为数字信号的DC偏移电压Vmis_out(实质上为Vmis×R2/R1)。
在步骤S450，CPU 242向电压校正单元210_1输出用于使DC偏移电压Vmis_out衰减的DC偏移调整信号。电压校正单元210_1根据输入的信号来输出电流控制位和极性反向位。
在步骤S455，CPU 242检测从A/DC 230输出的DC偏移电压。在步骤S460，CPU 242确定在步骤S455检测到的DC偏移电压是否小于预定电压值(例如，5mV)。当确定检测到的DC偏移电压小于预定电压值时(在步骤S460中为“是”)，CPU 242将处理前进至步骤S465。另一方面，当确定检测到的DC偏移电压超过预定电压值时(在步骤S460中为“否”)，CPU 242将处理返回至步骤S450。
在步骤S465，CPU 242向电压校正单元210_1输出用于固定电流控制位和极性反向位的信号。因此，从电压校正单元210_1输出的校正电压Vcal1被固定。
在步骤S470，CPU 242向开关220传输打开/关闭信号以使开关220处于断开状态，从而完成一系列校正处理。
根据上述内容，根据一个实施例的可变增益放大器200能够通过位于可变增益放大器电路VGA_1的后级上的电压校正单元210_2来对不依赖于DC偏移电压Vmis_out的增益的分量进行校正。进一步地，可变增益放大器200能够通过位于可变增益放大器电路VGA_1的前级中的电压校正单元210_1来对依赖于DC偏移电压Vmis_out的增益的分量进行校正。因此，即使增益发生了改变，可变增益放大器200也能够始终对被包括在可变增益放大器电路VGA_1的差分输出信号中的DC偏移电压进行校正(使该电压衰减)。进一步地，即使增益发生了改变，可变增益放大器200也不需要改变电压校正单元210_1和210_2的相应电压校正量的这种特殊控制。因此，可变增益放大器200不需要用于通过模拟信号来在其操作期间检测被包括在差分输出信号中的DC偏移电压的配置。因此，可以使可变增益放大器200的尺寸比以前小。进一步地，可以减少可变增益放大器200的功耗。
(接收装置)
接下来将描述接收装置的配置示例作为配备有根据上述实施例的可变增益放大器的装置的示例。
图5是描述了根据一个实施例的接收装置500的配置示例的示意图。参照图5，接收装置500配备有天线510、低噪声放大器(LNA)515、混频器520和525、本地振荡器530、90°移相器535、低通滤波器(LPF)540和565、和可变增益放大器550和570。
LNA 515对天线510接收到的RF(射频)信号进行放大，并且将该放大的RF信号输出至混频器520和525。混频器520基于从LNA 515输入的RF信号和从本地振荡器530输出的振荡信号来产生外差，并且将该外差输出至低通滤波器540。低通滤波器540选择性地仅将所输入的外差的低频的下降外差输出至可变增益放大器550。
混频器525基于从LNA 515输入的RF信号和从90°移相器535输入的相移了90°的振荡信号来产生外差，并且将该外差输出至低通滤波器565。低通滤波器565选择性地仅将所输入的外差的低频的下降外差输出至可变增益放大器570。
可变增益放大器550和570具有公共控制单元560。可变增益放大器550进一步配备有电压校正单元552和556、可变增益放大器电路554、和A/DC 558。可变增益放大器570进一步配备有电压校正单元572和576、可变增益放大器电路574、和A/DC 578。可变增益放大器550和570分别执行与在图2中描述的可变增益放大器200的操作相同的操作。更具体地，电压校正单元552和572分别执行与电压校正单元210_1的操作相同的操作。电压校正单元554和574分别执行与电压校正单元210_2的操作相同的操作。可变增益放大器电路554和574分别执行与可变增益放大器电路VGA_1的操作相同的操作。A/DC 558和578分别执行与A/DC230的操作相同的操作。因此，将不重复对这些装置的详细描述。
可变增益放大器550和570将输入下降外差分别放大或者抑制到规定的信号电平，并且通过控制单元560对其进行数字处理。
符合在图5中示出的直接转换系统的接收装置500将由天线510接收到的RF信号直接转换为包括DC分量的低频，并且对该信号进行放大。此时，由于在可变增益放大器电路554和574中产生的DC偏移电压，接收到的信号的基本特性可能恶化。因此，接收装置500分别通过电压校正单元552和556、572、和576来对DC偏移电压进行校正。
同时，IEEE(电气与电子工程师协会(标准802.15.1)的Bluetooth(商标注册)(蓝牙经典版本1至3和蓝牙低功耗(BLE)版本4))仅具有8微秒的前导时段。进一步地，这些机制采用信号分量集中在载波频率附近的调制系统(例如，BLE：调制指数m＝0.5的GFSK(高斯频移键控)调制系统、和蓝牙经典：调制指数m＝0.3的GFSK调制系统)。当接收到符合这种无线标准的信号时，需要在前导时段(8微秒)上执行对通信频率(信道)的确定和增益设置。因此，可以实质上执行增益设置(AGC)的时间仅有几微秒。由于相关技术的接收装置(可变增益放大器电路)需要几十微秒来对DC偏移电压进行校正，因此，在前导时段期间难以对DC偏移电压进行校正。
另一方面，即使在上电等时设置电压校正单元552、556、572、和576的相应校正电压的操作期间可变增益放大器电路554和574的增益发生了改变，根据一个实施例的接收装置500在不执行改变相应电压校正量的这种特殊控制的情况下也能够对DC偏移电压进行校正。因此，即使接收到符合如上所述的增益设置时段较短的无线标准的信号，接收装置500也可以对DC偏移电压进行校正。
顺便提及，在另一方面中，低通滤波器540和565可以被布置在可变增益放大器550的后级而不是其前级中。在再一方面中，接收装置500可以具有设置可变增益放大器电路554和574的多个级并且低通滤波器540和565被布置在相应的可变增益放大器电路之间的配置。
进一步地，虽然上面描述的接收装置已经采用直接转换系统，但是在另一方面中，接收装置可以采用另一系统(例如，滑动IF(中频)系统)。在再一方面中，可变增益放大器电路554和574中的每一个可以向内部反馈路径添加电容器以具有低通滤波器的功能，或者可以是双二阶配置。
[实施例2]
在图4中示出的示例中，可变增益放大器200基于从A/DC 230输出的DC偏移电压的电平来设置电压校正单元210的校正电压。根据另一实施例的可变增益放大器200能够基于从A/DC 230输出的DC偏移电压的极性(正/负)的反向的存在或者不存在来设置电压校正单元210的校正电压。
图6是描述了根据另一实施例的对DC偏移电压进行校正的方法的流程图。通过由CPU 242执行存储在ROM 246中的控制程序来实现在图6中示出的处理。在另一方面中，可以由电路元件或者其他硬件来执行该处理的一部分或者全部。可以在可变增益放大器200上电时或者在用于其操作开始的初始化序列中执行在图6中示出的处理。顺便提及，由于给定与图4中的符号相同的符号的部分是相同的处理，因此，将不重复对这些部分的描述。
在步骤S610，CPU 242通过二分查找来设置电压校正单元210_2的校正电压Vcal2的最优值。在步骤S620，CPU 242通过二分查找来设置电压校正单元210_1的校正电压Vcal1的最优值。将通过使用图7来描述步骤S610和步骤S620的具体处理。
图7是用于描述图6的步骤S610(和S620)的流程图。在图7中，将描述步骤S610作为示例。顺便提及，在图7中示出的示例中，将从电压校正单元210_2的逻辑控制部300输出的电流控制位的位长假设为3位。作为一个示例，逻辑控制部300控制在0(最小)与7(最大)之间的电流控制位，并且在八个级中线性地改变从可变电流源Ical输出的电流量。顺便提及，在另一方面中，可以基于对DC偏移电压的校正准确性及其校正时间来将电流控制位的位长设置为最优值。
在步骤S705，CPU 242检测来自A/DC 230的DC偏移电压Vmis_out(实质上为Vmis)的极性(正/负)。作为一个示例，CPU 242确定为正，其中T侧(电压校正单元210_2的OUTT端子侧)上的DC电位高于B侧(电压校正单元210_2的OUTB侧)上的DC电位。
在步骤S710，CPU 242向电压校正单元210_2输出DC偏移调整信号。电压校正单元210_2根据输入的信号分别将电流控制位设置为“111”(即，7)，以及将极性反向位设置为“0”(低)。因此，电压校正单元210_2在B侧上产生校正电压Vcal2的最大量。顺便提及，假设校正电压Vcal2(和Vcal1)的最大量充分大于DC偏移电压的变化范围。在另一方面中，在步骤S710，可以将极性反向位设置为“1”。
在步骤S715，CPU 242确定从A/DC 230输出的直流偏移电压的极性是否被反转。当确定DC偏移电压的极性被反转时(在步骤S715中为“是”)，CPU 242将处理前进至步骤S720。另一方面，当确定DC偏移电压的极性未被反转时(在步骤S715中为“否”)，CPU 242将处理前进至步骤S750。
在步骤S720，CPU 242使极性反向位保持为“0”。在步骤S725，CPU 242将用于逻辑控制部300的电流控制位的设置目标的位i(从低阶位的顺序开始0、1、2)设置为“2”(即，最高有效位)。
在步骤S730，CPU 242分别将电流控制位的最高有效位设置为“0”以及将极性反向位设置为“0”。在步骤S735，CPU 242确定从A/DC 230输出的DC偏移电压的极性是否被反转。当确定DC偏移电压的极性被反转时(在步骤S735中为“是”)，CPU 242将处理前进至步骤S737。另一方面，当确定DC偏移电压的极性未被反转时(在步骤S735中为“否”)，CPU 242将处理前进至步骤S740。
在步骤S737，CPU 242将设置目标位i的电流控制位设置为“1”。
在步骤S740，CPU 242确定用于电流控制位的设置目标位i是否为“0”。当确定设置目标位i为“0”时(在步骤S740中为“是”)，CPU 242将处理前进至步骤S435。另一方面，当确定设置目标位i不为“0”时(在步骤S740中为“否”)，CPU 242将处理前进至步骤S745。
在步骤S745，CPU 242将用于电流控制位的设置目标位i设置为下一低阶位。在一个方面中，CPU 242将用于电流控制位的设置目标位i从“2”改变为“1”(中阶位)。
在步骤S750，CPU 242将极性反向位从“0”改变为“1”。在步骤S755，CPU 242将用于电流控制位的设置目标位i设置为“2”。
在步骤S760，CPU 242分别将电流控制位的最高有效位设置为“0”以及将极性反向位设置为“1”。在步骤S765，CPU 242确定从A/DC 230输出的DC偏移电压的极性是否被反转。当确定DC偏移电压的极性被反转时(在步骤S765中为“是”)，CPU 242将处理前进至步骤S767。另一方面，当确定DC偏移电压的极性未被反转时(在步骤S765中为“否”)，CPU 242将处理前进至步骤S770。
在步骤S767，CPU 242将设置目标位i的电流控制位设置为“1”。
在步骤S770，CPU 242确定用于电流控制位的设置目标位i是否为“0”。当确定设置目标位i为“0”时(在步骤S770中为“是”)，CPU 242将处理前进至步骤S435。另一方面，当确定设置目标位i不为“0”时(在步骤S770中为“否”)，CPU 242将处理前进至步骤S775。
在步骤S775，CPU 242将用于电流控制位的设置目标位i设置为下一低阶位。在一个方面中，CPU 242将用于电流控制位的设置目标位i从“2”改变为“1”(中阶位)。
根据上述内容，根据一个实施例的可变增益放大器200能够基于从A/DC 230输出的DC偏移电压的极性(正/负)的存在或者不存在来设置电压校正单元210的校正电压。
将通过使用具体示例来描述对DC偏移电压的上述校正控制。作为一个示例，假设DC偏移电压Vmis_out被生成为+5mV，并且电压校正单元210的校正电压的施加范围为±24mV。
在步骤S705，CPU 242确定DC偏移电压Vmis_out的极性为正。在步骤S710，CPU 242施加+24mV的校正电压。因此，从A/DC 230输出的DC偏移电压变为29mV。在步骤S715，CPU242将处理前进至步骤S750，其中，由A/DC 230检测到的DC偏移电压的极性未被反转。
在步骤S750，CPU 242将极性反向位从“0”改变为“1”。在步骤S755，CPU 242将用于电流控制位的设置目标位i设置为“2”(12mV的控制位)。因此，施加了-24mV的校正电压，并且DC偏移电压变为-19mV。
在步骤S760，CPU 242使最高有效电流控制位为“0”，并且将极性反向位设置为“1”。因此，施加了-12mV的校正电压，并且从A/DC 230输出的DC偏移电压变为-7mV。在步骤S765，CPU 242确定校正前偏移电压(-19mV)的极性和校正后偏移电压(-7mV)的极性相同(在步骤S765中为“否”)，并且将处理前进至步骤S770，其中最高有效电流控制位保持被改变为“0”。
在步骤S770，CPU 242确定设置目标位i不为“0”，并且将处理前进至步骤S775，其中将用于电流控制位的设置目标位i从“2”改变为“1”。
在步骤S760，CPU 242使中阶电流控制位(6mV的控制位)为“0”，并且将极性反向位设置为“1”。因此，施加了-6mV的校正电压，并且从A/DC 230输出的DC偏移电压变为-1mV。在步骤S765，CPU 242确定校正前偏移电压(-7mV)的极性和校正后偏移电压(-1mV)的极性相同(在步骤S765中为“否”)，并且将处理前进至步骤S770，其中中阶电流控制位保持被改变为“0”。
在步骤S770，CPU 242确定设置目标位i不为“0”，并且将处理前进至步骤S775，其中将用于电流控制位的设置目标位i从“1”改变为“0”。
在步骤S760，CPU 242使最低有效电流控制位(3mV的控制位)为“0”，并且将极性反向位设置为“1”。因此，施加了-3mV的校正电压，并且从A/DC 230输出的DC偏移电压变为+2mV。在步骤S765，CPU 242确定校正前偏移电压(-1mV)的极性和校正后偏移电压(+2mV)的极性彼此不同(在步骤S765中为“是”)。然后，CPU 242将最低有效电流控制位改变为“1”，并且将处理前进至步骤S770。
在步骤S770，CPU 242确定设置目标位i为“0”，并且将处理前进至步骤S435。
根据上述内容，根据实施例的可变增益放大器200能够将在可变增益放大器电路VGA_1中产生的5mV的DC偏移电压校正为(使该电压衰减至)-1mV。
顺便提及，在另一方面中，可变增益放大器200的ROM 246能够预先存储极性反向位与A/DC 230的正/负极性之间的关系。在这种情况下，CPU 242可以不包括在图7中示出的步骤S710、S715、和S755的处理。
[实施例3]
虽然在上述示例中，在信号级中配置可变增益放大器，但是本实施例将描述在存在可变增益放大器电路的多个级的情况下对DC偏移电压进行校正的方法。
图8是描述了根据一个实施例的可变增益放大器800的配置示例的示意图。参照图8，与在图2中描述的可变增益放大器200相比较，可变增益放大器800进一步配备有可变增益放大器电路VGA_2和电压校正单元210_3。顺便提及，由于给定与图2中的符号相同的符号的部分是相同的，因此，将不会重复对该部分的描述。
控制单元240进一步耦合至可变增益放大器电路VGA_2和电压校正单元210_3。控制单元240向可变增益放大器电路VGA_1和VGA_2输出增益切换信号。控制单元240向电压校正单元210_1、210_2、和210_3DC输出DC偏移调整信号。
将可变增益放大器电路VGA_1的增益假设为A1，并且将失配电压假设为Vm1。将可变增益放大器电路VGA_2的增益假设为A2，并且将失配电压假设为Vm2。此时，可以用下面的等式(3)来表示由可变增益放大器电路VGA_1和VGA_2的两个级产生的DC偏移电压：
Vm1×(1+A1)×A2+Vm2×(1+A2)＝Vm1×A1×A2+(Vm1+Vm2)A2+Vm2 (3)
下面将使用图9描述通过使用电压校正单元210_1、210_2、和210_3来对在等式(3)中表示的DC偏移电压进行校正的方法。
图9是描述了根据一个实施例的对可变增益放大器800中的DC偏移电压进行校正的方法的流程图。通过由CPU 242执行存储在ROM246中的控制程序来实现在图9中示出的处理。在另一方面中，可以由电路元件或者其他硬件来执行该处理的一部分或者全部。可以在可变增益放大器800上电时或者在用于其操作开始的初始化序列中执行在图9中示出的处理。在一个方面中，可以在图9中示出的处理开始时，可以将电压校正单元210_1的校正电压Vcal1、电压校正单元210_2的校正电压Vcal2、和电压校正单元210_3的校正电压Vcal3分别设置为0。顺便提及，由于给定与图4中的符号相同的符号的部分是相同的处理，因此，将不会重复对该部分的描述。
在步骤S905，CPU 242停止可变增益放大器电路VGA_1的操作。因此，在等式(3)中，基本上可以忽略由可变增益放大器电路VGA_1产生的DC偏移电压Vm1。在同一步骤中，CPU242将可变增益放大器电路VGA_2的增益A2设置为最小值。因此，在等式(3)中，不依赖于增益A2的分量(第三项)变得充分大于依赖于增益A2的分量(第一项和第二项)。在这种情况下，可以基本上忽略等式(3)中的第一项和第二项。
在步骤S910，CPU 242检测从A/DC 230输入的DC偏移电压(实质上为Vm2)。在步骤S915，CPU 242向电压校正单元210_3输出使DC偏移电压衰减的DC偏移调整信号。电压校正单元210_3根据输入的信号来输出电流控制位和极性反向位。
在步骤S920，CPU 242检测从A/DC 230输入的DC偏移电压(Vm2)。在步骤S925，CPU242确定在步骤S920检测到的DC偏移电压是否小于预定电压值(例如，5mV)。当确定检测到的DC偏移电压小于预定电压值时(在步骤S925中为“是”)，CPU 242将处理前进至步骤S930。另一方面，当确定DC偏移电压超过预定电压值时(在步骤S925中为“否”)，CPU 242将处理返回至步骤S915。
在步骤S930，CPU 242向电压校正单元210_3输出用于固定电流控制位和极性反向位的信号。因此，从电压校正单元210_3输出的校正电压Vcal3被固定。
可变增益放大器800执行上述一系列处理，从而设置电压校正单元210_3的校正电压Vcal3，用于对不依赖于可变增益放大器电路VGA_2的增益的分量进行校正(消除该分量)。顺便提及，在另一方面中，，可变增益放大器800可以设置有如图2所示的被配置为可以使输入至电压校正单元210_1的两个导体短路的开关。因此，可变增益放大器800能够抑制由于可变增益放大器电路VGA_1的操作停止而导致的LDO(低压差稳压器)负载的波动所引起的校正电压Vcal3的偏差。进一步地，由于不需要重新启动可变增益放大器电路VGA_1，因此可变增益放大器800能够减少偏移电压校正时间。
在步骤S935，CPU 242将可变增益放大器电路VGA_1的增益A1设置为最小值，并且将可变增益放大器电路VGA_2的增益A2设置为最大值。因此，在等式(3)中，第二项变得充分大于第一项。进一步地，由电压校正单元210_3对第三项进行校正。在这种状态下，CPU 242执行上述的步骤S415至步骤S435的处理，从而设置电压校正单元210_2的校正电压Vcal2，用于对依赖于可变增益放大器电路VGA_2的增益的分量(等式(3)中的第二项)进行校正。
在步骤S940，CPU 242将可变增益放大器电路VGA_1的增益A1设置为最大值，并且将可变增益放大器电路VGA_2的增益A2设置为最小值。因此，在等式(3)中，第一项变得充分大于第二项和第三项。进一步地，分别由电压校正单元210_3对第三项进行校正以及由电压校正单元210_2对第二项进行校正。在这种状态下，CPU 242执行上述的步骤S450至步骤S455的处理，从而设置电压校正单元210_1的校正电压Vcal1，用于对依赖于可变增益放大器电路VGA_1的增益的分量(等式(3)中的第一项)进行校正。
根据上述内容，即使可变增益放大器电路有两个级，根据一个实施例的可变增益放大器800也能够对可能由每个可变增益放大器电路引起的DC偏移电压进行校正。
接下来将通过使用图10和图11来进一步描述存在n个级(其中，n为整数并且n≥3)的可变增益放大器电路的情况。
图10是描述了根据一个实施例的可变增益放大器1000的配置示例的示意图。参照图10，可变增益放大器1000配备有n个级的可变增益放大器电路VGA_1、VGA_2、...、和VGA_n。可变增益放大器1000在可变增益放大器电路VGA_1的前级中、在相应可变增益放大器电路之间、和可变增益放大器电路VGA_n的后级中配备有n+1个级的电压校正单元210_1、210_2、...、210_n、和210_(n+1)。由于可变增益放大器1000在其他配置中与在图2中描述的可变增益放大器200类似，因此，将不重复对可变增益放大器1000的描述。
将可变增益放大器电路VGA_1、VGA_2、...、和VGA_n的增益分别假设为A1、A2、...、和An。而且，将可变增益放大器电路VGA_1、VGA_2、...、和VGA_n的失配电压分别假设为Vm1、Vm2、...、和Vmn。进一步地，将从电压校正单元210_1、210_2、...、210_n、和210_(n+1)输出的校正电压假设为Vcal1、Vcal2、...、Vcaln、和Vcal(n+1)。此时，可以用等式(4)来表示由可变增益放大器电路VGA_1、VGA_2、...、和VGA_n产生的DC偏移电压：
Vm1×A1×A2×...×An+(Vm1+Vm2)×A2×...×An+...
+(Vm1+Vm2+…+Vmn)×An+Vmn (4)
图11是描述了对根据一个实施例的可变增益放大器1000中的DC偏移电压进行校正的方法的流程图。通过由CPU 242执行存储在ROM246中的控制程序来实现在图11中示出的处理。在另一方面中，可以由电路元件或者其他硬件来执行该处理的一部分或者全部。可以在可变增益放大器1000上电时或者在用于其操作开始的初始化序列中执行在图11中示出的处理。在一个方面中，可以在图11中示出的处理开始时将校正电压Vcal1、Vcal2、...、Vcaln、和Vcal(n+1)分别设置为0。顺便提及，由于给定与图9中的符号相同的符号的部分是相同的处理，因此，将不会重复对该部分的描述。
在步骤S1105，CPU 242停止除了可变增益放大器电路VGA_n之外的可变增益放大器电路的操作，并且将可变增益放大器电路VGA_n的增益An设置为最小值。因此，在等式(4)中，可以基本上忽略除了不依赖于可变增益放大器电路VGA_n的增益An的分量(等式(4)中的第n+1项，即，Vmn))之外的分量。
由于步骤S1110至步骤S1130的处理与图9中描述的步骤S910至步骤S930的处理基本相同，因此将不重复对步骤S1110至步骤S1130的处理的描述。CPU 242执行步骤S1110至步骤S1130的处理，从而设置电压校正单元210_(n+1)的校正电压Vcal(n+1)，用于对不依赖于可变增益放大器电路VGA_n的增益的分量进行校正(消除该分量)。
在步骤S1135，CPU 242将可变增益放大器电路VGA_n-1的增益An-1设置为最小值，并且将可变增益放大器电路VGA_n的增益An设置为最大值。因此，在等式(4)中，第n项变得充分大于第一项至第n-1项。进一步地，由电压校正单元210_n对第n+1项进行校正。在这种状态下，CPU 242执行在步骤S1140至步骤S1160中示出的处理以设置电压校正单元210_n的校正电压Vcaln，用于对依赖于可变增益放大器电路VGA_n的增益的分量(第n项)进行校正。顺便提及，由于步骤S1140至步骤S1160的处理与在图9中描述的步骤S910至步骤S930的处理基本相同。因此，将不重复对步骤S1140至步骤S1160的处理的描述。
可变增益放大器1000从被设置在其后级处的电压校正单元210开始按顺序类似地设置校正电压。
根据上述内容，即使可变增益放大器电路有n个级，根据一个实施例的可变增益放大器1000也能够对由相应可变增益放大器电路产生的DC偏移电压进行校正。
[实施例4]
上述可变增益放大器被配置为：通过被设置在可变增益放大器电路的前级和后级处的两个电压校正单元210来对在可变增益放大器电路中产生的DC偏移电压进行校正。更具体地，被设置在可变增益放大器电路的前级处的电压校正单元210对依赖于可变增益放大器电路的增益的分量进行校正，并且被设置在可变增益放大器电路的后级处的电压校正单元210对不依赖于可变增益放大器电路的增益的分量进行校正。根据实施例4的可变增益放大器通过数字处理来对不依赖于可变增益放大器电路的增益的分量进行校正，而不将电压校正单元210布置为在可变增益放大器电路的后级处的电路。
图12是描述了根据一个实施例的可变增益放大器1200的配置示例的示意图。参照图12，与在图12中示出的可变增益放大器200相比较，可变增益放大器1200不具有电压校正单元210_2。顺便提及，由于给定与图2中的符号相同的符号的部分是相同的，所以将不再重复对该部分的描述。
图13是描述了对根据一个实施例的可变增益放大器1200中的DC偏移电压进行校正的方法的流程图。通过由CPU 242执行存储在ROM 246中的控制程序来实现在图12中示出的处理。在另一方面中，可以由电路元件或者其他硬件来执行该处理的一部分或者全部。可以在可变增益放大器1200上电时或者在用于其操作开始的初始化序列中执行在图12中示出的处理。在一个方面中，可以在图12中示出的处理开始时将电压校正单元210_1的Vcall设置为0。顺便提及，由于给定与图4中的符号相同的符号的部分是相同的处理，所以将不再重复对该部分的描述。
在步骤S1310，CPU 242将在步骤S415由A/DC 230检测到的DC偏移电压(实质上为Vmis)存储在ROM 246中作为校正值。
在步骤S1320，CPU 242在使电压校正单元210_1的增益最大的状态下检测A/DC230的输出。在同一步骤中，CPU 242计算通过从A/DC 230的输出减去校正值而获得的值作为DC偏移电压。
在步骤S450，CPU 242将使在步骤S1320计算出的DC偏移电压衰减的DC偏移调整信号输出至电压校正单元210_1。
在步骤S1330，CPU 242计算通过从A/DC 230的输出减去校正值而获得的值作为DC偏移电压。
在步骤S460，CPU 242确定在步骤S1330计算出的DC偏移电压是否小于预定电压值(例如，5mV)。当确定计算出的DC偏移电压小于预定电压值时(在步骤S460中为“是”)，CPU242将处理前进至步骤S465。另一方面，当确定计算出的DC偏移电压超过预定电压值时(在步骤S460中为“否”)，CPU 242将处理返回至步骤S450。
根据上述内容，根据一个实施例的可变增益放大器1200能够对可能在可变增益放大器电路VGA_1中产生的DC偏移电压进行校正。进一步地，与可变增益放大器200相比较，可变增益放大器1200不具有电压校正单元210_2作为模拟电路。因此，可变增益放大器1200能够减小电压校正单元210_2的电路面积和电流消耗。
顺便提及，在图12和图13的示例中，已经描述了使用单个级的可变增益放大器电路的情况。然而，即使是在使用多个级的可变增益放大器电路的情况下，也可以通过控制单元240来实现要由位于最后一级(最接近A/DC 230的位置)中的电压校正单元210执行的处理。
可以通过使诸如处理器的具有算术功能的电路从至少一个有形可读介质中读取一个或者多个指令来实现在实施例1至4中描述的处理。
这种介质采取磁介质(例如，硬盘)、光学介质(例如，光盘(CD)、DVD)、易失性存储器、如非易失性存储器的任意类型的存储器等的形式，但不限于这些形式。
易失性存储器可以包括DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)。非易失性存储器可以包括ROM和NVRAM。半导体存储器可以是半导体电路连同至少一个处理器的一部分。
虽然已经基于实施例具体描述了由本发明人进行的本发明，但是本发明不限于上面提到的实施例。不言而喻，在不脱离本发明的主旨的范围的情况下，可以对本发明进行各种变更。

Claims (10)

1.一种可变增益放大器，包括：
差分放大器电路，所述差分放大器电路包括：反向输入端子、非反向输入端子、反向输出端子、和非反向输出端子；
第一和第二反馈电阻器，所述第一和第二反馈电阻器被分别耦合在所述反向输出端子与所述非反向输入端子之间、以及在所述非反向输出端子与所述反向输入端子之间；
第一和第二输入电阻器，所述第一和第二输入电阻器被分别耦合至所述反向输入端子和所述非反向输入端子；
控制单元，所述控制单元用于控制所述第一和第二反馈电阻器的电阻值或者所述第一和第二输入电阻器的电阻值，以控制增益；
第一电压校正单元，所述第一电压校正单元被耦合至所述第一和第二输入电阻器的前级并且用于输出第一校正电压，以对在设置有所述第一输入电阻器的第一导体与设置有所述第二输入电阻器的第二导体之间产生的电位差进行校正；以及
第二电压校正单元，所述第二电压校正单元被耦合至所述反向输出端子和所述非反向输出端子，并且用于对在被耦合至所述反向输出端子的第三导体与被耦合至所述非反向输出端子的第四导体之间产生的电位差进行校正，
其中，所述控制单元被配置为，控制所述第一校正电压和所述第二电压校正单元对所述电位差的校正量，并且从而使在所述反向输出端子与所述非反向输出端子之间产生的DC偏移电压衰减。
2.根据权利要求1所述的可变增益放大器，
其中，所述DC偏移电压包括：依赖于所述增益的第一偏移电压，以及不依赖于所述增益的第二偏移电压，
其中，所述控制单元被配置为，使所述DC偏移电压的所述第一偏移电压衰减所述第一校正电压，以及
其中，所述控制单元被配置为，使所述DC偏移电压的所述第二偏移电压衰减所述第二电压校正单元对所述电位差的所述校正量。
3.根据权利要求2所述的可变增益放大器，
其中，所述控制单元被配置为：在所述控制单元以使所述第二偏移电压变得充分大于所述第一偏移电压的方式来控制所述增益的状态下，设置所述第二电压校正单元对所述电位差的所述校正量，以及
其中，所述控制单元被配置为：在所述控制单元以使所述第一偏移电压变得充分大于所述第二偏移电压的方式来控制所述增益的状态下，设置所述第一校正电压。
4.根据权利要求3所述的可变增益放大器，其中，
所述控制单元被配置为：在所述第二电压校正单元对所述电位差的所述校正量被设置之后，设置所述第一校正电压。
5.根据权利要求1所述的可变增益放大器，进一步包括：
短路元件，所述短路元件被布置在所述第一电压校正单元的前级中并且用于使所述第一导体和所述第二导体短路，
其中，所述控制单元被配置为：当至少设置了所述第一校正电压时，通过所述短路元件使所述第一导体和所述第二导体短路。
6.根据权利要求1所述的可变增益放大器，其中，
所述第二电压校正单元被配置为：输出第二校正电压，并且从而对在所述第三导体与所述第四导体之间产生的所述电位差进行校正。
7.根据权利要求1所述的可变增益放大器，其中，所述第二电压校正单元包括：
A/D转换器，所述A/D转换器将在所述第三导体与所述第四导体之间产生的电位差转换为数字信号；以及
处理器，所述处理器处理所述数字信号以对在所述第三导体与所述第四导体之间产生的所述电位差进行校正。
8.一种用于使在可变增益放大器中产生的DC偏移电压衰减的方法，所述可变增益放大器包括：
差分放大器电路，所述差分放大器电路具有反向输入端子、非反向输入端子、反向输出端子、和非反向输出端子；
第一和第二反馈电阻器，所述第一和第二反馈电阻器被分别耦合在所述反向输出端子与所述非反向输入端子之间、以及在所述非反向输出端子与所述反向输入端子之间；以及
第一和第二输入电阻器，所述第一和第二输入电阻器被分别耦合至所述反向输入端子和所述非反向输入端子，
所述方法包括以下步骤：
控制所述第一和第二反馈电阻器的电阻值或者所述第一和第二输入电阻器的电阻值，以控制增益；
输出第一校正电压，以对在设置有所述第一输入电阻器的第一导体与设置有所述第二输入电阻器的第二导体之间产生的电位差进行校正；以及
对在耦合至所述反向输出端子的第三导体与耦合至所述非反向输出端子的第四导体之间产生的电位差进行校正。
9.根据权利要求8所述的方法，
其中，所述DC偏移电压包括依赖于所述增益的第一偏移电压、以及不依赖于所述增益的第二偏移电压，
其中，对所述电位差进行校正的步骤包括：
以使所述第一偏移电压变得充分大于所述第二偏移电压的方式来控制所述增益；以及
设置用于使所述DC偏移电压的所述第二偏移电压衰减的电位差校正量，以及
其中，输出所述第一校正电压的步骤包括：
在通过所述电位差校正步骤使所述第二偏移电压衰减的状态下，以使所述第一偏移电压变得充分大于所述第二偏移电压的方式来控制所述增益；以及
设置所述第一校正电压，以使所述DC偏移电压的所述第一偏移电压衰减。
10.一种接收装置，所述接收装置包括根据权利要求1所述的可变增益放大器。
CN201710832748.1A 2016-09-23 2017-09-15 可变增益放大器、校正方法和接收装置 Pending CN107872205A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-185795 2016-09-23
JP2016185795A JP2018050238A (ja) 2016-09-23 2016-09-23 可変利得増幅器、方法、および受信装置

Publications (1)

Publication Number Publication Date
CN107872205A true CN107872205A (zh) 2018-04-03

Family

ID=61686715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710832748.1A Pending CN107872205A (zh) 2016-09-23 2017-09-15 可变增益放大器、校正方法和接收装置

Country Status (3)

Country Link
US (1) US10312877B2 (zh)
JP (1) JP2018050238A (zh)
CN (1) CN107872205A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518929A (zh) * 2019-07-19 2019-11-29 广州润芯信息技术有限公司 射频接收电路直流失调校准方法、电子设备、介质及装置
CN112904258A (zh) * 2021-02-08 2021-06-04 优利德科技(中国)股份有限公司 一种基于目标值动态评价的多级偏置校正方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7113646B2 (ja) * 2018-04-03 2022-08-05 アズビル株式会社 増幅器及び当該増幅器のオフセット調整方法
JP2020010088A (ja) * 2018-07-03 2020-01-16 エイブリック株式会社 差動増幅回路
US12143080B2 (en) * 2018-11-19 2024-11-12 Mitsubishi Electric Corporation Offset correction circuit
KR102670924B1 (ko) 2019-01-24 2024-05-31 삼성전자 주식회사 스위치 및 상기 스위치를 제어하기 위한 스위치 제어 프로세서를 포함하는 증폭기
US11121687B1 (en) 2020-04-29 2021-09-14 Stmicroelectronics International N.V. Voltage gain amplifier architecture for automotive radar
US11502659B2 (en) 2020-06-17 2022-11-15 Stmicroelectronics International N.V. Voltage gain amplifier for automotive radar
US12199626B2 (en) * 2021-11-01 2025-01-14 Electronics And Telecommunications Research Institute Dynamic high-resolution analog to digital converter and operating method thereof
CN117807937B (zh) * 2024-03-01 2024-05-24 成都鹰谷米特科技有限公司 脉冲光电探测前置放大电路数模混合集成电路芯片及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855685A (en) * 1987-09-30 1989-08-08 Texas Instruments Incorporated Precision switchable gain circuit
US20060284671A1 (en) * 2005-06-15 2006-12-21 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
JP2008227712A (ja) * 2007-03-09 2008-09-25 Ricoh Co Ltd 可変ゲイン増幅回路
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619447Y2 (zh) * 1977-05-11 1981-05-08
DE102005007632A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Verstärkeranordnung und Verfahren zum Abgleichen eines Offsets
JP2008079155A (ja) * 2006-09-22 2008-04-03 Sony Corp オフセット補償装置並びに無線通信装置
JP2012099873A (ja) 2010-10-29 2012-05-24 Renesas Electronics Corp 半導体集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855685A (en) * 1987-09-30 1989-08-08 Texas Instruments Incorporated Precision switchable gain circuit
US20060284671A1 (en) * 2005-06-15 2006-12-21 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
JP2008227712A (ja) * 2007-03-09 2008-09-25 Ricoh Co Ltd 可変ゲイン増幅回路
CN102624412A (zh) * 2011-01-28 2012-08-01 瑞萨电子株式会社 半导体集成电路及其操作方法
JP2012156936A (ja) * 2011-01-28 2012-08-16 Renesas Electronics Corp 半導体集積回路およびその動作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518929A (zh) * 2019-07-19 2019-11-29 广州润芯信息技术有限公司 射频接收电路直流失调校准方法、电子设备、介质及装置
CN110518929B (zh) * 2019-07-19 2021-06-04 广州润芯信息技术有限公司 射频接收电路直流失调校准方法、电子设备、介质及装置
CN112904258A (zh) * 2021-02-08 2021-06-04 优利德科技(中国)股份有限公司 一种基于目标值动态评价的多级偏置校正方法及装置
CN112904258B (zh) * 2021-02-08 2023-01-17 优利德科技(中国)股份有限公司 一种基于目标值动态评价的多级偏置校正方法及装置

Also Published As

Publication number Publication date
US10312877B2 (en) 2019-06-04
JP2018050238A (ja) 2018-03-29
US20180091107A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107872205A (zh) 可变增益放大器、校正方法和接收装置
CN1881788B (zh) 可变增益放大器电路及dc偏移校正方法和无线电接收设备
US7292499B2 (en) Semiconductor device including duty cycle correction circuit
US7385444B2 (en) Class D amplifier
US12231137B2 (en) Hybrid analog-to-digital converter with inverter-based residue amplifier
US8035443B2 (en) Amplifier with gain expansion stage
US20180019758A1 (en) Low-noise current-in class d amplifier with slew rate control mechanism
WO2016152267A1 (ja) 増幅器および電子回路
US5955925A (en) Digital AGC circuit
KR20180114561A (ko) 증폭기 및 이를 이용한 반도체 장치
TW201308883A (zh) 具備直流偏移補償的增益級與相關方法
EP3826176B1 (en) High-linearity input buffer
JP6438422B2 (ja) 基準電流生成回路、ａｄ変換器、及び無線通信装置
JP2016208361A (ja) オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
US8030991B2 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
JP2005020591A (ja) 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ
JP2008067157A (ja) 差動増幅回路、周波数変換回路、並びに無線通信装置
CN101154930A (zh) 自动增益控制电路
JP3129673U (ja) 自動利得制御回路
CN115053196B (zh) 减轻由高电压电路驱动的低电压参考缓冲器中的可靠性问题
JP3394910B2 (ja) １ビットｄ／ａ変換器
US20250047251A1 (en) Operational amplifier with low noise and wide output swing
US11233513B2 (en) Reference voltage buffer with settling enhancement
WO2012131795A1 (ja) ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）分周回路
CN114513178A (zh) 差分运放电路及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403