CN107862991B - 阵列基板及显示面板 - Google Patents

Abstract

本发明提供了一种阵列基板及显示面板，包括显示区和非显示区，显示区包括沿第一方向延伸的扫描线，阵列基板具有n个缺口，在第一方向上，非显示区包括阵列基板两端的第一常规非显示区和第二常规非显示区、缺口两侧的缺口非显示区，缺口非显示区由第一常规非显示区指向第二常规非显示区的第一方向上依次设置的n个第一缺口非显示区和n个第二缺口非显示区；在第一常规非显示区和第一缺口非显示区内分别设置有第一移位寄存器，相邻的第一移位寄存器级联；在第二常规非显示区和第二缺口非显示区内分别设置有第二移位寄存器，第二移位寄存器级联。本发明提供的阵列基板及显示面板，能够提高缺口两侧的显示效果，且缺口附近的布线工艺较为简单。

Description

阵列基板及显示面板

技术领域

本发明属于异形显示技术领域，具体涉及一种阵列基板及显示面板。

背景技术

随着显示技术的不断发展，显示面板不仅对显示功能的要求越来越高，为了更好的适应环境的整体结构和使用要求，在外形上的要求也在逐步提升，因此异形显示面板随之产生，而且具有良好的应用前景。

要想实现显示面板的显示功能，需要栅极驱动电路对显示面板上的像素行依次序进行开启，现有技术中的栅极的驱动电路通常是由位于显示面板两侧的各级移位寄存器构成，各级移位寄存器分别对应一条扫描线，用于在各种信号的控制下沿扫描方向依次向各扫描线输出扫描信号。

一种常见的异形显示面板类型是显示面板的边缘具有缺口，缺口将部分扫描线分为两段，因此，对于交错驱动(interlace)的显示面板来说，缺口一侧只有奇数行的扫描线能被驱动，缺口另一侧只有偶数行的扫描线能够被驱动，也就是缺口两侧有一半左右的像素是不能进行显示的，使得缺口两侧的显示效果差。

因此，针对上述问题，提供一种阵列基板及显示面板，是本领域亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种阵列基板及显示面板，能够使缺口两侧的显示区的像素都能够进行显示，提高显示面板的显示效果。

第一方面，本发明提供了一种阵列基板，包括显示区和包围所述显示区的非显示区，所述显示区包括多条沿第一方向延伸的扫描线，

所述阵列基板具有第一边缘，所述第一边缘具有向所述显示区凹进的n个部分以分别形成缺口，n为大于或者等于1的整数；

在所述第一方向上，所述非显示区包括设置在所述阵列基板两端的第一常规非显示区和第二常规非显示区、以及设置在缺口两侧的缺口非显示区，所述缺口非显示区包括n个第一缺口非显示区和n个第二缺口非显示区，其中，在由所述第一常规非显示区指向所述第二常规非显示区的第一方向上，n个所述第一缺口非显示区和n个所述第二缺口非显示区依次设置；

在所述第一常规非显示区和所述第一缺口非显示区内分别设置有第一移位寄存器，各所述第一移位寄存器包括多个级联的第一移位寄存单元，在所述第一方向上相邻的所述第一移位寄存器级联；

在所述第二常规非显示区和所述第二缺口非显示区内分别设置有第二移位寄存器，各所述第二移位寄存器包括多个级联的第二移位寄存单元，在所述第一方向上相邻的所述第二移位寄存器级联。

第二方面，本发明提供了一种显示面板，包括上述任意一种阵列基板。

与现有技术相比，本发明的阵列基板及显示面板实现了如下的有益效果：

本发明提供了一种阵列基板及显示面板，通过将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，不仅解决了缺口在第一方向上的两侧部分扫描线无法被驱动，进而部分显示无法显示而造成的缺口附近的显示效果较差的问题，提高了缺口附近的显示效果；而且，将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，连接相邻的第一移位寄存器或者相邻的第二移位寄存器的布线较为简单，更利于缺口附近的走线设计，同时缺口附近布线较为简单能够降低缺口附近走线的工艺难度。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为现有技术中的一种具有缺口的阵列基板的俯视示意图；

图2为本发明实施例中的一种阵列基板的俯视结构示意图；

图3为本发明实施例中的一种阵列基板的局部俯视示意图；

图4为本发明实施例中的一种阵列基板的局部俯视结构示意图；

图5为本发明实施例中的一种正扫模式的阵列基板的俯视结构示意图；

图6为本发明实施例中的阵列基板正扫时各移位寄存单元的输出端的时序图；

图7为本发明实施例中的一种正扫模式的阵列基板的俯视结构示意图；

图8为本发明实施例中的阵列基板反扫时各移位寄存单元的输出端的时序图；

图9为本发明实施例中的一种阵列基板的俯视结构示意图；

图10为图9中阵列基板的第一显示区的部分扫描线的扫描时序图；

图11为图9中阵列基板的一个第二显示区的扫描线的扫描时序图；

图12为图9中阵列基板的一个第三显示区的扫描线的扫描时序图；

图13为本发明实施例中的一种阵列基板的俯视结构示意图；

图14为本发明实施例中的一种阵列基板的俯视结构示意图；

图15为本发明实施例中一种显示面板的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为现有技术中的一种具有缺口的阵列基板的俯视示意图。请参见图1，该阵列基板包括显示区2和包围显示区2的非显示区1，该阵列基板具有缺口3，缺口3将部分扫描线20分为两段，因此，对于interlace驱动的显示面板来说，缺口3一侧只有奇数行的扫描线20能被驱动，缺口3另一侧只有偶数行的扫描线20能够被驱动，也就是缺口3两侧有一半左右的像素是不能进行显示的，使得缺口3两侧的显示效果较差。

为了改善这一问题，本发明提供了一种阵列基板及显示面板，以下结合附图对本发明提供的阵列基板及显示面板进行详细说明。

图2为本发明实施例中的一种阵列基板的俯视结构示意图。请参见图2，一种阵列基板，包括显示区2和包围显示区2的非显示区1，显示区2包括多条沿第一方向X延伸的扫描线20。扫描线20用于在显示阶段输入扫描信号。

阵列基板具有第一边缘L，第一边缘L具有向显示区1凹进的n个部分以分别形成缺口3，其中，n为大于或者等于1的整数。缺口3处用于设置天线、听筒、摄像头等装置，缺口的大小及个数根据实际需要进行设计。

在第一方向X上，非显示区1包括设置在阵列基板两端的第一常规非显示区101和第二常规非显示区102、以及设置在缺口3两侧的缺口非显示区，缺口非显示区包括n个第一缺口非显示区103和n个第二缺口非显示区104，其中，在由第一常规非显示区101指向第二常规非显示区102的第一方向X上，n个第一缺口非显示区103和n个第二缺口非显示区104依次设置。由于缺口3在第一方向上的两侧均具有缺口非显示区，因此，缺口非显示区的数量是缺口3数量的两倍。在图2中，缺口3的个数为两个，在由第一常规非显示区101指向第二常规非显示区102的方向上，两个第一缺口非显示区103和两个第二缺口非显示区104依次设置。需要说明的是，图2仅是示例性说明，并不用于限制缺口3的数量。在第一常规非显示区101和第一缺口非显示区103内分别设置有第一移位寄存器11，各第一移位寄存器11包括多个级联的第一移位寄存单元111，在第一方向X上相邻的第一移位寄存器11级联；在第二常规非显示区102和第二缺口非显示区104内分别设置有第二移位寄存器12，各第二移位寄存器12包括多个级联的第二移位寄存单元121，在第一方向x上相邻的第二移位寄存器121级联。

本实施例中的阵列基板，通过将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，不仅解决了缺口在第一方向上的两侧部分扫描线无法被驱动，进而部分显示无法显示而造成的缺口附近的显示效果较差的问题，提高了缺口附近的显示效果；而且，将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，连接相邻的第一移位寄存器或者相邻的第二移位寄存器的布线较为简单，更利于缺口附近的走线设计，同时缺口附近布线较为简单能够降低缺口附近走线的工艺难度。

请继续参见图2，需要说明的是，本发明的阵列基板的缺口3为矩形、梯形或三角形，也可以是其他形状，本发明对此不作具体限制。

图3为本发明实施例中的一种阵列基板的局部俯视示意图。请参见图3，在一些可选的实施方式中，各级第一移位寄存单元11及各级第二移位寄存单元12均包括：使能信号输入端a、时钟信号输入端b、使能信号输出端c和扫描信号输出端d；除第一级第一移位寄存单元11外的各级第一移位寄存单元11的使能信号输入端a与上一级第一移位寄存单元11的使能信号输出端c通过第一使能信号线11-1电连接，各级第一移位寄存单元11的时钟信号输入端b与第一时钟信号线11-2电连接，各级第一移位寄存单元11的扫描信号输出端d与扫描线20电连接；除第一级第二移位寄存单元12外的各级第二移位寄存单元12的使能信号输入端a与上一级第二移位寄存单元12的使能信号输出端c通过第二使能信号线12-1电连接，各级第二移位寄存单元12的时钟信号输入端b与第二时钟信号线12-2电连接，各第二移位寄存单元12的扫描信号输出端d与扫描线20电连接。

第一时钟信号线11-2及第二时钟信号线12-2分别为各第一移位寄存单元11和各第二位寄存单元12提供时钟信号，第一使能信号线11-1和第二使能信号线12-1分别为各第一移位寄存单元11和各第二位寄存单元12传递使能信号，从而实现将各扫描线20按照设定的方式进行扫描。其中，时钟信号线(第一时钟信号线11-2和第二时钟信号线12-2)和使能信号线(第一使能信号线11-1和第二使能信号线12-1)可以根据工艺简单的原则设置在同一或不同金属层，当时钟信号线设置在不同金属层时，有利于边框的窄化。

需要说明的是，本发明中的阵列基板的第一移位寄存单元及第二移位寄存单元还可以包括其他输入端或输出端，只要是可以实现驱动目的的移位寄存电路均可适用于本发明。

图4为本发明实施例中的一种阵列基板的局部俯视结构示意图。请参见图4，在一些可选的实施方式中，非显示区还包括第三缺口非显示区105和第四缺口非显示区106，第三缺口非显示区105和第四缺口非显示区106均与第一边缘L相邻；在第一方向X上，第三缺口非显示区105位于相邻的第一常规非显示区101与第一缺口非显示区103之间或者两个相邻的第一缺口非显示区103之间；第四缺口非显示区位106于相邻的第二常规非显示区102与第二缺口非显示区104之间或者两个相邻的第二缺口非显示区104之间；连接各第一移位寄存器11的第一使能信号线11-1位于第三缺口非显示区105；连接各第二移位寄存器12的第二使能信号线12-1位于第四缺口非显示区106。采用此种布线方式，不仅能够实现缺口在第一方向的两侧的各扫描线都能够被驱动，而且使得连接各第一移位寄存器的第一使能信号线和连接各第二移位寄存器的第二使能信号线的长度较短，拉线工艺难度下降。

本实施例所提供的阵列基板，既可以进行正扫，又可以进行反扫，以下对正扫和反扫分别进行说明。

图5为本发明实施例中的一种正扫模式的阵列基板的俯视结构示意图。请参见图5，位于第一常规非显示区101的各级第一移位寄存单元111，在由第一边缘L指向显示区2的第二方向Y上依次开启；位于第二常规非显示区102的各级第二移位寄存单元121，在由第一边缘L指向显示区2的第二方向Y上依次开启；其中，第二方向Y与第一方向X垂直。

更具体地，在由第一常规非显示区101指向第二常规非显示区102的第一方向X上，第一移位寄存器11的编号依次为第1个至第n+1个，第二移位寄存器12的编号依次为第n+1个至第1个；在图5中，缺口3的数量为两个，因此，该阵列基板共具有3个第一移位寄存器11和3个第二移位寄存器12，3个第一移位寄存器11和3个第二移位寄存器12分别按照如下的方式进行级联。

在由第一边缘L指向显示区2的第二方向Y上，第奇数个(第1个和第3个)第一移位寄存器11中的第一移位寄存单元111分别由最低级至最高级，第偶数个(第2个)第一移位寄存器11中的第一移位寄存单元111分别由最高级至最低级，每一个第一移位寄存器11的最低级第一移位寄存单元111与后一个第一移位寄存器11的最高级第一移位寄存单元111连接。其中，每一个第一移位寄存器11的最低级第一移位寄存单元111是指该第一移位寄存器11中最先被扫描的第一移位寄存单元111；每一个第一移位寄存器11的最高级第一移位寄存单元111是指该第一移位寄存器11中最后被扫描的第一移位寄存单元111。

在由第一边缘L指向显示区2的第二方向Y上，第奇数个(第3个和第1个)第二移位寄存器12中的第二移位寄存单元121分别由最低级至最高级，第偶数个(第2个)第二移位寄存器12中的第二移位寄存单元121分别由最高级至最低级，每一个第二移位寄存器12的最低级第二移位寄存单元121与后一个第二移位寄存器12的最高级第二移位寄存单元121连接。其中，每一个第二移位寄存器12的最低级第二移位寄存单元121是指该第二移位寄存器12中最先被扫描的第二移位寄存单元121；每一个第二移位寄存器12的最高级第二移位寄存单元121是指该第二移位寄存器12中最后被扫描的第二移位寄存单元121。

需要说明的是，本发明中的第二方向Y与第一方向X垂直。

图6为本发明实施例中的阵列基板正扫时各移位寄存单元的输出端的时序图。请参见图5和图6，当阵列基板进行正扫时，第1个至3个第一移位寄存器11中，由第3个第一移位寄存器11中的最低级第一移位寄存单元111至第1组第一移位寄存器11中的最高级第一移位寄存单元11依次开启；第1至3个第二移位寄存器12中，由第3个第二移位寄存器12中的最低级第二移位寄存单元121至第1个第二移位寄存器12中的最高级第二移位寄存单元121依次开启。由于阵列基板采用interlace方式进行驱动，因此，第一移位寄存单元111和第二移位寄存单元121的开启是交错进行的。如图5和图6所示，在正扫模式下，移位寄存单元(包括第一移位寄存单元111和第二移位寄存单元121)按照①至的顺序依次开启，以实现对各栅极线20的扫描。

图7为本发明实施例中的一种反扫模式的阵列基板的俯视结构示意图。请参见图7，位于第一常规非显示区101的各级第一移位寄存单元111，在由显示区2指向第一边缘L的第二方向Y上依次开启；位于第二常规非显示区102的各级第二移位寄存单元121，在由显示区2指向第一边缘L的第二方向Y上依次开启；其中，第二方向Y与第一方向X垂直。

更具体地，在由第一常规非显示区101指向第二常规非显示区102的第一方向X上，第一移位寄存器11的编号依次为第1个至第n+1个，第二移位寄存器12的编号依次为第n+1个至第1个；在图7中，缺口3的数量为两个，因此，该阵列基板共具有3个第一移位寄存器11和3个第二移位寄存器12，3个第一移位寄存器11和3个第二移位寄存器12分别按照如下的方式进行级联。

在由第一边缘L指向显示区2的第二方向Y上，第奇数个(第1个和第3个)第一移位寄存器11中的第一移位寄存单元111分别由最高级至最低级，第偶数个(第2个)第一移位寄存器11中的第一移位寄存单元111分别由最低级至最高级，每一个第一移位寄存器11的最高级第一移位寄存单元111与后一个第一移位寄存器11的最低级第一移位寄存单元111连接。其中，每一个第一移位寄存器11的最低级第一移位寄存单元111是指该第一移位寄存器11中最先被扫描的第一移位寄存单元111；每一个第一移位寄存器11的最高级第一移位寄存单元111是指该第一移位寄存器11中最后被扫描的第一移位寄存单元111。

在由第一边缘L指向显示区2的第二方向Y上，第奇数个(第3个和第1个)第二移位寄存器12中的第二移位寄存单元121分别由最高级至最低级，第偶数个(第2个)第二移位寄存器12中的第二移位寄存单元121分别由最低级至最高级，每一个第二移位寄存器12的最高级第二移位寄存单元121与后一个第二移位寄存器12的最低级第二移位寄存单元121连接。其中，每一个第二移位寄存器12的最低级第二移位寄存单元121是指该第二移位寄存器12中最先被扫描的第二移位寄存单元121；每一个第二移位寄存器12的最高级第二移位寄存单元121是指该第二移位寄存器12中最后被扫描的第二移位寄存单元121。

图8为本发明实施例中的阵列基板反扫时各移位寄存单元的输出端的时序图。请参见图7和图8，当阵列基板进行反扫时，第1个至3个第一移位寄存器11中，由第1个第一移位寄存器11中的最低级第一移位寄存单元111至第3组第一移位寄存器11中的最高级第一移位寄存单元11依次开启；第1至3个第二移位寄存器12中，由第1个第二移位寄存器12中的最低级第二移位寄存单元121至第3个第二移位寄存器12中的最高级第二移位寄存单元121依次开启。由于阵列基板采用interlace方式进行驱动，因此，第一移位寄存单元111和第二移位寄存单元121的开启是交错进行的。如图7和图8所示，在反扫模式下，移位寄存单元(包括第一移位寄存单元111和第二移位寄存单元121)按照①至的顺序依次开启，以实现对各栅极线20的扫描。

需要说明的是，本实施例中的第一移位寄存单元111和第二移位寄存单元121的个数及各第一移位寄存单元111和各第二移位寄存单元121的级数仅是为了便于说明阵列基板的正扫和反扫，并不用于限定阵列基板的移位寄存单元的个数及各移位寄存单元的级数。第一移位寄存单元111和第二移位寄存单元121的个数及其级数请根据具体情况进行设置。

本发明中的阵列基板能够提高缺口附近的显示效果，并且第一移位寄存器、第二移位寄存器分别“依次首尾连接”有利于简化布线工艺，而且该移位寄存器的连接方式的阵列基板既可以实现正扫，又可以实现反扫，能够适用于更多的显示要求，具有较强的灵活性。

图9为本发明实施例中的一种阵列基板的俯视结构示意图。请参见图9，在一些可选的实施例中，阵列基板具有奇数个缺口，阵列基板因缺口使得显示区的不同位置的扫描方式不同，为了便于理解，本实施例以具有3个缺口的阵列基板进行说明。阵列基板的显示区2包括第一显示区201、第二显示区202和第三显示区203，在第二方向上Y，第一显示区201位于缺口3的一侧，第二方向Y与第一方向X垂直；在第一方向X上，第二显示区201位于相邻的第一常规非显示区101和第一缺口非显示区103之间或者两个相邻第一缺口非显示区103之间，第三显示区203位于相邻的第二常规非显示区102和第二缺口非显示区104之间或者两个相邻第二缺口非显示区104之间。在第一显示区201，与第一移位寄存单元111电连接的扫描线为第一扫描线20-1，与第二移位寄存单元121电连接的扫描线为第二扫描线20-2，在第二方向上Y，第一扫描线20-1和第二扫描线20-2交替排布；在任意第二显示区202中，与任意第二显示区202一侧的第一移位寄存单元111电连接的扫描线为第三扫描线20-3，与任意第二显示区202另一侧的第一移位寄存单元111电连接的扫描线为第四扫描线20-4，在第二方向Y上，第三扫描线20-3和第四扫描线20-4交替排布；在任意第三显示区203中，与任意第三显示区203一侧的第二移位寄存单元121电连接的扫描线为第五扫描线20-5，与任意第三显示区203另一侧的第二移位寄存单元121电连接的扫描线为第六扫描线20-6，在第二方向Y上，第五扫描线20-5和第六扫描线20-6交替排布。

图10为图9中阵列基板的第一显示区的部分扫描线的扫描时序图。请参见图9和图10，以反扫为例进行说明，在第一显示区201，与第一移位寄存单元111电连接的第一扫描线20-1和与第二移位寄存单元121电连接的第二扫描线20-2依次交替开启，为交错驱动。如图10所示，按照①至④级的交错驱动的规律进行扫描。

图11为图9中阵列基板的一个第二显示区的扫描线的扫描时序图；图12为图9中阵列基板的一个第三显示区的扫描线的扫描时序图。请参见图9、图11和图12，以反扫为例进行说明，在图9中的位于第一常规非显示区和相邻的第一缺口非显示区之间的第二显示区202内，扫描时序为⑤、⑦、⑨至位于两个相邻的第一缺口非显示区103之间的第二显示区202内，扫描时序为至在图9中第二常规非显示区102和相邻的第二缺口非显示区104之间的第三显示区203内，扫描时序为⑥、⑧、⑩至位于两个相邻的第二缺口非显示区之间的第三显示区203内，扫描时序为至由于第一移位寄存单元111和第二移位寄存单元是交错开启的，因此，第二显示区202和第三显示区203实际显示时的扫描顺序为⑤⑥⑦⑧⑨⑩需要说明的是，本实施例中的移位寄存单元①至仅是为了便于说明而进行的编号，并不代表移位寄存单元的实际级数。

图13为本发明实施例中的一种阵列基板的俯视结构示意图。请参见图13，在一些可选的实施例中，阵列基板具有偶数个缺口，阵列基板因缺口使得显示区的不同位置的扫描方式不同，为了便于理解，本实施例以具有2个缺口的阵列基板进行说明。阵列基板的显示区除第一显示区201、第二显示区202、第三显示区203外，还包括第四显示区204，在第一方向X上，第四显示区204位于相邻的第一缺口非显示区103和第二缺口非显示区104之间；在第四显示区203，与第一移位寄存单元111电连接的扫描线为第七扫描线20-7，与第二移位寄存单元121电连接的扫描线为第八扫描线20-8，在第二方向Y上，第七扫描线20-7和第八扫描线20-8交替排布。第四显示区204的扫描方式与第一显示区201的扫描方式相同，均为交错驱动，且扫描速率相同。

由图9至图13可知，本发明中的阵列基板因缺口个数的不同，而分成不同的显示区，能够确保缺口两侧的显示区内的扫描线都能够被驱动，提高了缺口两侧的显示区的显示效果。当然，为了进一步提高第二显示区和第三显示区的显示效果，可以向驱动第二显示区的第一移位寄存单元和驱动第三显示区的第二移位寄存单元提供单独的时钟信号，以使得第二显示区和第三显示区的扫描速率与第一显示区相同。

图14为本发明实施例中的一种阵列基板的俯视结构示意图。请参见图14，本发明中的阵列基板的非显示区1还包括第三常规非显示区105，沿第二方向Y，第三常规非显示区105位于显示区2远离第一边缘L的一侧，第三常规非显示区105设有集成电路芯片13，其中，第二方向Y与第一方向X垂直；集成电路芯片13分别与第一级第一移位寄存单元111和第一级第二移位寄存单元112的使能信号输入端a电连接；集成电路芯片13分别与第一时钟信号线11-2和第二时钟信号线12-2电连接。集成电路芯片能够实现对阵列基板的驱动，且集成电路芯片位于缺口的相对侧，利于集成电路芯片的设置。

为了解决上述问题，本实施例还提供了一种显示面板，包括上述实施例中的任意一种阵列基板。图15为本发明实施例中一种显示面板的结构示意图，请参见图15，该显示面板包括阵列基板1和彩膜基板II。该显示面板通过将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，不仅解决了缺口在第一方向上的两侧部分扫描线无法被驱动，进而部分显示无法显示而造成的缺口附近的显示效果较差的问题，提高了缺口附近的显示效果；而且，将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，连接相邻的第一移位寄存器或者相邻的第二移位寄存器的布线较为简单，更利于缺口附近的走线设计，同时缺口附近布线较为简单能够降低缺口附近走线的工艺难度。

与现有技术相比，本发明的阵列基板及显示面板实现了如下的有益效果：

本发明提供了一种阵列基板及显示面板，通过将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，不仅解决了缺口在第一方向上的两侧部分扫描线无法被驱动，进而部分显示无法显示而造成的缺口附近的显示效果较差的问题，提高了缺口附近的显示效果；而且，将相邻的第一移位寄存器、相邻的第二移位寄存器分别级联，连接相邻的第一移位寄存器或者相邻的第二移位寄存器的布线较为简单，更利于缺口附近的走线设计，同时缺口附近布线较为简单能够降低缺口附近走线的工艺难度。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (9)

1.一种阵列基板，其特征在于，包括显示区和包围所述显示区的非显示区，所述显示区包括多条沿第一方向延伸的扫描线，

所述阵列基板具有第一边缘，所述第一边缘具有向所述显示区凹进的n个部分以分别形成缺口，n为大于或者等于1的整数；

在所述第一方向上，所述非显示区包括设置在所述阵列基板两端的第一常规非显示区和第二常规非显示区、以及设置在缺口两侧的缺口非显示区，所述缺口非显示区包括n个第一缺口非显示区和n个第二缺口非显示区，其中，在由所述第一常规非显示区指向所述第二常规非显示区的第一方向上，n个所述第一缺口非显示区和n个所述第二缺口非显示区依次设置；

在所述第一常规非显示区和所述第一缺口非显示区内分别设置有第一移位寄存器，各所述第一移位寄存器包括多个级联的第一移位寄存单元，在所述第一方向上相邻的所述第一移位寄存器级联；

在所述第二常规非显示区和所述第二缺口非显示区内分别设置有第二移位寄存器，各所述第二移位寄存器包括多个级联的第二移位寄存单元，在所述第一方向上相邻的所述第二移位寄存器级联；

各级所述第一移位寄存单元及各级所述第二移位寄存单元均包括：使能信号输入端、时钟信号输入端、使能信号输出端和扫描信号输出端，

除第一级所述第一移位寄存单元外的各级所述第一移位寄存单元的使能信号输入端与上一级所述第一移位寄存单元的使能信号输出端通过第一使能信号线电连接，各级所述第一移位寄存单元的时钟信号输入端与第一时钟信号线电连接，各级所述第一移位寄存单元的扫描信号输出端与所述扫描线电连接；

除第一级所述第二移位寄存单元外的各级所述第二移位寄存单元的使能信号输入端与上一级所述第二移位寄存单元的使能信号输出端通过第二使能信号线电连接，各级所述第二移位寄存单元的时钟信号输入端与第二时钟信号线电连接，各所述第二移位寄存单元的扫描信号输出端与所述扫描线电连接。

2.根据权利要求1所述的阵列基板，其特征在于，

所述非显示区还包括第三缺口非显示区和第四缺口非显示区，所述第三缺口非显示区和所述第四缺口非显示区均与所述第一边缘相邻；

在所述第一方向上，所述第三缺口非显示区位于相邻的所述第一常规非显示区与所述第一缺口非显示区之间或者两个相邻的所述第一缺口非显示区之间；所述第四缺口非显示区位于相邻的所述第二常规非显示区与所述第二缺口非显示区之间或者两个相邻的所述第二缺口非显示区之间；

连接各所述第一移位寄存器的所述第一使能信号线位于所述第三缺口非显示区；连接各所述第二移位寄存器的所述第二使能信号线位于所述第四缺口非显示区。

3.根据权利要求1所述的阵列基板，其特征在于，

位于所述第一常规非显示区的各级所述第一移位寄存单元，在由所述第一边缘指向所述显示区的第二方向上依次开启；

位于所述第二常规非显示区的各级所述第二移位寄存单元，在由所述第一边缘指向所述显示区的第二方向上依次开启；

其中，所述第二方向与所述第一方向垂直。

4.根据权利要求1所述的阵列基板，其特征在于，

位于所述第一常规非显示区的各级所述第一移位寄存单元，在由所述显示区指向所述第一边缘的第二方向上依次开启；

位于所述第二常规非显示区的各级所述第二移位寄存单元，在由所述显示区指向所述第一边缘的第二方向上依次开启；

其中，所述第二方向与所述第一方向垂直。

5.根据权利要求1所述的阵列基板，其特征在于，所述显示区包括第一显示区、第二显示区和第三显示区，

在第二方向上，所述第一显示区位于所述缺口的一侧，所述第二方向与所述第一方向垂直；

在所述第一方向上，所述第二显示区位于相邻的所述第一常规非显示区和所述第一缺口非显示区之间或者两个相邻所述第一缺口非显示区之间，所述第三显示区位于相邻的所述第二常规非显示区和所述第二缺口非显示区之间或者两个相邻所述第二缺口非显示区之间；

在所述第一显示区，与所述第一移位寄存单元电连接的所述扫描线为第一扫描线，与所述第二移位寄存单元电连接的所述扫描线为第二扫描线，在所述第二方向上，所述第一扫描线和所述第二扫描线交替排布；

在任意所述第二显示区中，与所述任意所述第二显示区一侧的所述第一移位寄存单元电连接的所述扫描线为第三扫描线，与所述任意所述第二显示区另一侧的所述第一移位寄存单元电连接的所述扫描线为第四扫描线，在所述第二方向上，所述第三扫描线和所述第四扫描线交替排布；

在任意所述第三显示区中，与所述任意所述第三显示区一侧的所述第二移位寄存单元电连接的所述扫描线为第五扫描线，与所述任意所述第三显示区的另一侧的所述第二移位寄存单元电连接的所述扫描线为第六扫描线，在所述第二方向上，所述第五扫描线和所述第六扫描线交替排布。

6.根据权利要求5所述的阵列基板，其特征在于，所述显示区还包括第四显示区，在所述第一方向上，所述第四显示区位于相邻的所述第一缺口非显示区和所述第二缺口非显示区之间；

在所述第四显示区，与所述第一移位寄存单元电连接的所述扫描线为第七扫描线，与所述第二移位寄存单元电连接的所述扫描线为第八扫描线，在所述第二方向上，所述第七扫描线和所述第八扫描线交替排布。

7.根据权利要求1所述的阵列基板，其特征在于，所述非显示区包括第三常规非显示区，

沿第二方向，所述第三常规非显示区位于所述显示区远离所述第一边缘的一侧，所述第三常规非显示区设有集成电路芯片，其中，所述第二方向与所述第一方向垂直；

所述集成电路芯片分别与第一级所述第一移位寄存单元和第一级所述第二移位寄存单元的使能信号输入端电连接；

所述集成电路芯片分别与所述第一时钟信号线和所述第二时钟信号线电连接。

8.根据权利要求1所述的阵列基板，所述缺口为矩形、梯形或三角形。

9.一种显示面板，其特征在于，包括权利要求1-8中任一所述的阵列基板。