CN107527946A - 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 - Google Patents
氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107527946A CN107527946A CN201710538259.5A CN201710538259A CN107527946A CN 107527946 A CN107527946 A CN 107527946A CN 201710538259 A CN201710538259 A CN 201710538259A CN 107527946 A CN107527946 A CN 107527946A
- Authority
- CN
- China
- Prior art keywords
- thin film
- oxide semiconductor
- oxide
- elements
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种氧化物半导体薄膜,所述氧化物半导体薄膜的成分为In4‑4x‑4yM4xN3yO6‑z,其中,In为铟元素,O为氧元素;M成分由元素周期表中的III B族元素中的一种或多种元素组成,用于抑制由氧空位导致的载流子浓度;N成分由Zr、Si、Hf中的一种或多种元素组成,用于增加因掺杂而引入的载流子浓度;氧化物半导体薄膜的厚度为5nm至100nm,0.02≤x≤0.2,0.05≤y≤0.2,0≤z<6。本发明还提供了一种采用该氧化物半导体薄膜作为有源层的薄膜晶体管及其制备方法。实施本发明提供的技术方案,可提高器件的迁移率、稳定性、抗酸刻蚀性和关断性能。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种氧化物半导体薄膜、氧化物薄膜晶体管,以及氧化物薄膜晶体管的制备方法。
背景技术
随着信息时代的到来,显示器正在加速向平板化、节能化的方向发展。平板显示器(Flat Panel Display,简称FPD)是目前被广泛使用的一类显示设备。而平板显示领域中应用最广泛的技术就是薄膜晶体管技术(Thin Film Transistor,简称TFT)。
当前主流的薄膜晶体管技术的有源层材料为Si(硅)材料,包括非晶硅、多晶硅等。然而非晶硅薄膜晶体管稳定性较差且迁移率较低,而多晶硅薄膜晶体管由于晶界的存在,其制备均一性较差且成本偏高。这些现有技术是无法同时满足超高分辨率、超大尺寸、柔性显示的要求。相比较而言,氧化物薄膜晶体管具有迁移率相对较高、均匀性良好、制程温度较低且与目前的非晶硅产线兼容等优点被认为是下一代最有前景的TFT技术之一,目前受到国内外学术界和产业界的广泛关注。
现有技术中,用于制造氧化物薄膜晶体管的大部分氧化物半导体材料都是以ZnO(氧化锌)为基体,在ZnO的基础上掺入In(铟)、Ga(镓)、Sn(锡)等元素。ZnO基半导体氧化物对空气中的水氧非常敏感,容易与空气中的水氧发生吸附/解吸附作用,影响器件的稳定性;此外,此类半导体材料对酸性刻蚀液非常敏感,容易与酸性溶剂反应,因而在图案化湿法刻蚀源漏电极前容易出现背沟道损伤的问题,需要额外添加一层刻蚀阻挡层,增加制备成本;同时,这类半导体材料载流子浓度较高,造成器件难以关断。
发明内容
本发明所要解决的技术问题是,提供一种稳定性较好、抗酸刻蚀性强、高迁移率以及关断性能良好的氧化物半导体薄膜及具有其的薄膜晶体管以克服现有技术不足,提高氧化物半导体薄膜以及采用该氧化物半导体薄膜构成有源层的氧化物薄膜晶体管的迁移率、稳定性、抗酸刻蚀性和关断性能。
为解决以上技术问题,一方面,本发明实施例提供一种氧化物半导体薄膜,所述氧化物半导体薄膜的成分为In4-4x-4yM4xN3yO6-z,其中,In为铟元素,O为氧元素;M成分由元素周期表中的III B族元素中Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中的一种或多种元素组成,用于抑制氧空位及抑制由氧空位导致的载流子浓度;N成分由Zr、Si、Hf中的一种或多种元素组成,用于增加因掺杂而引入的载流子浓度;并且,所述氧化物半导体薄膜的厚度为5nm至100nm,0.02≤x≤0.2,0.05≤y≤0.2,0≤z<6。
优选地,所述M成分为元素周期表中的III B族元素中所标示的La元素。
或者,所述M成分为元素周期表中的III B族元素中所标示的Nd元素。
优选地,所述N成分为元素周期表中所标示的Si元素。
或者,所述N成分为元素周期表中所标示的Zr元素。
进一步地,所述氧化物半导体薄膜的载流子浓度小于5×1019cm-3。
优选地,所述氧化物半导体薄膜的载流子浓度载流子浓度介于1×1016cm-3至1×1018cm-3之间。
另一方面,本发明实施例还提供了一种氧化物薄膜晶体管,采用以上任一项所述的氧化物半导体薄膜作为所述氧化物薄膜晶体管的有源层。
再一方面,本发明实施例还提供了一种背沟道刻蚀型氧化物薄膜晶体管的制备方法,包括:
在衬底上制备并图案化导电层作为氧化物薄膜晶体管的栅极;
在所述的栅极上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅绝缘层;
在所述的栅绝缘层上沉积以上任一项所述的氧化物半导体薄膜,并采用湿法刻蚀方式或干法刻蚀方式将所述氧化物半导体薄膜形成图案化后作为氧化物薄膜晶体管的有源层;
对所述有源层进行退火处理,改变所述有源层在酸性刻蚀液中的刻蚀速率;
在所述有源层上直接沉积金属层;
采用湿法刻蚀方式在所述有源层上进行图案化作为氧化物薄膜晶体管的源漏电极。
进一步地,所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法还包括,在所述源漏电极图案化后沉积绝缘层作为氧化物薄膜晶体管的钝化层。
本发明实施例提供的氧化物半导体薄膜,区别于传统的以ZnO(氧化锌)为基体的氧化物半导体材料,其成分为In4-4x-4yM4xN3yO6-z,不包含有Zn(锌)或Sn(锡)等元素。该氧化物半导体材料不包含对水氧、酸性等非常敏感的Zn元素,避免氧化物半导体薄膜吸附空气中的水氧,从而导致材料背沟道的载流子浓度发生变化而造成氧化物薄膜晶体管器件稳定性偏差和长时间工作可靠性偏差等问题;同时也不含有化学价态较多而容易形成的亚稳态缺陷的Sn元素,避免氧化物薄膜晶体管器件性能的恶化或氧化物薄膜晶体管器件的不可调控性。一般来说,氧化物半导体中载流子的来源为氧空位(z),然而氧空位(z)被认为是氧化物薄膜晶体管中不稳定的来源。本发明提供的氧化物半导体薄膜采用III B族元素抑制由于In(铟)与O(氧)结合键较弱产生的氧空位(z),采用+4价的Zr(锆)、Si(硅)、Hf(铪)元素掺杂来增加材料体内的载流子浓度从而提高迁移率。相比较而言III B族元素与O的结合键能较大,并且由于III B族元素中所选用的阳离子与In3+离子化学态一致,不会引入多余的载流子,可以有效抑制由氧空位导致的载流子浓度。N成分选用+4价的Zr(锆)、Si(硅)、Hf(铪)元素,Zr、Si、或Hf元素的掺入可以有效增加因掺杂导致的载流子浓度而抑制因氧空位导致的载流子浓度。另外Zr、Si、Hf元素的掺入可以有效保护酸性刻蚀液对薄膜的损伤,可以直接利用背沟道刻蚀的方法进行源漏电极的图案化,无需额外制备一层刻蚀阻挡层,从而节约生产成本。
本发明提供的氧化物半导体薄膜,以及利用该氧化物半导体薄膜作为有源层的氧化物薄膜晶体管,可以有效提高氧化物半导体材料的迁移率、稳定性、抗酸刻蚀性和关断性能,且在制造该氧化物薄膜晶体管时,可避免额外增设刻蚀阻挡层,简化了制作工序并节约生产成本。
附图说明
图1是本发明实施例二提供的氧化物薄膜晶体管的一个实施例的结构示意图。
图2是本发明实施例二提供的氧化物薄膜晶体管的制备方法的一个实施例的步骤流程图。
图3是本发明实施例五提供的一种薄膜晶体管的转移特性曲线图。
图4是本发明实施例五提供的一种薄膜晶体管的稳定性测试结果图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
实施例一
本实施例提供了一种氧化物半导体薄膜。该氧化物半导体薄膜可作为氧化物薄膜晶体管的有源层。
具体地,该氧化物半导体薄膜的成分为In4-4x-4yM4xN3yO6-z,其中,In为铟元素,O为氧元素;M成分由元素周期表中的III B族元素中Sc(钪)、Y(钇)、La(镧)、Ce(铈)、Pr(镨)、Nd(钕)、Pm(钷)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)、Yb(镱)或Lu(镥)中的一种或多种元素组成,用于抑制氧空位及由氧空位导致的载流子浓度;N成分由Zr(锆)、Si(硅)、Hf(铪)中的一种或多种元素组成,用于增加因掺杂而引入的载流子浓度;并且,所述氧化物半导体薄膜的厚度为5nm(纳米)至100nm,0.02≤x≤0.2,0.05≤y≤0.2,0≤z<6。
传统的半导体材料由于ZnO(氧化锌)基体容易吸附空气中的水氧,从而导致材料背沟道的载流子浓度发生变化,容易造成氧化物薄膜晶体管器件稳定性偏差和长时间工作可靠性偏差;而Sn(锡)元素的化学价态较多,容易形成亚稳态缺陷,恶化氧化物薄膜晶体管器件性能,且掺杂有Sn的氧化物薄膜晶体管器件可调控性较差。因而本发明实施例提供的氧化物半导体薄膜的成分不包括Zn和Sn。
而氧空位(z)被认为是氧化物薄膜晶体管中不稳定的来源。在本实施例中,M成分主要起到抑制氧空位(z)及抑制由氧空位导致的载流子浓度升高的作用。
M成分采用元素周期表III B族元素的主要原因是:一方面,这些阳离子与In3+离子化学态一致,不会引入多余的载流子;另一方面,由于In与O的结合力较差,容易产生氧空位而导致氧化物薄膜晶体管器件呈现高导态,而相对In而言,III B族元素与O的结合键能较大。因此,本发明实施例所提供的M成分中的元素可以有效抑制由氧空位导致的载流子浓度升高问题,其掺杂浓度过高时,容易降低载流子的浓度。
N成分主要起到增加因掺杂导致的载流子浓度而抑制因氧空位导致的载流子浓度的作用。当氧化物半导体材料的掺杂浓度过高时,容易导致材料体内载流子浓度过高从而使得氧化物薄膜晶体管器件呈现高导态,不利于栅压对氧化物薄膜晶体管器件性能的调控。由于Zr、Si、Hf元素这些阳离子为+4价,Zr、Si、Hf元素的掺入可以有效增加因掺杂导致的载流子浓度,而抑制因氧空位导致的载流子浓度。而氧空位被认为是氧化物薄膜晶体管中不稳定的来源。另外Zr、Si、Hf元素的掺入可以有效保护酸性刻蚀液对氧化物薄膜晶体管的损伤,从而可以直接利用背沟道刻蚀的方法进行源漏电极的图案化,无需额外制备一层刻蚀阻挡层,从而简化生产工序和节约生产成本。
M、N成分的掺入有利于抑制In2O3薄膜的结晶性,使得本发明实施例提供的氧化物半导体薄膜具有良好的、大面积的均一性,因而该半导体氧化物具有稳定性较好以及关断性能良好等优点,可应用于高世代线。
此外,经过大量实验和实践证明,本发明实施例提供的氧化物半导体薄膜的厚度为5nm至100nm时可以满足晶体管的正常工作。其中,使用厚度介于10nm至100nm之间的氧化物半导体薄膜制备出来的薄膜晶体管的器件性能较好,具体参见图3和图4。
进一步地,氧化物半导体薄膜的载流子浓度小于5×1019cm-3。优选地,所述氧化物半导体薄膜的载流子浓度载流子浓度介于1×1016cm-3至1×1018cm-3之间。实践证明,使用载流子浓度介于1×1016cm-3至1×1018cm-3之间的氧化物半导体薄膜制备出来的薄膜晶体管的开关性能较好。
具体实施时,针对于M或N成分中特殊的元素,氧化物半导体薄膜可以获得不同的优异性能,具体地,所述M成分优选为元素周期表中的III B族元素中所标示的La元素或元素周期表中的III B族元素中所标示的Nd元素;而所述N成分优选为元素周期表中所标示的Si元素或元素周期表中所标示的Zr元素。这些特殊元素的掺杂含量的不同将对氧化物半导体薄膜的电子迁移率和亚阈值摆幅产生不同的影响,具体将在本说明书下文实施例中详细记载。
本发明实施例提供的氧化物半导体薄膜,区别于传统的以ZnO(氧化锌)为基体的氧化物半导体材料,其成分为In4-4x-4yM4xN3yO6-z,不包含有Zn(锌)或Sn(锡)等元素。该氧化物半导体材料不包含对水氧、酸性等非常敏感的Zn元素,避免氧化物半导体薄膜吸附空气中的水氧,从而导致材料背沟道的载流子浓度发生变化而造成氧化物薄膜晶体管器件稳定性偏差和长时间工作可靠性偏差等问题;同时也不含有化学价态较多而容易形成的亚稳态缺陷的Sn元素,避免氧化物薄膜晶体管器件性能的恶化或氧化物薄膜晶体管器件的不可调控性。一般来说,氧化物半导体中载流子的来源为氧空位(z),然而氧空位(z)被认为是氧化物薄膜晶体管中不稳定的来源。本发明提供的氧化物半导体薄膜采用III B族元素抑制由于In(铟)与O(氧)结合键较弱产生的氧空位(z),采用+4价的Zr(锆)、Si(硅)、Hf(铪)元素掺杂来增加材料体内的载流子浓度从而提高迁移率。相比较而言III B族元素与O的结合键能较大,并且由于III B族元素中所选用的阳离子与In3+离子化学态一致,不会引入多余的载流子,可以有效抑制由氧空位导致的载流子浓度。N成分选用+4价的Zr(锆)、Si(硅)、Hf(铪)元素,Zr、Si、或Hf元素的掺入可以有效增加因掺杂导致的载流子浓度而抑制因氧空位导致的载流子浓度。
利用本发明实施例提供的氧化物半导体薄膜作为氧化物薄膜晶体管的有源层,同样可以使得制备获得的氧化物薄膜晶体管具有稳定性较好、抗酸刻蚀性强以及关断性能良好等优点。另外Zr、Si、Hf元素的掺入可以有效保护酸性刻蚀液对薄膜的损伤,可以直接利用背沟道刻蚀的方法进行源漏电极的图案化,无需额外制备一层刻蚀阻挡层,从而简化氧化物薄膜晶体管的制作工序和节约氧化物薄膜晶体管的生产成本。
实施例二
本发明实施例提供了一种氧化物薄膜晶体管及其制备方法。
参看图1,是本发明提供的氧化物薄膜晶体管的一个实施例的结构示意图。如图1所示,该金属氧化物(半导体)薄膜晶体管包括衬底01、栅极02、栅绝缘层03、有源层04、源极05-1、漏极05-2。其中,所述有源层04采用实施例一中所述的氧化物半导体薄膜进行制作。
参看图2,是本发明提供的氧化物薄膜晶体管的制备方法的一个实施例的步骤流程图。
在一种可实现的方式中,图1实施例提供的氧化物薄膜晶体管的制备方法主要包括以下步骤:
步骤S201:在衬底01上制备并图案化导电层作为氧化物薄膜晶体管的栅极02。具体实施时,使用光刻工艺将在衬底01上沉积的金属导电层(简称导电层),进行图案化可获得栅极02;其中,金属导电层所使用的金属可为铝、铜、钼、钛、银、金、钨的任一单质或合金。需要说明的是,金属导电层的厚度范围优选在100nm-3000nm范围内,但其具体厚度以及构成材料不限于实施例中的情况。
步骤S202:在所述的栅极02上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅绝缘层03。具体的,栅绝缘层薄膜为氧化硅、氮化硅、氧化锆、氧化铝、氧化钽薄膜中的一种或多种组合。在本实施例中,栅绝缘层03的厚度范围在100nm-1000nm范围内,但其具体厚度以及构成材料不限于实施例中的情况。
步骤S203:在所述的栅绝缘层03上沉积实施例一中所述的氧化物半导体薄膜。
步骤S204:采用湿法刻蚀方式或干法刻蚀方式将所述氧化物半导体薄膜形成图案化后作为氧化物薄膜晶体管的有源层04。有源层04亦被称为半导体层或沟道层。在栅绝缘层03上沉积所述的氧化物半导体薄膜作为半导体层,并使用光刻工艺将半导体层图案化为沟道层04;具体的,沟道层的厚度介于5nm-100nm。
步骤S205:对所述有源层04进行退火处理,改变所述有源层04在酸性刻蚀液中的刻蚀速率。沟道层04的退火方式可以采用热退火、激光退火或者微波退火的任意一种或一种以上组合的退火方式。经退火处理后,氧化物半导体薄膜在酸性刻蚀液中的溶解速率低于10nm/min。
步骤S206:在所述有源层04上直接沉积金属层(图1中未示出)。具体地,导电的金属层作为导电膜层,其所使用的材料可采用铝、铜、钼、钛、银等单质或合金。本实施例提供的导电膜层的厚度范围优选在100nm-3000nm范围内,但其具体厚度以及构成材料不限于实施例中的情况。
步骤S207:采用湿法刻蚀方式在所述有源层04上进行图案化作为氧化物薄膜晶体管的源漏电极(如,源极05-1和漏极05-2)。
进一步地,所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法,还包括:
步骤S208:在所述源漏电极图案化后沉积绝缘层作为氧化物薄膜晶体管的钝化层。
需要说明的是,本实施例所制作的氧化物薄膜晶体管的具体结构可以采用不同结构类型的薄膜晶体管。只要其沟道材料是采用实施例一所提供的氧化物半导体薄膜,均属于本发明的提供的技术方案的保护范围。
本发明的氧化物薄膜晶体管制备方法对基于背沟道刻蚀型结构的金属氧化物薄膜晶体管进行制作,由于其有源层所使用的氧化物半导体材料包含Zr(锆)、Si(硅)、Hf(铪)中的一种或两种以上的元素,使得该氧化物半导体材料具有抗酸刻蚀型强的优点,且其成分不包括Zn(锌)和Sn(锡),使得该氧化物半导体材料具有稳定性较好以及关断性能良好等优点。通过本发明实施例提供的方法制备的金属氧化物半导体薄膜晶体管,与现有技术中的薄膜晶体管相比较,工艺简单,且可降低源漏电极刻蚀过程中酸性刻蚀液对薄膜晶体管背沟道造成的损伤,可以有效降低生产成本。
实施例三
本发明实施例在实施例一和实施例二的基础上,提供一种具体的氧化物薄膜晶体管及其制备方法。
对于成分为In4-4x-4yM4xN3yO6-z的氧化物半导体薄膜,本实施例中的M成分为La(镧)元素,N成分为Si(硅)元素,并且,在图1衬底01上图案化导电层为Al(铝)与Nd(钕)合金薄膜(记作:Al-Nd合金薄膜)。具体地,采用该氧化物半导体薄膜作为有源层的氧化物薄膜晶体管的制备过程如下:
首先在玻璃衬底01上通过溅射的方法制造一层膜厚为300nm的Al-Nd合金薄膜,并使用光刻工艺将该合金薄膜图案化为栅极02;然后,对Al-Nd合金薄膜进行阳极氧化,形成一层厚度为200nm的氧化铝,作为栅绝缘层03;采用氧化物半导体薄膜In3.6-4xLa4xSi0.3O6-z作为有源层04。
有源层04采用单靶溅射的方法制备,具体地:将In2O3、La2O3、SiO2三种原料按一定比例制备成单个靶材;然后将所制备的靶材安装在溅射仪上,通过溅射的方法制备厚度为40nm的薄膜;在有源层04的薄膜上通过溅射的方法制备一层300nm的Al膜,通过湿法刻蚀的方式制备背沟道结构的氧化物薄膜晶体管。
表一显示了以不同La掺杂含量对In3.6-4xLa4xSi0.3O6-z材料制备成的氧化物半导体薄膜作为有源层04的薄膜晶体管的电子迁移率和亚阈值摆幅随La掺杂含量的变化情况。
表一采用不同La掺杂含量的In3.6-4xLa4xSi0.3O6-z薄膜所制作而成的薄膜晶体管的器件特性
本发明的制备方法用于制备基于背沟道刻蚀型结构的金属氧化物薄膜晶体管,由于氧化物半导体薄膜In3.6-4xLa4xSi0.3O6-z包含Si硅元素而不包括Zn和Sn,使得该氧化物半导体材料具有抗酸刻蚀型强的优点,并且使得该氧化物半导体材料具有稳定性较好以及关断性能良好等优点。通过本发明方法制备的金属氧化物半导体薄膜晶体管较现有技术中的薄膜晶体管来说工艺简单,且可降低源漏电极刻蚀过程中酸性刻蚀液对薄膜晶体管背沟道造成的损伤,可以有效降低生产成本,适宜工业生产;并可以根据La掺杂量所制作的薄膜晶体管的不同器件特性,采用不同的La掺杂量,获得实际所需的半导体晶体管器件。
实施例四
本实施例于实施例三的基本工作原理相同,其区别在于:对于成分为In4-4x- 4yM4xN3yO6-z的氧化物半导体薄膜,本实施例中的M成分为Nd(钕)元素,并且In元素、M成分和Si元素的含量比例不同。具体地,本发明实施例提供的氧化物半导体薄膜的成分为In3.2- 4xNd4xSi0.6O6-z。具体地,采用该氧化物半导体薄膜作为有源层的氧化物薄膜晶体管的制备过程如下:
首先在玻璃衬底01上通过溅射的方法制造一层膜厚为300nm的Al-Nd合金薄膜,并使用光刻工艺将Al-Nd合金薄膜图案化为栅极02。接着对Al-Nd合金薄膜进行阳极氧化,形成一层厚度为200nm的氧化铝,作为栅绝缘层03;采用氧化物半导体薄膜In3.2-4xNd4xSi0.6O6-z作为有源层04;有源层04采用单靶溅射的方法制备,主要包括:具体将In2O3、Nd2O3、SiO2三种原料按一定比例制备成单个靶材;然后将所制备的靶材安装在溅射仪上,通过溅射的方法制备厚度为20nm的薄膜;在有源层04的薄膜上通过溅射的方式制备一层300nm的Al膜,通过湿法刻蚀的方式制备相应结构的背沟道氧化物薄膜晶体管。
表二显示了以不同Nd掺杂含量对In3.2-4xNd4xSi0.6O6-z材料制备成的氧化物报道提薄膜作为有源层的薄膜晶体管的电子迁移率和亚阈值摆幅随La掺杂含量的变化情况。
表二采用不同Nd掺杂含量的In3.2-4xNd4xSi0.6O6-z薄膜所制作而成的薄膜晶体管的器件特性
本发明的制备方法用于制备基于背沟道刻蚀型结构的金属氧化物薄膜晶体管,由于氧化物半导体薄膜In3.2-4xNd4xSi0.6O6-z包含Si硅元素而不包括Zn和Sn,使得该氧化物半导体材料具有抗酸刻蚀型强的优点,并且使得该氧化物半导体材料具有稳定性较好以及关断性能良好等优点。通过本发明方法制备的金属氧化物半导体薄膜晶体管较现有技术中的薄膜晶体管来说工艺简单,且可降低源漏电极刻蚀过程中酸性刻蚀液对薄膜晶体管背沟道造成的损伤,可以有效降低生产成本,适宜工业生产;并可以根据Nd掺杂量所制作的薄膜晶体管的不同器件特性,采用不同的Nd掺杂量,获得实际所需的半导体晶体管器件。
实施例五
本实施例于实施例三的基本工作原理相同,其区别在于:对于成分为In4-4x- 4yM4xN3yO6-z的氧化物半导体薄膜,本实施例中的N成分为Zr(锆)元素,并且In元素和Zr元素的含量比例不同。具体地,本发明实施例提供的氧化物半导体薄膜的成分为In4-4x- 4yLa4xZr3yO6-z。具体地,采用该氧化物半导体薄膜作为有源层的氧化物薄膜晶体管的制备过程如下:
首先在玻璃衬底01上通过溅射的方法制造一层膜厚为300nm的Al-Nd合金薄膜,并使用光刻工艺将该Al-Nd合金薄膜图案化为栅极02;接着对Al-Nd合金薄膜进行阳极氧化,形成一层厚度为200nm的氧化铝,作为栅绝缘层03;沟道层(有源层)04的成分的化学式为In4-4x-4yLa4xZr3yO6-z。其中,有源层采用单靶溅射的方法制备,主要包括:将In2O3、La2O3、ZrO2三种原料按一定比例制备成单个靶材;其中靶材成分中x=0.15,y=0.1;将所制备的靶材安装在溅射仪上,通过溅射的方法制备厚度为40nm的薄膜;在有源层薄膜上通过溅射的方法制备一层300nm的Al膜,通过湿法刻蚀的方法制备背沟道氧化物薄膜晶体管的晶体结构。
在本实施例中,图3示出了以上述In4-4x-4yLa4xZr3yO6-z薄膜作为沟道层04的TFT的转移特性曲线,由图3可以看出迁移率为50.2cm2/Vs,亚阈值摆幅为0.20Vdec-1的氧化物薄膜晶体管具有优秀的器件性能。图4为示出了以上述In4-4x-4yLa4xZr3yO6-z薄膜作为沟道层04的TFT的稳定性,可以得出,该晶体管器件具有优异的稳定性,其中在栅源电压为Vgs=+20V、漏源电压Vds=+20V的条件下可连续工作3600秒,且其开启电压漂移量仅有0.2V,说明本发明实施例所制备的氧化物薄膜晶体管具有良好的稳定性。
本发明的制备方法基于背沟道刻蚀型结构的金属氧化物薄膜晶体管,由于该氧化物半导体材料包含Zr锆元素,使得该氧化物半导体材料具有抗酸刻蚀型强的优点,且成分不包括Zn和Sn,使得该氧化物半导体材料具有稳定性较好以及关断性能良好等优点。
综上所述,由于本发明提供的氧化物半导体薄膜取代ZnO基体以及避免引入Sn等杂质,改用III B族元素弥补In(铟)与O(氧)结合时产生氧空位(z)。相比较而言III B族元素与O的结合键能较大,并且由于III B族元素中所选用的阳离子与In3+离子化学态一致,不会引入多余的载流子,可以有效抑制由氧空位导致的载流子浓度,氧化物薄膜晶体管器件呈现高导态。而N成分所选用的Zr(锆)、Si(硅)、Hf(铪)元素的阳离子为+4价,Zr、Si、或Hf元素的掺入可以有效增加因掺杂导致的载流子浓度而抑制因氧空位导致的载流子浓度。而氧空位(z)被认为是氧化物薄膜晶体管中不稳定的来源。另外Zr、Si、Hf元素的掺入可以有效保护酸性刻蚀液对薄膜的损伤,可以直接利用背沟道刻蚀的方法进行源漏电极的图案化,无需额外制备一层刻蚀阻挡层,从而节约生产成本。因此,本发明实施例提供的氧化物半导体薄膜,以及利用该氧化物半导体薄膜作为有源层的氧化物薄膜晶体管,可以有效提高氧化物半导体材料的稳定性、抗酸刻蚀性和关断性能,且在制造该氧化物薄膜晶体管时,可避免额外增设刻蚀阻挡层,简化了制作工序并节约生产成本,适宜工业生产。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种氧化物半导体薄膜,其特征在于,所述氧化物半导体薄膜的成分为In4-4x- 4yM4xN3yO6-z,其中,In为铟元素,O为氧元素;M成分由元素周期表中的III B族元素中Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中的一种或多种元素组成,用于抑制氧空位及抑制由氧空位导致的载流子浓度;N成分由Zr、Si、Hf中的一种或多种元素组成,用于增加因掺杂而引入的载流子浓度;并且,所述氧化物半导体薄膜的厚度为5nm至100nm,0.02≤x≤0.2,0.05≤y≤0.2,0≤z<6。
2.如权利要求1所述的氧化物半导体薄膜,其特征在于,所述M成分为元素周期表中的III B族元素中所标示的La元素。
3.如权利要求1所述的氧化物半导体薄膜,其特征在于,所述M成分为元素周期表中的III B族元素中所标示的Nd元素。
4.如权利要求1所述的氧化物半导体薄膜,其特征在于,所述N成分为元素周期表中所标示的Si元素。
5.如权利要求1所述的氧化物半导体薄膜,其特征在于,所述N成分为元素周期表中所标示的Zr元素。
6.如权利要求1~5任一项所述的氧化物半导体薄膜,其特征在于,所述氧化物半导体薄膜的载流子浓度小于5×1019cm-3。
7.如权利要求1~5任一项所述的氧化物半导体薄膜,其特征在于,所述氧化物半导体薄膜的载流子浓度载流子浓度介于1×1016cm-3至1×1018cm-3之间。
8.一种氧化物薄膜晶体管,其特征在于,采用如权利要求1~7任一项所述的氧化物半导体薄膜作为所述氧化物薄膜晶体管的有源层。
9.一种背沟道刻蚀型氧化物薄膜晶体管的制备方法,其特征在于,所述方法包括:
在衬底上制备并图案化导电层作为氧化物薄膜晶体管的栅极;
在所述的栅极上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅绝缘层;
在所述的栅绝缘层上沉积如权利要求1-7中任一项所述的氧化物半导体薄膜,并采用湿法刻蚀方式或干法刻蚀方式将所述氧化物半导体薄膜形成图案化后作为氧化物薄膜晶体管的有源层;
对所述有源层进行退火处理,改变所述有源层在酸性刻蚀液中的刻蚀速率;
在所述有源层上直接沉积金属层;
采用湿法刻蚀方式在所述有源层上进行图案化作为氧化物薄膜晶体管的源漏电极。
10.如权利要求9所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法,其特征在于,所述方法还包括:在所述源漏电极图案化后沉积绝缘层作为氧化物薄膜晶体管的钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710538259.5A CN107527946A (zh) | 2017-07-04 | 2017-07-04 | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710538259.5A CN107527946A (zh) | 2017-07-04 | 2017-07-04 | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107527946A true CN107527946A (zh) | 2017-12-29 |
Family
ID=60748813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710538259.5A Pending CN107527946A (zh) | 2017-07-04 | 2017-07-04 | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107527946A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713196A (zh) * | 2020-12-11 | 2021-04-27 | 广州国显科技有限公司 | 一种薄膜晶体管及其制备方法和阵列基板 |
CN114853447A (zh) * | 2021-02-04 | 2022-08-05 | 光洋应用材料科技股份有限公司 | 铟锆硅氧化物靶材及其制法及铟锆硅氧化物薄膜 |
CN117457753A (zh) * | 2023-11-20 | 2024-01-26 | 漳州市合琦靶材科技有限公司 | 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100176393A1 (en) * | 2009-01-09 | 2010-07-15 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
CN103325842A (zh) * | 2013-07-04 | 2013-09-25 | 华南理工大学 | 氧化物半导体薄膜及一种薄膜晶体管 |
CN105655389A (zh) * | 2016-01-15 | 2016-06-08 | 京东方科技集团股份有限公司 | 有源层、薄膜晶体管、阵列基板、显示装置及制备方法 |
-
2017
- 2017-07-04 CN CN201710538259.5A patent/CN107527946A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100176393A1 (en) * | 2009-01-09 | 2010-07-15 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
CN103325842A (zh) * | 2013-07-04 | 2013-09-25 | 华南理工大学 | 氧化物半导体薄膜及一种薄膜晶体管 |
CN105655389A (zh) * | 2016-01-15 | 2016-06-08 | 京东方科技集团股份有限公司 | 有源层、薄膜晶体管、阵列基板、显示装置及制备方法 |
Non-Patent Citations (3)
Title |
---|
MENG-FANG LIN ET AL: "Reduction of the interfacial trap density of indium-oxide thin film transistors by incorporation of hafnium and annealing process", 《AIP ADVENCES》 * |
PENG XIAO ET AL: "High-mobility flexible thin-film transistors with a low-temperature zirconium-doped indium oxide channel layer", 《PHYS. STATUS SOLIDI RRL》 * |
WEI OU-YANG ET AL: "Controllable film densification and interface flatness for high-performance amorphous indium oxide based thin film transistors", 《APPLIED PHYSICS LETTERS》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713196A (zh) * | 2020-12-11 | 2021-04-27 | 广州国显科技有限公司 | 一种薄膜晶体管及其制备方法和阵列基板 |
CN114853447A (zh) * | 2021-02-04 | 2022-08-05 | 光洋应用材料科技股份有限公司 | 铟锆硅氧化物靶材及其制法及铟锆硅氧化物薄膜 |
CN114853447B (zh) * | 2021-02-04 | 2023-09-26 | 光洋应用材料科技股份有限公司 | 铟锆硅氧化物靶材及其制法及铟锆硅氧化物薄膜 |
CN117457753A (zh) * | 2023-11-20 | 2024-01-26 | 漳州市合琦靶材科技有限公司 | 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bukke et al. | Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis | |
WO2021052219A1 (zh) | 复合金属氧化物半导体及薄膜晶体管与应用 | |
US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
JP6120386B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
TW201234593A (en) | Semiconductor device | |
TW201248783A (en) | Wiring structure and sputtering target | |
TW200908333A (en) | Field-effect transistor and process for producing field-effect transistor | |
CN106489209B (zh) | 薄膜晶体管 | |
WO2013081167A1 (en) | Coating liquid for forming metal oxide thin film, metal oxide thin film, field-effect transistor, and method for manufacturing field-effect transistor | |
CN107146816A (zh) | 一种氧化物半导体薄膜及由其制备的薄膜晶体管 | |
JP2022518521A (ja) | ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用 | |
CN101872787A (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
CN102832235A (zh) | 氧化物半导体及其制造方法 | |
CN106298879B (zh) | 顶栅和垂直结构tft的制作方法 | |
WO2022105174A1 (zh) | 一种金属氧化物半导体及薄膜晶体管与应用 | |
CN103325842B (zh) | 氧化物半导体薄膜及一种薄膜晶体管 | |
CN102637591A (zh) | 一种氧化物半导体上电极层的刻蚀方法 | |
CN107527946A (zh) | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 | |
CN106927689A (zh) | 一种氧化物半导体薄膜及其制备工艺 | |
CN108735821A (zh) | 一种镨铟锌氧化物薄膜晶体管及其制备方法 | |
CN105321827A (zh) | 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管 | |
US9917205B2 (en) | Oxide semiconductor thin film, thin film transistor, manufacturing method and device | |
JP2014056945A (ja) | アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ | |
Cho et al. | Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process | |
CN109638082B (zh) | 薄膜晶体管以及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171229 |