[go: up one dir, main page]

CN107507770B - 一种ⅲ-ⅴ族半导体材料刻蚀方法 - Google Patents

一种ⅲ-ⅴ族半导体材料刻蚀方法 Download PDF

Info

Publication number
CN107507770B
CN107507770B CN201710464689.7A CN201710464689A CN107507770B CN 107507770 B CN107507770 B CN 107507770B CN 201710464689 A CN201710464689 A CN 201710464689A CN 107507770 B CN107507770 B CN 107507770B
Authority
CN
China
Prior art keywords
gas
etching
flow
mixed gas
methane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710464689.7A
Other languages
English (en)
Other versions
CN107507770A (zh
Inventor
尚飞
冯晓芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hisense Broadband Multimedia Technology Co Ltd
Original Assignee
Hisense Broadband Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hisense Broadband Multimedia Technology Co Ltd filed Critical Hisense Broadband Multimedia Technology Co Ltd
Priority to CN201710464689.7A priority Critical patent/CN107507770B/zh
Publication of CN107507770A publication Critical patent/CN107507770A/zh
Application granted granted Critical
Publication of CN107507770B publication Critical patent/CN107507770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/12Gaseous compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提出了一种Ⅲ‑Ⅴ族半导体材料刻蚀方法,该方法包括,在预设条件下使用刻蚀混合气体对刻蚀腔中的Ⅲ‑Ⅴ族半导体材料进行刻蚀,其中,所述刻蚀混合气体包括,甲烷、氢气、氩气以及氯基气体,所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3。本申请提出的刻蚀方法可以实现在50℃的环境下对Ⅲ‑Ⅴ族半导体材料进行刻蚀深度为10μm的深度刻蚀。

Description

一种Ⅲ-Ⅴ族半导体材料刻蚀方法
技术领域
本发明涉及半导体材料的刻蚀方法,特别涉及一种Ⅲ-Ⅴ族半导体材料刻蚀方法。
背景技术
现有技术中边发射半导体激光器芯片测试需要经过将晶圆解理成巴条、进行镀膜、进行光电测试等多道工序。腐蚀腔技术可以简化上述边发射半导体激光器芯片的测试过程。腐蚀腔技术可以在晶圆上制作测试窗口,直接进行晶圆级镀膜和晶圆级测试。但是,实现腐蚀腔技术所必备的基础工艺是进行Ⅲ-Ⅴ族半导体材料干法深刻蚀,刻蚀深度需达10um,同时保证侧壁陡直且光滑。
目前,Ⅲ-Ⅴ族半导体材料的干法刻蚀主要有反应离子刻蚀(RIE)及感应耦合等离子体(ICP),应用的刻蚀气体主要有甲烷、氢气及氯基气体。其中,离子刻蚀(RIE)主要用于制作脊波导和光栅,感应耦合等离子体(ICP)主要用于制作面发射激光器发光台面。
在进行干法刻蚀时,甲烷、氢气气体组合虽对硬掩膜的消耗较少,但刻蚀速率较慢,而且不能对所有的Ⅲ-Ⅴ族半导体材料均适用(不能用于InAlAs材料刻蚀,即对InAlAs材料的选择比很高无法实现刻蚀);而氯基气体虽然可以适用于绝大部分Ⅲ-Ⅴ族半导体材料(包括InAlAs材料的刻蚀)的干法刻蚀,且刻蚀速率适中,但其对于硬掩膜的消耗较大,并且在使用氯基气体作为刻蚀气体进行刻蚀时,为使刻蚀后生成的氯化物(刻蚀副产物)挥发,需要保持较高的晶圆温度(约120℃),这都限制了其在深刻蚀方面的应用。
因此,如何实现在低温环境下Ⅲ-Ⅴ族半导体材料的深刻蚀便成为亟需解决的技术问题。
发明内容
本发明提供一种对Ⅲ-Ⅴ族半导体材料刻蚀方法,该方法应用本申请提出的刻蚀混合气体对刻蚀腔内的Ⅲ-Ⅴ族半导体材料进行刻蚀,可以实现在50℃的温度下对Ⅲ-Ⅴ族半导体材料进行刻蚀深度为10μm的刻蚀。
本申请提出了一种Ⅲ-Ⅴ族半导体材料刻蚀方法,其特征在于包括如下步骤,
将待刻蚀的Ⅲ-Ⅴ族半导体材料置于刻蚀腔中,在预设条件下使用刻蚀混合气体对所述半导体芯片进行刻蚀,
其中,所述刻蚀混合气体包括,甲烷、氢气、氩气以及氯基气体,
所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3。
由此可见,与现有技术相比,本申请所提出的技术方案的有益技术效果包括:
本申请提出了一种Ⅲ-Ⅴ族半导体材料刻蚀方法,该方法包括,在预设条件下使用刻蚀混合气体对刻蚀腔中的Ⅲ-Ⅴ族半导体材料进行刻蚀,其中,所述刻蚀混合气体包括,甲烷、氢气、氩气以及氯基气体,所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3。本申请提出的刻蚀方法可以实现在50℃的环境下对Ⅲ-Ⅴ族半导体材料进行刻蚀深度为10μm的深度刻蚀。
附图说明
图1为本申请实施例所提出的一种Ⅲ-Ⅴ族半导体材料刻蚀方法的步骤流程图;
图2为本申请实施例所提出的一种应用本申请实施例的技术方案在磷化铟半导体材料的制作腐蚀腔的测试窗口的方法的步骤流程图;
图3为制作的测试窗口的扫描电子显微镜(SEM)检测结果图;
图4为制作的测试窗口的扫描电子显微镜(SEM)检测结果图;
图5为制作的测试窗口的扫描电子显微镜(SEM)检测结果的放大图;
图6为制作的测试窗口的侧壁的元素分析结果图;
图7为制作的测试窗口的侧壁的元素分析结果图;
图8为制作的测试窗口的侧壁的元素分析结果图;
图9为本申请实施例所提出的一种应用本申请实施例的技术方案在磷化铟半导体材料的制作腐蚀腔的测试窗口的方法的步骤流程图;
图10为制作的测试窗口的扫描电子显微镜(SEM)检测结果图;
图11为制作的测试窗口的扫描电子显微镜(SEM)检测结果图;
图12为制作的测试窗口的扫描电子显微镜(SEM)检测结果的放大图;
图13为制作的测试窗口的表面粗糙度(AFM)测试结果图。
具体实施方式
正如背景技术中所述的,现有的对半导体材料进行干法刻蚀主要有反应离子刻蚀(RIE)及感应耦合等离子体(ICP)。离子刻蚀(RIE)虽然对硬掩膜的消耗较少,但刻蚀速率较慢,无法对所有的Ⅲ-Ⅴ族半导体材料进行刻蚀。而感应耦合等离子体(ICP)虽然可以适用于绝大部分Ⅲ-Ⅴ族半导体材料的干法刻蚀,但是,存在对于硬掩膜的消耗较大和所需温度较高的缺陷,不适用于深刻蚀。
本申请的发明人希望可以通过实施本申请实施例提出的技术方案,实现在50℃下对Ⅲ-Ⅴ族半导体材料的深度刻蚀。
下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1所示,为本申请实施例提出的一种Ⅲ-Ⅴ族半导体材料刻蚀方法的步骤流程图。所述方法包括如下步骤:
步骤S101:将待刻蚀的Ⅲ-Ⅴ族半导体材料置于刻蚀腔中,在预设条件下使用刻蚀混合气体对半导体芯片进行刻蚀。
其中,所述刻蚀混合气体包括,甲烷、氢气、氩气以及氯基气体,所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3。
在具体的应用场景中,为了更好的对Ⅲ-Ⅴ族半导体材料进行刻蚀,保证刻蚀的侧壁光滑、陡直,本申请实施例提出采用两步法对Ⅲ-Ⅴ族半导体材料进行刻蚀。具体步骤如下:
首先,在预设条件下使用辅刻蚀混合气体刻蚀半导体芯片到预设深度,所述辅刻蚀混合气体包括甲烷、氢气、氩气,所述辅刻蚀混合气体中各所述气体的体积分比为,甲烷:氢气:氩气=1:3:1~5:10:3。
然后,在预设条件下使用刻蚀混合气体对半导体芯片进行刻蚀。
优选使辅刻蚀混合气体刻蚀半导体芯片的刻蚀深度为0.8~1μm时再使用刻蚀混合气体对Ⅲ-Ⅴ族半导体材料继续刻蚀至设定的刻蚀深度。
需要说明的是,仅使用本申请所述的刻蚀混合气体就可以实现在50℃的环境下对Ⅲ-Ⅴ族半导体材料的深刻蚀,且刻蚀的侧壁陡直光滑。使用辅刻蚀混合气体先对待刻蚀材料进行刻蚀,后使用刻蚀混合气体继续对待刻蚀材料进行刻蚀的技术方案是为了获得最优的刻蚀结果。因此,在使用本申请实施例所提出的刻蚀混合气体对Ⅲ-Ⅴ族半导体材料进行刻蚀的前提下,是否应用本申请提出的辅刻蚀混合气体对Ⅲ-Ⅴ族半导体先进行刻蚀可以根据实际情况选择。
在实施本申请实施例的技术方案时,所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1.1:1,所述辅刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气=3:10:2时可以获得最优的刻蚀结果。
为了可以用合适的刻蚀速率对Ⅲ-Ⅴ族半导体材料进行刻蚀,在实施本申请实施例的技术方案时,优选设置的所述刻蚀混合气体中各所述气体的流量范围为,所述甲烷的流量范围为5~30sccm,所述氢气的流量范围为30~100sccm,所述氩气的流量范围为10~60sccm,所述氯基气体的流量范围为11~15sccm。优选设置的所述辅刻蚀混合气体中各所述气体的流量范围为,所述甲烷的流量范围为10~50sccm,所述氢气的流量范围为30~100sccm,所述氩气的流量范围为10~30sccm。
在实施本本申请实施例的技术方案时,当所述刻蚀混合气体中各所述气体的流量为,所述甲烷的流量为10sccm,所述氢气的流量为30sccm,所述氩气的流量为10sccm,所述氯基气体的流量为11sccm;所述辅刻蚀混合气体中各所述气体的流量为,所述甲烷的流量为30sccm,所述氢气的流量为100sccm,所述氩气的流量范围为20sccm时可以实现对各所述混合气体中抑制气体和稀释气体的最佳均衡,可以实现对刻蚀终点的精确控制。
为了使刻蚀产物更好的挥发,提高在刻蚀过程中的各向异性,获得更好的刻蚀效果,在实施本申请实施例的技术方案时优选将工作气压设在10~20mTorr的范围内。
为了提高刻蚀过程的粒子流密度和降低晶元介质的损伤,因此需选择合适的射频功率和低频功率。在实施本申请实施例的技术方案时,优选预设的射频功率为100~200W,预设的低频功率为50~100W。
在实施本申请的技术方案时,当使用刻蚀混合气体进行刻蚀时的预设条件为,预设温度为50℃,预设工作气压为1.8mTorr,预设的射频功率为160W,预设的低频功率为320W;使用所述辅刻蚀混合气体进行刻蚀的预设条件为,预设温度为50℃,预设工作气压为20mTorr,预设的射频功率为100W,预设的低频功率为100W时,可以获得最优的刻蚀结果。
需要说明的是,在实施本申请实施例的技术方案时,可以根据实际情形(如刻蚀的环境温度、待刻蚀的半导体材料刻蚀深度等)对实施本申请实施例提出的技术方案的各参数进行设置,本申请实施例也给出的这些参数的设置范围。在使用本申请实施例提出的刻蚀混合气体对Ⅲ-Ⅴ族半导体材料进行刻蚀的前提下,具体如何设置上述实施参数以及将上述参数设置为何值均不会影响本申请的保护范围。
在实施例本申请实施例的技术方案时,刻蚀掩膜可以根据需要刻蚀的材料进行选择,优选二氧化硅掩膜。所述掩膜的厚度优选1μm。
由此可见,与现有技术相比,本申请实施例所提出的技术方案的有益技术效果包括:
本申请提出了一种Ⅲ-Ⅴ族半导体材料刻蚀方法,该方法使用包括甲烷、氢气、氩气以及氯基气体的刻蚀混合气体对Ⅲ-Ⅴ族半导体材料进行刻蚀,所述所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3。本申请实施例提出的刻蚀方法可以实现在50℃的环境下对Ⅲ-Ⅴ族半导体材料进行深刻蚀,刻蚀深度可以达到10μm,刻蚀侧壁陡直光滑。
为了进一步阐述本申请的技术思想,本申请提供的一种在具体应用场景下实施本申请提出的Ⅲ-Ⅴ族半导体材料刻蚀方法的示例,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
一种应用本申请实施例的技术方案在磷化铟半导体材料的制作腐蚀腔的测试窗口的方法,应用于感应耦合等离子体(ICP)设备中,使用包含甲烷、氢气、氩气、氯气的刻蚀混合气体对所述磷化铟半导体材料进行刻蚀,所述混合气体中各气体的体积比从甲烷:氢气:氩气:氯气=1:3:1:1~1:3:2:3的范围内选择,本实施选定的刻蚀混合气体中各气体的体积比甲烷:氢气:氩气:氯气=1:3:1.1:1。
具体步骤如图2所示,包括:
步骤S201:将覆盖有二氧化硅掩膜层的磷化铟半导体材料置于刻蚀腔中;
步骤S202:在感应耦合等离子体(ICP)设备中对实施参数进行设置。
参数1:温度50℃(范围50±0.5℃);参数2:所述刻蚀混合气体中个气体的流量为甲烷10sccm,氢气30sccm,氯气11sccm,氩气10sccm;参数3:工作气压1.8mTorr;参数4:射频功率(RF Power)160W;参数5:低频功率(LF Power)320W。
步骤S203:按照设置的实施参数对磷化铟半导体材料进行刻蚀,形成腐蚀腔的测试窗口。
应用本申请实施例提出的方法制作的腐蚀腔的测试窗口的刻蚀深度为10μm。对制作的腐蚀腔的测试窗口进行扫描电子显微镜(SEM)检测,检测结果如图3-图4所示,由图中可以得知制作的腐蚀腔的测试窗口的侧壁陡直、平滑。但如图5所示,在对SEM获取的测试窗口的图片放大后可以发现该测试窗口的顶部有轻微损伤。对测试窗口的侧壁进行了元素分析,结果如图6-图8所示,该侧壁铟元素及磷元素分布均匀,无明显异常。
为了进一步阐述本申请的技术思想,本申请提供的一种在具体应用场景下实施本申请提出的Ⅲ-Ⅴ族半导体材料刻蚀方法的示例,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
一种应本申请实施例的技术方案在磷化铟半导体材料的制作腐蚀腔的测试窗口的方法,应用于感应耦合等离子体(ICP)设备中,采用两步法对磷化铟半导体材料进行刻蚀。
该方法首先使用用包含甲烷、氢气、氩气的辅刻蚀混合气体对所述磷化铟半导体材料进行刻蚀,所述混合气体的体积比从甲烷:氢气:氩气=1:3:1~5:10:3的范围内选择,本实施选定的辅刻蚀混合气体中各所述气体的体积分比为甲烷:氢气:氩气=3:10:2。
然后,使用包含甲烷、氢气、氩气、氯气的刻蚀混合气体对所述磷化铟半导体材料进行刻蚀,所述混合气体的体积比从甲烷:氢气:氩气:氯气=1:3:1:1~1:3:2:3的范围内选择,本实施选定甲烷:氢气:氩气:氯气=1:3:1.1:1。
具体步骤如图9所示,包括:
步骤S901:将覆盖有二氧化硅掩膜层的磷化铟半导体材料置于刻蚀腔中;
步骤S902:在感应耦合等离子体(ICP)设备中对实施参数进行设置。
在使用辅混合气体进行刻蚀时,参数如下:
温度50℃(范围50±0.5℃);参数2:所述刻蚀混合气体中个气体的流量为甲烷30sccm,氢气100sccm,氩气20sccm;参数3:工作气压20mTorr;参数4:射频功率(RF Power)100W;参数5:低频功率(LF Power)100W。
在使用混合气体进行刻蚀时,参数如下:
温度50℃(范围50±0.5℃);参数2:所述刻蚀混合气体中个气体的流量为甲烷10sccm,氢气30sccm,氯气11sccm,氩气10sccm;参数3:工作气压1.8mTorr;参数4:射频功率(RF Power)160W;参数5:低频功率(LF Power)320W。
步骤S903:使用辅混合气体刻蚀半导体材料至刻蚀深度为0.8~1μm,后使用混合气体刻蚀半导体材料至刻蚀深度为10μm,形成腐蚀腔的测试窗口。
应用本申请实施例提出的方法制作的腐蚀腔的测试窗口的刻蚀深度为10μm。对制作的腐蚀腔的测试窗口进行扫描电子显微镜(SEM)检测,检测结果如图10-图11所示,由图中可以得知制作的腐蚀腔的测试窗口的侧壁陡直、平滑。如图12所示,在对SEM获取的测试窗口的图片放大后可以发现该测试窗口的顶部无损伤。对制作的测试窗口进行了表面粗糙度(AFM)测试,结果如图13所示,刻蚀后表面平均粗糙度为1.94nm。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到本发明的技术方案,如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语,故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。
上述说明示出并描述了本申请的若干优选实施例,但如前所述,应当理解本申请并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述申请构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围,则都应在本申请所附权利要求的保护范围内。
以上公开的仅为本发明的几个具体实施场景,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (9)

1.一种Ⅲ-Ⅴ族半导体材料刻蚀方法,其特征在于,包括如下步骤,
将待刻蚀的Ⅲ-Ⅴ族半导体材料置于刻蚀腔中,在预设条件下使用刻蚀混合气体对半导体芯片进行刻蚀,
其中,所述刻蚀混合气体包括,甲烷、氢气、氩气以及氯基气体,
所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1:1~1:3:2:3;
在使用刻蚀混合气体甲烷、氢气、氩气以及氯基气体对半导体芯片进行刻蚀之前,在预设条件下使用辅刻蚀混合气体刻蚀半导体芯片到预设深度,
所述辅刻蚀混合气体包括甲烷、氢气、氩气,
所述辅刻蚀混合气体中各所述气体的体积分比为,甲烷:氢气:氩气=1:3:1~5:10:3。
2.如权利要求1所述的方法,其特征在于,所述预设深度为0.8~1μm。
3.如权利要求1所述的方法,其特征在于,所述刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气:氯基气体=1:3:1.1:1。
4.如权利要求1所述的方法,其特征在于,所述辅刻蚀混合气体中各所述气体的体积比为,甲烷:氢气:氩气=3:10:2。
5.如权利要求1所述的方法,其特征在于,所述刻蚀混合气体中各所述气体的流量范围为,所述甲烷的流量范围为5~30sccm,所述氢气的流量范围为30~100sccm,所述氩气的流量范围为10~60sccm,所述氯基气体的流量范围为11~15sccm。
6.如权利要求5所述的方法,其特征在于,所述辅刻蚀混合气体中各所述气体的流量范围为,所述甲烷的流量范围为10~50sccm,所述氢气的流量范围为30~100sccm,所述氩气的流量范围为10~30sccm。
7.如权利要求6所述的方法,其特征在于,
所述刻蚀混合气体中各所述气体的流量为,所述甲烷的流量为10sccm,所述氢气的流量为30sccm,所述氩气的流量为10sccm,所述氯基气体的流量为11sccm;
所述辅刻蚀混合气体中各所述气体的流量为,所述甲烷的流量为30sccm,所述氢气的流量为100sccm,所述氩气的流量为20sccm。
8.如权利要求1~7任一项所述的方法,其特征在于,
所述使用所述刻蚀混合气体进行刻蚀的预设条件包括,预设温度为50℃,预设工作气压为1~4mTorr,预设的射频功率为100~200W,预设的低频功率为200~500W;
使用所述辅刻蚀混合气体进行刻蚀的预设条件为,预设温度为50℃,预设工作气压为10~20mTorr,预设的射频功率为100~200W,预设的低频功率为50~100W。
9.如权利要求8所述的方法,其特征在于,
使用刻蚀混合气体进行刻蚀时的预设条件为,预设温度为50℃,预设工作气压为1.8mTorr,预设的射频功率为160W,预设的低频功率为320W;
使用所述辅刻蚀混合气体进行刻蚀的预设条件为,预设温度为50℃,预设工作气压为20mTorr,预设的射频功率为100W,预设的低频功率为100W。
CN201710464689.7A 2017-06-19 2017-06-19 一种ⅲ-ⅴ族半导体材料刻蚀方法 Active CN107507770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710464689.7A CN107507770B (zh) 2017-06-19 2017-06-19 一种ⅲ-ⅴ族半导体材料刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710464689.7A CN107507770B (zh) 2017-06-19 2017-06-19 一种ⅲ-ⅴ族半导体材料刻蚀方法

Publications (2)

Publication Number Publication Date
CN107507770A CN107507770A (zh) 2017-12-22
CN107507770B true CN107507770B (zh) 2019-11-12

Family

ID=60679456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710464689.7A Active CN107507770B (zh) 2017-06-19 2017-06-19 一种ⅲ-ⅴ族半导体材料刻蚀方法

Country Status (1)

Country Link
CN (1) CN107507770B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847573B (zh) * 2018-06-27 2021-06-01 湖北光安伦芯片有限公司 垂直腔面发射激光器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177352B1 (en) * 1996-08-13 2001-01-23 Siemens Aktiengesellschaft Method for producing semiconductor bodies with an MOVPE layer sequence
CN103646997A (zh) * 2013-12-13 2014-03-19 中国电子科技集团公司第四十四研究所 倏逝波耦合型高速高功率光电探测器的制作方法
CN106410607A (zh) * 2016-11-17 2017-02-15 清华大学 有源光相控阵光子集成芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177352B1 (en) * 1996-08-13 2001-01-23 Siemens Aktiengesellschaft Method for producing semiconductor bodies with an MOVPE layer sequence
CN103646997A (zh) * 2013-12-13 2014-03-19 中国电子科技集团公司第四十四研究所 倏逝波耦合型高速高功率光电探测器的制作方法
CN106410607A (zh) * 2016-11-17 2017-02-15 清华大学 有源光相控阵光子集成芯片及其制备方法

Also Published As

Publication number Publication date
CN107507770A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
Karouta A practical approach to reactive ion etching
US20130115772A1 (en) Etching Method
Zhou et al. Dry etching characteristics of GaN using Cl2/BCl3 inductively coupled plasmas
JP5367689B2 (ja) プラズマ処理方法
Tahhan et al. Optimization of a chlorine-based deep vertical etch of GaN demonstrating low damage and low roughness
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
Kao et al. Study of dry etching for GaN and InGaN-based laser structure using inductively coupled plasma reactive ion etching
CN107507770B (zh) 一种ⅲ-ⅴ族半导体材料刻蚀方法
Rawal et al. GaN etch rate and surface roughness evolution in Cl2/Ar based inductively coupled plasma etching
JP5959275B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2007027349A (ja) エッチング方法及びエッチング装置
JP6081176B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
CN110663104A (zh) 多孔低k介电蚀刻
KR101605363B1 (ko) 질화물 반도체 표면 처리방법
CN114121642A (zh) 实时调节通孔刻蚀形貌的刻蚀方法及半导体刻蚀设备
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
JP2002083804A (ja) 試料のエッチング処理方法
JP3945195B2 (ja) 電子デバイスの製造方法
KR100269649B1 (ko) 질화갈륨계 반도체박막을 건식 식각하기 위한 유도결합형플라즈마 식각공정방법 및 그 장치
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
Zhirnov et al. ICP etching of III-nitride based laser structure with Cl2–Ar plasma assisted by Si coverplate material
Rawal et al. Cl2/Ar based inductively coupled plasma etching of GaN/AlGaN structure
JP2008010692A (ja) ドライエッチング方法
Liu et al. Etch-stop process for precisely controlling the vertical cavity length of GaN-based devices
KR100422021B1 (ko) 전이금속박막 건식 식각 공정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant